服務(wù)器硬件架構(gòu)

1、從性能角度來(lái)看，處理器、內(nèi)存和I/O這三個(gè)子系統(tǒng)在服務(wù)器中是最重要的,它們也是最容易出現(xiàn)性能瓶頸的地方。目前市場(chǎng)上主流的服務(wù)器大多使用英特爾Nehalem、Westmere微內(nèi)核架構(gòu)的三個(gè)家族處理器：Nehalem-EP，Nehalem-EX和Westmere-EP。下表總結(jié)了這些處理器的主要特性：Nehalem-EPWestmere-EPNehalem-EXNehalem-EX商業(yè)名稱至強(qiáng)5500至強(qiáng)5600至強(qiáng)6500至強(qiáng)7500支持的最插座數(shù)2228每插座最大核心數(shù)4688每插座最大線程數(shù)8121616MB緩存（3級(jí)）8121824最大內(nèi)存DIMM數(shù)181832128在本文中，我們將分別

2、從處理器、內(nèi)存、I/O三大子系統(tǒng)出發(fā)，帶你一起來(lái)梳理和了解最新英特爾架構(gòu)服務(wù)器的變化和關(guān)鍵技術(shù)。一、處理器的演變現(xiàn)代處理器都采用了最新的硅技術(shù)，但一個(gè)單die（構(gòu)成處理器的半導(dǎo)體材料塊）上有數(shù)百萬(wàn)個(gè)晶體管和數(shù)兆存儲(chǔ)器。多個(gè)die組織到一起就形成了一個(gè)硅晶片，每個(gè)die都是獨(dú)立切塊，測(cè)試和用陶瓷封裝的，下圖顯示了封裝好的英特爾至強(qiáng)5500處理器外觀。圖1英特爾至強(qiáng)5500處理器插座處理器是通過(guò)插座安裝到主板上的，下圖顯示了一個(gè)英特爾處理器插座，用戶可根據(jù)自己的需要，選擇不同時(shí)鐘頻率和功耗的處理器安裝到主板上。圖2英特爾處理器插座主板上插座的數(shù)量決定了最多可支持的處理器數(shù)量，最初，服務(wù)器都只有一個(gè)

3、處理器插座，但為了提高服務(wù)器的性能，市場(chǎng)上已經(jīng)出現(xiàn)了包含2,4和8個(gè)插座的主板。在處理器體系結(jié)構(gòu)的演變過(guò)程中，很長(zhǎng)一段時(shí)間，性能的改善都與提高時(shí)鐘頻率緊密相關(guān)，時(shí)鐘頻率越高，完成一次計(jì)算需要的時(shí)間越短，因此性能就越好。隨著時(shí)鐘頻率接近4GHz，處理器材料物理性質(zhì)方面的原因限制了時(shí)鐘頻率的進(jìn)一步提高，因此必須找出提高性能的替代方法。核心晶體管尺寸不斷縮?。∟ehalem使用45nm技術(shù)，Westmere使用32nm技術(shù)），允許在單塊die上集成更多晶體管，利用這個(gè)優(yōu)勢(shì)，可在一塊die上多次復(fù)制最基本的CPU（核心），因此就誕生了多核處理器?，F(xiàn)在市場(chǎng)上多核處理器已經(jīng)隨處可見(jiàn)，每顆處理器包含多個(gè)CP

4、U核心(通常是2,4,6,8個(gè))，每個(gè)核心都有一級(jí)緩存(L1)，通常所有的核心會(huì)共享二級(jí)(L2)、三級(jí)緩存(L3)、總線接口和外部連接，下圖顯示了一個(gè)雙核心的CPU架構(gòu)。DiddlCPU匚orp匚tHpCPU|_1CachesCPUCoraLICaches&U5InterfaceandL2Caches你的服劈聶頻道圖3雙核心CPU架構(gòu)示意圖現(xiàn)代服務(wù)器通常提供了多個(gè)處理器插座，例如，基于英特爾至強(qiáng)5500系列(Nehalem-EP)的服務(wù)器通常包含兩個(gè)插座，每個(gè)插座四個(gè)核心，總共可容納八個(gè)核心，而基于英特爾至強(qiáng)7500系列(Nehalem-EX)的服務(wù)器通常包含八個(gè)插座，每個(gè)插座八個(gè)核心

5、，總共可容納64個(gè)核心。下圖顯示了更詳細(xì)的雙核處理器架構(gòu)示意圖，CPU的主要組件(提取指令，解碼和執(zhí)行)都被復(fù)制，但系統(tǒng)總線是公用的。Syst-emBus主1!nstru<tionFetchPreQe<odeInstructionOuueRename/AllocL2Cacheaddcotwo一Reorder0uerRetirementUnitSchedulersLID-CacheandD-TLB卜咽lmIf41I4iW：掘>H：I誕吳圭±QjMl£z7=l迥=libli圖4雙核處理器的詳細(xì)架構(gòu)示意圖線程為了更好地理解多核架構(gòu)的含義，我們先看一下程序是如何執(zhí)

6、行的，服務(wù)器會(huì)運(yùn)行一內(nèi)核（如Linux，Windows的內(nèi)核）和多個(gè)進(jìn)程，每個(gè)進(jìn)程可進(jìn)一步細(xì)分為線程，線程是分配給核心的最小工作單元,一個(gè)線程需要在一個(gè)核心上執(zhí)行,不能進(jìn)一步分割到多個(gè)核心上執(zhí)行。下圖顯示了進(jìn)程和線程的關(guān)系。P#1圖5進(jìn)程和線程的關(guān)系進(jìn)程可以是單線程也可以是多線程的，單線程進(jìn)程同一時(shí)間只能在一個(gè)核心上執(zhí)行，其性能取決于核心本身，而多線程進(jìn)程同一時(shí)間可在多個(gè)核心上執(zhí)行，因此它的性能就超越了單一核心上的性能表現(xiàn)。因?yàn)樵S多應(yīng)用程序都是單線程的，在多進(jìn)程環(huán)境中，多插座、多核心的架構(gòu)通常會(huì)帶來(lái)方便，在虛擬化環(huán)境中，這個(gè)道理一樣正確Hypervisor允許在一臺(tái)物理服務(wù)器上整合多個(gè)邏輯服務(wù)

7、器，創(chuàng)建一個(gè)多進(jìn)程和多線程的環(huán)境。英特爾超線程技術(shù)雖然單線程不能再拆分到兩個(gè)核心上運(yùn)行，但有些現(xiàn)代處理器允許同一時(shí)間在同一核心上運(yùn)行兩個(gè)線程，每個(gè)核心有多個(gè)并行工作能力的執(zhí)行單元，很難看到單個(gè)線程會(huì)讓所有資源繁忙起來(lái)。下圖展示了英特爾超線程技術(shù)是如何工作的，同一時(shí)間在同一核心上有兩個(gè)線程執(zhí)行，它們使用不同的資源，因此提高了吞吐量。PhysicalprocessorsTnroughpueAGO-QL_E>aj_lH50cLogicalprocessorvisibletoOSPhysicalprocessorresourcealocationAEQO亡上u出l-Hj.苣server.it1E

8、：8.coi-ti圖6英特爾超線程技術(shù)工作原理前端總線在多插座和多核心的情況下，理解如何訪問(wèn)內(nèi)存和兩個(gè)核心之間是如何通信的非常重要，下圖顯示了過(guò)去許多英特爾處理器使用的架構(gòu)，被稱作前端總線(FSB)架構(gòu)。在FSB架構(gòu)中，所有通信都是通過(guò)一個(gè)單一的，共享的雙向總線發(fā)送的。在現(xiàn)代處理器中，64位寬的總線以4倍速總線時(shí)鐘速度運(yùn)行，在某些產(chǎn)品中，F(xiàn)SB信息傳輸速率已經(jīng)達(dá)到1.6GT/S。Pracess-orProcess-orMemoiyInterfaceserver.it'圖7基于前端總線的服務(wù)器平臺(tái)架構(gòu)FSB將所有處理器連接到芯片組的叫做北橋(也叫做內(nèi)存控制器中樞),北橋連接所有處理器共享

9、訪問(wèn)的內(nèi)存。這種架構(gòu)的優(yōu)點(diǎn)是，每個(gè)處理器都可以訪問(wèn)其它所有處理可以訪問(wèn)的所有內(nèi)存，每個(gè)處理器都實(shí)現(xiàn)了緩存一致性算法，保證它的內(nèi)部緩存與外部存儲(chǔ)器，以及其它所有處理器的緩存同步。但這種方法設(shè)計(jì)的平臺(tái)要爭(zhēng)奪共享的總線資源，隨著總線上信號(hào)傳輸速度的上升，要連接新設(shè)備就變得越來(lái)越困難了，此外，隨著處理器和芯片組性能的提升,FSB上的通信流量也會(huì)上升，會(huì)導(dǎo)致FSB變得擁擠不堪，成為瓶頸。雙獨(dú)立總線為了進(jìn)一步提高帶寬，單一共享總線演變成了雙獨(dú)立總線架構(gòu)(DIB),其架構(gòu)如下圖所示，帶寬基本上提高了一倍。圖8基于雙獨(dú)立總線的服務(wù)器平臺(tái)架構(gòu)但在雙獨(dú)立總線架構(gòu)中，緩存一致性通信必須廣播到兩條總線上，因此減少了總

10、有效帶寬，為了減輕這個(gè)問(wèn)題，在芯片組中引入了“探聽(tīng)過(guò)濾器”來(lái)減少帶寬負(fù)載。如果緩存未被擊中，最初的處理器會(huì)向FSB發(fā)出一個(gè)探聽(tīng)命令，探聽(tīng)過(guò)濾器攔截探聽(tīng)，確定是否需要傳遞探聽(tīng)給其它FSB。如果相同F(xiàn)SB上的其它處理器能滿足讀請(qǐng)求，探聽(tīng)過(guò)濾器訪問(wèn)就被取消，如果相同F(xiàn)SB上其它處理器不滿意讀請(qǐng)求，探聽(tīng)過(guò)濾器就會(huì)確定下一步的行動(dòng)。如果讀請(qǐng)求忽略了探聽(tīng)過(guò)濾器，數(shù)據(jù)就直接從內(nèi)存返回，如果探聽(tīng)過(guò)濾器表示請(qǐng)求的目標(biāo)緩存在其它FSB上不存在，它將向其它部分反映探聽(tīng)情況。如果其它部分仍然有緩存，就會(huì)將請(qǐng)求路由到該FSB,如果其它部分不再有目標(biāo)緩存，數(shù)據(jù)還是直接從內(nèi)存返回，因?yàn)閰f(xié)議不支持寫請(qǐng)求，寫請(qǐng)求必須全部傳播到

11、有緩存副本的所有FSB上。專用高速互聯(lián)在雙獨(dú)立總線之后又出現(xiàn)了專用高速互聯(lián)架構(gòu)(DedicatedHigh-SpeedInterconnect，DHSI)，其架構(gòu)如下圖所示。ProcessorPracessarProcessorChipsetMemoryInterfaceUp!34<jB/sPlatformElandwidth11*禰中服務(wù)器頻直圖9基于DHSI的服務(wù)器平臺(tái)架構(gòu)基于DHSI的平臺(tái)使用四個(gè)獨(dú)立的FSB,每個(gè)處理器使用一個(gè)FSB,引入探聽(tīng)過(guò)濾器實(shí)現(xiàn)了更好的帶寬擴(kuò)容，F(xiàn)SB本身沒(méi)多大變化，只是現(xiàn)在變成點(diǎn)對(duì)點(diǎn)的配11117置了。使用這種架構(gòu)設(shè)計(jì)的平臺(tái)仍然要處理快速FSB上的電信號(hào)

12、挑戰(zhàn)，DHSI也增加了芯片組上的針腳數(shù)量，需要擴(kuò)展PCB路線，才能為所有FSB建立好連接。英特爾QuickPath互聯(lián)隨英特爾酷睿i7處理器引入了一種新的系統(tǒng)架構(gòu)，即著名的英特爾QuickPath互聯(lián)(QuickPathInterconnect，QPI)，這個(gè)架構(gòu)使用了多個(gè)高速單向連接將處理器和芯片組互聯(lián)，使用這種架構(gòu)使我們認(rèn)識(shí)到了： .多插座和多核心通用的內(nèi)存控制器是一個(gè)瓶頸; .引入多個(gè)分布式內(nèi)存控制器將最符合多核處理器的內(nèi)存需要； .在大多數(shù)情況下，在處理器中集成內(nèi)存控制器有助于提升性能； .提供有效的方法處理多插座系統(tǒng)一致性問(wèn)題對(duì)大規(guī)模系統(tǒng)是至關(guān)重要的。下圖顯示了一個(gè)多核處理器，集成了

13、內(nèi)存控制器和多個(gè)連接到其它系統(tǒng)資源的英特爾QuickPath的功能示意圖。圖10集成英特爾QPI和DDR3內(nèi)存通道的處理器架構(gòu)在這個(gè)架構(gòu)中，每個(gè)插座中的所有核心共享一個(gè)可能有多個(gè)內(nèi)存接口的IMC（IntegratedMemoryControllers，集成內(nèi)存控制器）。IMC可能有不同的外部連接： .DDR3內(nèi)存通道-在這種情況下，DDR3DIMM直接連接到插座，如下圖所示，Nehalem-EP（至強(qiáng)5500）和Westmere-EP（至強(qiáng)5600）就使用了這種架構(gòu)。ProcessorCoresCoreHfIvSpeefiMenwryChannehChanneki蠱花ofiu-_-Cor-e你

14、的、服瞬頻道server.it168.corn圖11具有高速內(nèi)存通道的處理器 .高速串行內(nèi)存通道-如下圖所示，在這種情況下，外部芯片（SMB：ScalableMemoryBuffer，可擴(kuò)展內(nèi)存緩存）創(chuàng)建DDR3內(nèi)存通道，DDR3DIMM通過(guò)這個(gè)通道連接，Nehalem-EX使用了這種架構(gòu)。BoLk?fc-EXBot?ora-EXPCIe2.0server,itl68.curTi圖12四插座Nehalem-EXIMC和插座中的不同核心使用英特爾QPI相互通信，實(shí)現(xiàn)了英特爾QPI的處理器也可以完全訪問(wèn)其它處理器的內(nèi)存，同時(shí)保持緩存的一致性，這個(gè)架構(gòu)也叫做“緩存一致性NUMA（Non-Unifor

15、mMemoryArchitecture非統(tǒng)一內(nèi)存架構(gòu)）”，內(nèi)存互聯(lián)系統(tǒng)保證內(nèi)存和所有潛在的緩存副本總是一致的。英特爾QPI是一個(gè)端到端互聯(lián)和消息傳遞方案，在目前的實(shí)現(xiàn)中，每個(gè)連接由最高速度可達(dá)25.6GB/s或6.4GT/s的20條線路組成。英特爾QPI使用端到端連接，因此在插座中需要一個(gè)內(nèi)部交叉路由器，提供全局內(nèi)存訪問(wèn)，通過(guò)它，不需要完整的連接拓?fù)渚涂梢詷?gòu)建起系統(tǒng)了。圖12顯示了四插座Nehalem-EX配置，每個(gè)處理器有四個(gè)QPI與其它三個(gè)處理器和Boxboro-EX芯片組互聯(lián)。二、內(nèi)存子系統(tǒng)電子業(yè)在內(nèi)存子系統(tǒng)上付出了艱辛的努力，只為緊跟現(xiàn)代處理器需要的低訪問(wèn)時(shí)間和滿足當(dāng)今應(yīng)用程序要求的高

16、容量需求。解釋當(dāng)前內(nèi)存子系統(tǒng)之前，我們先了解一下與內(nèi)存有關(guān)的一些常用術(shù)語(yǔ)。 .RAM（隨機(jī)訪問(wèn)存儲(chǔ)器） .SRAM（靜態(tài)RAM） .DRAM（動(dòng)態(tài)RAM） .SDRAM（同步DRAM） .SIMM（單列直插式內(nèi)存模塊） .DIMM（雙列直插內(nèi)存模塊） .UDIMM（無(wú)緩沖DIMM） .RDIMM（帶寄存器的DIMM） .DDR（雙數(shù)據(jù)速率SDRAM） .DDR2（第二代DDR）.DDR3（第三代DDR）電子器件工程聯(lián)合委員會(huì)（JointElectronDeviceEngineeringCouncil，JEDEC）是半導(dǎo)體工程標(biāo)準(zhǔn)化機(jī)構(gòu)，JEDEC21，22定義了從256位SRAM到最新的DDR

17、3模組的半導(dǎo)體存儲(chǔ)器標(biāo)準(zhǔn)?，F(xiàn)代服務(wù)器的內(nèi)存子系統(tǒng)是由RAM組成的，允許數(shù)據(jù)在一個(gè)固定的時(shí)間按任意順序訪問(wèn)，不用考慮它所在的物理位置，RAM可以是靜態(tài)的或動(dòng)態(tài)的。SRAMSRAM（靜態(tài)RAM）通常非?？?，但比DRAM的容量要小，它們有一塊芯片結(jié)構(gòu)維持信息，但它們不夠大，因此不能作為服務(wù)器的主要內(nèi)存。DRAMDRAM（動(dòng)態(tài)RAM）是服務(wù)器的唯一選擇，術(shù)語(yǔ)“動(dòng)態(tài)”表示信息是存儲(chǔ)在集成電路的電容器內(nèi)的，由于電容器會(huì)自動(dòng)放電，為避免數(shù)據(jù)丟失，需要定期充電，內(nèi)存控制器通常負(fù)責(zé)充電操作。SDRAMSDRAM（同步DRAM）是最常用的DRAM，SDRAM具有同步接口，它們的操作與時(shí)鐘信號(hào)保持同步，時(shí)鐘用于驅(qū)動(dòng)

18、流水線內(nèi)存訪問(wèn)的內(nèi)部有限狀態(tài)機(jī)，流水線意味著上一個(gè)訪問(wèn)未結(jié)束前，芯片可以接收一個(gè)新的內(nèi)存訪問(wèn)，與傳統(tǒng)DRAM相比，這種方法大大提高了SDRAM的性能。DDR2和DDR3是兩個(gè)最常用的SDRAM，下圖顯示了一塊DRAM芯片的內(nèi)部結(jié)構(gòu)。內(nèi)存陣列是由存儲(chǔ)單元按矩陣方式組織組成的，每個(gè)單元都一個(gè)行和列地址，每一位都是存儲(chǔ)在電容器中的。為了提高性能，降低功耗，內(nèi)存陣列被分割成多個(gè)“內(nèi)存庫(kù)（bank）”，下圖顯示了一個(gè)4-bank和一個(gè)8-bank的內(nèi)存陣列組織方式。DRAMDaain/Ouf3uersMerrw-ryAtrayCo-lumnDecodQrwPOMaiCalumiiDecadQfSense

19、Ampsr»auW0uiBuen你的參蠱一MemoryArray孝erP圖14內(nèi)存bankDDR2芯片有四個(gè)內(nèi)部?jī)?nèi)存bank,DDR3芯片有八個(gè)內(nèi)部?jī)?nèi)存bank。DIMM需要將多個(gè)內(nèi)存芯片組裝到一起才能構(gòu)成一個(gè)內(nèi)存子系統(tǒng)，它們就是按著名的DIMM（雙列直插內(nèi)存模塊）組織的。下圖顯示了內(nèi)存子系統(tǒng)的傳統(tǒng)組織方式，例如，內(nèi)存控制器連接四個(gè)DIMM,每一個(gè)由多塊DRAM芯片組成，內(nèi)存控制器有一個(gè)地址總線，一個(gè)數(shù)據(jù)總線和一個(gè)命令（也叫做控制）總線，它負(fù)責(zé)讀，寫和刷新存儲(chǔ)在DIMM中的信息。圖15傳統(tǒng)內(nèi)存子系統(tǒng)示例下圖展示了一個(gè)內(nèi)存控制器與一個(gè)DDR3DIMM連接的示例，該DIMM由八塊DRAM

20、芯片組成，每一塊有8位數(shù)據(jù)存儲(chǔ)能力，每存儲(chǔ)字（內(nèi)存數(shù)據(jù)總線的寬度）則共有64位數(shù)據(jù)存儲(chǔ)能力。地址總線有15位，它可在不同時(shí)間運(yùn)送“行地址”或“列地址”，總共有30個(gè)地址位。此外，在DDR3芯片中，3位的bank地址允許訪問(wèn)8個(gè)bank，可被視作提高了控制器的地址空間總?cè)萘?，但即使?nèi)存控制器有這樣的地址容量，市面上DDR3芯片容量還是很小。最后，RAS（RowAddressSelection，行地址選擇），CAS（ColumnAddressSelection，列地址選擇），WE（WriteEnabled，寫啟用）等都是命令總線上的。11401，Barak2X)|RA.CASi*,WE#,CSff

21、,CKECK,匚KJiDj1j7OJJalX仔;SJ-nataJcUj/Jtd55:40/Da.ta17!4OData|時(shí):制加飾StrobeDataMask你的與服務(wù)藹頻道圖16DDR3內(nèi)存控制器示例F面是一個(gè)DIMM的示意圖。4J2fiO(IOa.2Q4?44(1O7.7ai1Z511.18-；!，務(wù)器顧道server.1.D10(25.651圖17DIMM示意圖上圖顯示了8個(gè)DDR3芯片，每個(gè)提供了8位信息（通常表示為x8）。ECC和Chipkill數(shù)據(jù)完整性是服務(wù)器架構(gòu)最關(guān)注的一個(gè)點(diǎn)，很多時(shí)候需要安裝額外的DIMM檢測(cè)和恢復(fù)內(nèi)存錯(cuò)誤，最常見(jiàn)的辦法是增加8位ECC（糾錯(cuò)碼），將存儲(chǔ)字從6

22、4位擴(kuò)大到72位，就象海明碼一樣，允許糾正一位錯(cuò)誤，檢測(cè)兩位錯(cuò)誤，它們也被稱作SEC（SingleErrorCorrection，單糾錯(cuò)）/DED（DoubleErrorDetection，雙檢錯(cuò)）o先組織存儲(chǔ)字再寫入到內(nèi)存芯片中，EEC可以用于保護(hù)任一內(nèi)存芯片的失效，以及單內(nèi)存芯片的任意多位錯(cuò)誤，這些功能有幾個(gè)不同的名字。 .Chipkill是IBM的商標(biāo) .Oracle稱之為擴(kuò)展EEC .惠普稱之為Chipspare .英特爾有一個(gè)類似的功能叫做x4單設(shè)備數(shù)據(jù)校正(Intelx4SDDC)Chipkill通過(guò)跨多個(gè)內(nèi)存芯片位散射EEC字的位實(shí)現(xiàn)這個(gè)功能，任一內(nèi)存芯片失效只會(huì)影響到一個(gè)ECC

23、位，它允許重建內(nèi)存中的內(nèi)容。下圖了顯示了一個(gè)讀和寫128位數(shù)據(jù)的內(nèi)存控制器，增加EEC后就變成144位了，144位分成4個(gè)36位的存儲(chǔ)字，每個(gè)存儲(chǔ)字將是SEC/DEDo如果使用兩個(gè)DIMM，每個(gè)包含18個(gè)4位芯片，可以按照下圖所示的方法重組位，如果芯片失效，每4個(gè)字中只會(huì)有一個(gè)錯(cuò)誤，但因?yàn)樽质荢EC/DED的，每4個(gè)字可以糾正一個(gè)錯(cuò)誤，因此所有錯(cuò)誤都可以被糾正過(guò)來(lái)。Divide-144bitslrto4words144b36bwordS6bword36bward36bw*rdInterleavetheModulesuehthateachwordcoBiains1bilfromeachmcsdu

24、lewardword36bwardbwordI1斛|嗣|肅的照尊器頻適Eerver.itlGEigcirn圖18Chipkill示例內(nèi)存Rank我們重新回到DIMM是如何組織的，一組產(chǎn)生64位有用數(shù)據(jù)(不計(jì)ECC)的芯片叫做一個(gè)Rank，為了在DIMM上存儲(chǔ)更多的數(shù)據(jù)，可以安裝多個(gè)Rank，目前有單，雙和四個(gè)Rank的DIMM，下圖顯示了這三種組織方法。OtMMHunk14b14b（斗匕（4IJ#4L-伽4bDuof-rankyb嚴(yán)嚴(yán)rver.itl68.corn圖19DIMM和內(nèi)存排上圖最前面顯示的是一個(gè)單Rank的RAM,由9個(gè)8位芯片組成，一般表示為1Rx8，中間顯示的是一個(gè)1Rx4，由

25、18個(gè)4位芯片組成，最后顯示的是一個(gè)2Rx8，由18個(gè)8位芯片組成。內(nèi)存Rank不能使用地址位選擇，只能使用芯片選擇，現(xiàn)代內(nèi)存控制器最多可達(dá)8個(gè)獨(dú)立的芯片選擇，因此最大可支持8個(gè)Rank。UDIMM和RDIMMSDRAMDIMM進(jìn)一步細(xì)分為UDIMM（無(wú)緩沖DIMM）和RDIMM（帶寄存器的DIMM），在UDIMM中，內(nèi)存芯片直接連接到地址總線和控制總線，無(wú)任何中間部分。RDIMM在傳入地址和控制總線，以及SDRAM之間有額外的組件（寄存器），這些寄存器增加了一個(gè)延遲時(shí)鐘周期，但它們減少了內(nèi)存控制器上的電負(fù)荷，允許內(nèi)存控制器安裝更多的DIMM。RDIMM通常更貴，因?yàn)樗枰郊咏M件，但它們?cè)诜?/p>

26、務(wù)器中得到了普遍使用，因?yàn)閷?duì)于服務(wù)器來(lái)說(shuō)，擴(kuò)展能力和穩(wěn)定性比價(jià)格更重要。雖然理論上帶寄存器/無(wú)緩沖的和ECC/非ECCDIMM是可以任何組合的，但大多數(shù)服務(wù)器級(jí)內(nèi)存模塊都同時(shí)具有ECC和帶寄存器功能。下圖顯示了一個(gè)ECCRDIMM,寄存器是箭頭指向的芯片，這個(gè)ECCDIMM由9個(gè)內(nèi)存芯片組成。圖20ECCRDIMMDDR2和DDR3第一代SDRAM技術(shù)叫做SDR(SingleDataRate)，表示每個(gè)時(shí)鐘周期傳輸一個(gè)數(shù)據(jù)單元，之后又出現(xiàn)了DDR(DoubleDataRate)標(biāo)準(zhǔn)，其帶寬幾乎是SDR的兩倍，無(wú)需提高時(shí)鐘頻率，可在時(shí)鐘上升沿和下降沿信號(hào)上同時(shí)傳輸數(shù)據(jù)，DDR技術(shù)發(fā)展到今天形成了

27、兩套標(biāo)準(zhǔn)：DDR2和DDR3。DDR2SDRAM的工作電壓是1.8V，采用240針DIMM模塊封裝，通過(guò)改善總線信號(hào)，它們可以以兩倍于DDR的速度工作在外部數(shù)據(jù)總線上，規(guī)則是： .每DRAM時(shí)鐘數(shù)據(jù)傳輸兩次 .每次數(shù)據(jù)傳輸8個(gè)字節(jié)(64位)下表顯示了DDR2標(biāo)準(zhǔn)。表2.DDR2DIMM標(biāo)準(zhǔn)名稱DRAM時(shí)鐘頻率每秒傳輸?shù)臄?shù)據(jù)(百萬(wàn))模塊名稱峰值傳輸速率GB/sDDR2-400200MHz400PC2-32003.200DDR2-533266MHz533PC2-42004.266DDR2-667333MHz667PC2-5300PC2-54005.333DDR2-800400MHz800PC2-6

28、4006.400DDR2-1066533MHz1,066PC2-8500PC2-86008.533DDR3SDRAM在DDR2的基礎(chǔ)上對(duì)以下這些方面做了改進(jìn): .將工作電壓降低到1.5v，減少功耗; .通過(guò)引入0.5-8Gb的芯片增加了內(nèi)存密度，單Rank的容量最大可達(dá)16GB; .增加了內(nèi)存帶寬，內(nèi)存突發(fā)長(zhǎng)度從4字增加到8字，增加突發(fā)長(zhǎng)度是為了更好地滿足不斷增長(zhǎng)的外部數(shù)據(jù)傳輸速率，隨著傳輸速率的增長(zhǎng)，突發(fā)長(zhǎng)度(傳輸?shù)拇笮?必須增長(zhǎng)，但不能超出DRAM核心的訪問(wèn)速度。DDR3DIMM有240針，數(shù)量和尺寸都和DDR2-樣，但它們?cè)陔姎馓匦陨鲜遣患嫒莸?，缺口位置不一樣，未?lái)，DDR3將工作在更快

29、的時(shí)鐘頻率，目前，市面上存在DDR3-800，1066和1333三種類型。下表對(duì)不同的DDR3DIMM模塊進(jìn)行了總結(jié)。表3.DDR3DIMM標(biāo)準(zhǔn)名稱RAM時(shí)鐘頻率每秒傳輸?shù)臄?shù)據(jù)(百萬(wàn))模塊名稱峰值傳輸速率GB/sDDR3-800400MHz800PC3-64006.400DDR3-1066533MHz1,066PC3-85008.533DDR3-1333667MHz1,333PC3-1060010.667DDR3-1600800MHz1,600PC3-1280012.800DDR3-1866933MHz1,866PC3-1490014.900三、I/O子系統(tǒng)I/O子系統(tǒng)負(fù)責(zé)在服務(wù)器內(nèi)存和外部世

30、界之間搬運(yùn)數(shù)據(jù)，傳統(tǒng)上，它是通過(guò)服務(wù)器主板上兼容PCI標(biāo)準(zhǔn)的I/O總線實(shí)現(xiàn)的，開(kāi)發(fā)PCI的目的就是讓計(jì)算機(jī)系統(tǒng)的外圍設(shè)備實(shí)現(xiàn)互聯(lián)，PCI的歷史非常悠久，現(xiàn)在最新的進(jìn)化版叫做PCI-Express。外圍組件互聯(lián)特殊興趣小組(PeripheralComponentInterconnectSpecialInterestGroup，PCI-SIG)負(fù)責(zé)開(kāi)發(fā)和增強(qiáng)PCI標(biāo)準(zhǔn)。PCIExpressPCIExpress(PCIe)是一個(gè)計(jì)算機(jī)擴(kuò)展接口卡格式，旨在替代PCI，PCI-X和AGPo它消除了整個(gè)所有I/O引起的限制，如服務(wù)器總線缺少I/O帶寬，目前所有的操作系統(tǒng)都支持PCIExpresso上一代基

31、于總線拓?fù)涞膒ci和pci-x已經(jīng)被點(diǎn)到點(diǎn)連接取代，由此產(chǎn)生的拓?fù)浣Y(jié)構(gòu)是一個(gè)單根聯(lián)合體的樹(shù)形結(jié)構(gòu)，根聯(lián)合體負(fù)責(zé)系統(tǒng)配置，枚舉PCIe資源,管理中斷和PCIe樹(shù)的錯(cuò)誤。根聯(lián)合體和它的端點(diǎn)共享一個(gè)地址空間，通過(guò)內(nèi)存讀寫和中斷進(jìn)行通信。PCIe使用點(diǎn)到點(diǎn)鏈接連接兩個(gè)組件，鏈接由N個(gè)通道組成，每個(gè)通道包含兩對(duì)電路，一對(duì)用于傳輸，另一對(duì)用于接收。南橋（也叫做ICH：I/OControllerHub）通常會(huì)提供多個(gè)PCIe通道實(shí)現(xiàn)根聯(lián)合體的功能。每個(gè)通道連接到PCIExpress端點(diǎn)，PCIExpressSwitch，個(gè)PCIe或一個(gè)PCIe橋，如下圖所示。CPUPCIRootCompl已xP亡IExpr

32、essEndpoint圖21PCIExpress根聯(lián)合體根據(jù)通道編號(hào)使用不同的連接器，下圖顯示了四個(gè)不同的連接器，及單/雙向時(shí)的速度。PCIExpress-BandwidthX1SingleDifctiDRH2.5Gbps/ZWMBp?DuafDirections；5Gbfr'4DDMBpiBandwidthSingleDir-ection:lOGlips/SOClMBpsDufDiwtioni!2DCibps/1.6GBp你的*服劈盟頻這；feerver.:it1SS'.c'om內(nèi):崢CardTranirFerRateXl1Ltne：-1bicTransferRjte

33、X2工lafm-i二Ibl旳盯山PCIeQrrfTrannferRaleX1212lm時(shí)=125pc-rLylIcPCbCard你旳服筠器頻亙server.it1SBandwidthX8SingIeDirecHo忙211GLi口*1£GEpsDua!Dir«ctio-n$:4t>Gbps/3.2GBpsBandwidthX16SingleDiwtlDn：daijtip5/-2GBpDualDirectiDHSB(?Gbps/6.4GBps圖22PCIExpress連接器在PCIe1.1中，通道運(yùn)行在2.5Gbps,可同時(shí)部署16條通道，如下圖所示,可支持的速度從2Gb

34、ps(1x)到32Gbps(16x),由于協(xié)議開(kāi)銷，支持10GE接口需要8x。圖23PCIExpress通道PCIe2.0（也叫第二代PCIe）帶寬提升了一倍，從2Gbit/s提高到4Gbit/s,通道數(shù)量也擴(kuò)大到了32x，PCIe4x就足以支持10GE了。PCIe3.0將會(huì)再增加一倍帶寬，最終的PCIe3.0規(guī)范預(yù)計(jì)會(huì)在2010年年中發(fā)布，到2011年就可看到支持PCIe3.0的產(chǎn)品，PCIe3.0能有效地支持40GE（下一代以太網(wǎng)標(biāo)準(zhǔn)）。目前所有的PCIExpress產(chǎn)品都是單根的（SingleRoot，SR），如控制多個(gè)端點(diǎn)的單I/O控制器中樞（ICH）o多根（MultiRoot，MR）

35、也發(fā)展了一段時(shí)間，但目前還未見(jiàn)到曙光，由于缺少元件和關(guān)注，目前還有諸多問(wèn)題。SR-IOV（SingleRootI/OVirtualization，單根I/O虛擬化）是PCI-SIG開(kāi)發(fā)的另一個(gè)相關(guān)標(biāo)準(zhǔn)，主要用于連接虛擬機(jī)和Hypervisor。四、英特爾微架構(gòu)英特爾Nehalem和Westmere微架構(gòu)，也被稱為32和45nm酷睿微架構(gòu)。Nehalem微架構(gòu)于2009年初引入了服務(wù)器，也是第一使用45nm硅技術(shù)的架構(gòu)，Nehalem處理器可應(yīng)用于高端桌面應(yīng)用程序，超大規(guī)模服務(wù)器平臺(tái)等，代號(hào)名來(lái)源于美國(guó)俄勒岡州的Nehalem河。根據(jù)英特爾的說(shuō)法，處理器的發(fā)展速度就象嘀嗒（TickandTock

36、）鐘聲的節(jié)奏一樣，如下圖所示，Tick是對(duì)現(xiàn)有處理器架構(gòu)進(jìn)行縮小，而Tock則是在前一代技術(shù)上發(fā)展起來(lái)的全新架構(gòu)，Nehalem就是45nm的Tock，Westmere就是緊跟Nehalem的32nmTick。SandyMeromPenrynNehalemWestmereBridgeNEWNEWNEWNEWNEWMicroirchit«ciurProcessProcess.Micj-oarchirtecture65nm45nm45nm32nmTockTkkJock你吟（険器頻進(jìn).corn圖24英特爾“嘀嗒”處理器開(kāi)發(fā)模式Nehalem和Westmere在不同需求之間取得了平衡：.與新

37、興應(yīng)用程序（如多媒體）相比，現(xiàn)有應(yīng)用程序的性能;.對(duì)輕量級(jí)或重量級(jí)應(yīng)用程序的支持同樣良好; .可用范圍從筆記本到服務(wù)器全包括。平臺(tái)架構(gòu)這可能是近10年來(lái)英特爾最大的平臺(tái)架構(gòu)轉(zhuǎn)變，包括多個(gè)高速點(diǎn)到點(diǎn)連接,如英特爾的QuickPath互聯(lián)，集成內(nèi)存控制器(IMC)等。下圖顯示了一雙插座英特爾至強(qiáng)5500(Nehalem-EP)系統(tǒng)示例，請(qǐng)注意CPU插座之間，以及CPU插座與I/O控制器之間的QPI鏈接，內(nèi)存DIMM直接附加到CPU插座。ICH(l；OControllerHub)你的服勢(shì)翻頃懂軸廂S3.corn圖25雙插座英特爾至強(qiáng)5500(Nehalem-EP)集成內(nèi)存控制器(IMC)在Nehal

38、em-EP和Westmere-EP中,每個(gè)包含集成內(nèi)存控制器(IMC)的插座支持三個(gè)DDR3內(nèi)存通道，與DDR2相比，DDR3內(nèi)存運(yùn)行在更高的頻率，因此它具有更高的內(nèi)存帶寬。此外，對(duì)于雙插座架構(gòu)，有兩套內(nèi)存控制器，所有這些改進(jìn)與前一代英特爾平臺(tái)相比，帶寬提高了3.4倍，如下圖所示。3AXstreamBandwidthMbyte»?SecTrU)97766102二ZWi觸日缺頻道.關(guān)彌時(shí)1圖26RAM帶寬隨著時(shí)間的推移，帶寬以后還會(huì)繼續(xù)增加，有了集成的內(nèi)存控制器后，延遲也減小了。其功耗也減少了，因?yàn)镈DR3的工作電壓是1.5V,DDR2是1.8V，功耗與電壓的平方成正比，因此電壓降低2

39、0%，功耗就減少40%。最后，IMC支持單，雙和四RankRDIMM和UDIMM。Nehalem-EX有一個(gè)類似的，但不完全相同的架構(gòu)，在Nehalem-EX中，每個(gè)插座有兩個(gè)IMC，每個(gè)IMC支持兩個(gè)英特爾可擴(kuò)展內(nèi)存互聯(lián)(ScalableMemoryInterconnects，SMI)連接到兩個(gè)可擴(kuò)展內(nèi)存緩沖區(qū)(ScalableMemoryBuffers，SMB)，每個(gè)插座就可以連接到四個(gè)SMB，如下圖所示，每個(gè)SMB有兩個(gè)DDR3總線，每條總線連接到兩個(gè)DIMM，因此每個(gè)插座可連接的RDIMM總量就是16。2xDDR34xSMINehalem-EX7500(6500BsSai你的111輕崗

40、執(zhí)DHWMS圖27SMI/SMBNehalem-EX系統(tǒng)的總內(nèi)存容量與插座數(shù)量，以及RDIMM的容量總結(jié)如下表所示。表4.Nehalem-EX內(nèi)存容量4GBRDIMM8GBRDIMM16GBRDIMM2sockets128GB256GB512GB4sockets256GB512GB1TB8sockets512GB1TB2TB英特爾QuickPath互聯(lián)(QPI)所有的通信架構(gòu)都從總線架構(gòu)向點(diǎn)到點(diǎn)連接演變，因?yàn)辄c(diǎn)到點(diǎn)連接架構(gòu)具有更快的速度，更好的擴(kuò)展性，在Nehalem中，英特爾QuickPath互聯(lián)已經(jīng)取代了前端總線，如下圖所示。英特爾QuickPath互聯(lián)是一個(gè)一致的點(diǎn)到點(diǎn)協(xié)議，不局限于任何

41、特定的處理器，可在處理器，I/O設(shè)備和其它設(shè)備，如加速器之間提供通信?？捎玫腝PI數(shù)量取決于處理器的類型，在Nehalem-EP和Westmere-EP中，每個(gè)插座有兩個(gè)QPI，如圖25所示，Nehalem-EX支持四個(gè)QPI，允許更多無(wú)縫的拓?fù)浣Y(jié)構(gòu)，如下圖所示。SProcessorsIOHU8Giuetessdpttrt4t1hfl-p2hpE疥包服霧耙頊道詛erver.it1E：E：3E圖29Nehalem-EX拓?fù)浣Y(jié)構(gòu)英特爾至強(qiáng)7500處理器也與第三方節(jié)點(diǎn)控制器兼容，可以擴(kuò)大到8個(gè)插座以外，實(shí)現(xiàn)更大規(guī)模的擴(kuò)展。CPU架構(gòu)在Nehalem中，英特爾通過(guò)一些技術(shù)革新，增加了每個(gè)CPU每秒執(zhí)行

42、的指令數(shù)，如下圖所示。NewSSE4.2ImprovedlockAdmttDnGlCachtngSupportHferarchyLlData口電電p電*BuffenErMirtiofiMemoryOrtfwi&ExecuticnL2Cache&川Tf叩十ServicingOui-Gf-Grtfcr5c/au/fn&Fietirment二LirrmrvctiarjDecode&MicrocodeInstructionFe#cfr涉口Cachear-.kugH*口SimultaneodjsFflst«rBetterSiunctiMulti-Treading

43、瞰簡(jiǎn)羯瞬黑頻道徘蹣c牖山圖30Nehalem微架構(gòu)創(chuàng)新其中有些創(chuàng)新是不言自明的，我們將集中介紹最重要的性能和功耗方面的創(chuàng)新。在比較性能和功耗時(shí)，通常是1%的性能增強(qiáng)就會(huì)增多3%的功耗，因?yàn)闇p少1%的電壓，功耗幾乎總是降低3%。英特爾最重要的創(chuàng)新就是增強(qiáng)1%的性能，而功耗僅增多了1%。英特爾超線程技術(shù)英特爾超線程技術(shù)(HT)可在相同內(nèi)核上同時(shí)運(yùn)行多個(gè)線程，在Nehalem/Westmere中實(shí)現(xiàn)了兩個(gè)線程，提高了性能和能源效率。超線程的基本思想是增加每個(gè)執(zhí)行單元的復(fù)雜度，對(duì)于單線程，要保持執(zhí)行單元繁忙是很困難的，通過(guò)在相同核心上運(yùn)行兩個(gè)線程，讓所有資源保持忙碌的可能性更大，這樣整體效率就提高了，

44、如下圖所示，超線程使用的領(lǐng)域非常有限(不到5%)，但在多線程環(huán)境中極大地提高了效率，超線程也不能取代多核心，它是對(duì)核心的合理補(bǔ)充。Thread?CoreCoreTh用疋ThreadsCoreCoreNehalem你的哪酸郃餓&寳圖31英特爾超線程技術(shù)緩存分級(jí)一個(gè)理想的內(nèi)存系統(tǒng)的需求是它應(yīng)該有無(wú)限的容量，無(wú)限的帶寬和零延遲,當(dāng)然沒(méi)有人知道如何構(gòu)建這樣的系統(tǒng)，最接近的方法是使用分級(jí)的內(nèi)存子系統(tǒng),從大到小，從慢到快設(shè)計(jì)緩存級(jí)別，在Nehalem中，英特爾將緩存層增加到了3層，如下圖所示。CCL't必口Kachej32ALI卜JDwtrhe32k11Dok恥:2冰L2c-xhedata

45、1佰乩daro+CoreCorerr32kLTD-cacheEn口+/nsr,1,FaoilappUnionsfnduiiveeachepalrcyto你的眼務(wù)器頻道server.it1SajornJ圖32緩存分級(jí)結(jié)構(gòu)與英特爾以前的設(shè)計(jì)相比，一級(jí)緩存（L1,指令和數(shù)據(jù)）沒(méi)有發(fā)生變化，在英特爾過(guò)去的設(shè)計(jì)中，所有內(nèi)核共享二級(jí)緩存（L2），如果核心數(shù)量限制為2,那這種設(shè)計(jì)倒是可行的，但Nehalem將核心數(shù)增加到了4或8,二級(jí)緩存不能再繼續(xù)共享下去，因?yàn)閹捄椭俨谜?qǐng)求都會(huì)變多（可能會(huì)達(dá)到8倍），為此，英特爾在Nehalem中為每個(gè)核心獨(dú)立增加了二級(jí)緩存（指令和數(shù)據(jù)），現(xiàn)在核心之間共享的只有三級(jí)緩存（

46、L3）了。模塊Nehalem采用了模塊化設(shè)計(jì)，核心，緩存和英特爾QPI都是組成Nehalem處理器的模塊實(shí)例，如圖30所示。這些模塊都是獨(dú)立設(shè)計(jì)的，它們可以工作在不同頻率，不同電壓下，將模塊粘接在一起的是一種新的同步通信協(xié)議，它提供了非常低的延遲，以前曾嘗試過(guò)異步協(xié)議，事實(shí)證明那樣做的效率非常低。集成功率門限這是一種電源管理技術(shù)，它是“時(shí)鐘門控”技術(shù)的進(jìn)化版本，所有現(xiàn)代英特爾處理器都使用了時(shí)鐘門控技術(shù)，遇到空閑邏輯時(shí)，時(shí)鐘門控會(huì)自動(dòng)關(guān)閉時(shí)鐘信號(hào)，從而消除了開(kāi)關(guān)電源，但仍然存在漏電流，漏電流引起了無(wú)用的功耗。功率門控代替了時(shí)鐘門控，讓一個(gè)空閑的核心消耗的電力幾乎為零，如下圖所示，對(duì)于軟件和應(yīng)用程

47、序來(lái)說(shuō)這完全是透明的。Voltage(Core?)<匚areOCorl匸oeJI/OV。治W継?圖33Nehalem功率門控package-likemetal(M創(chuàng)depositedonSiliconTocreatelowon-resistancepowergocg從技術(shù)角度來(lái)看實(shí)現(xiàn)功率門控是很難的，傳統(tǒng)的45nm工藝就有明顯的泄露,它需要新的晶體管技術(shù)和大量的銅層(7mm),以前可從來(lái)沒(méi)有這么做過(guò)，如下圖所示。transistordevelopedforhighoff-resistancefor你的服務(wù)騎頻道鸚竄er.itl6&.com圖34功率門控晶體管Nehalem-EP和

48、Westmere-EP都擁有“動(dòng)態(tài)的”功率門控能力，當(dāng)核心不需要執(zhí)行工作負(fù)載時(shí)，它可以完全關(guān)掉電源，當(dāng)工作負(fù)載需要核心的計(jì)算能力時(shí),核心的電源又重新激活。Nehalem-EX擁有“靜態(tài)的”功率門控功能，當(dāng)個(gè)別核心失去工作能力時(shí)，核心電源被完全關(guān)閉，例如，當(dāng)8核心變成6核心時(shí)，這些被停用的核心不能重新打開(kāi)。對(duì)于前一代處理器，在工廠中停用的核心仍然會(huì)消耗一些電力，但在Nehalem-EX中，電源是完全關(guān)閉的。電源管理功率傳感器是建設(shè)電源管理系統(tǒng)的關(guān)鍵，上一代英特爾處理器內(nèi)置有熱傳感器，但沒(méi)有功率傳感器，Nehalem既有熱傳感器又有功率傳感器，通過(guò)集成的微控制器(PCU)負(fù)責(zé)電源管理和監(jiān)控，如下圖

49、所示。PLLfPLLHo你刖FreqWSensorsFreq1Senior?r-UncoreLLCOFinegrtedproprietarymicrocon(rollerShiftsconLralfromhardwaretoemhedldedfirniwsreRedIlima仙知百foiternperjEute,currenLpowerFlexibtliiysophiiticaredalgor；thims,tundfor亡urrenioperatingconditionsor3ScnsonFreq<Ensors服算器頻道-aerveitlGff.cpm圖35電源控制單元(PowerCon

50、trolUnit，PCU)英特爾TurboBoost技術(shù)功率門控和電源管理是英特爾TurboBoost技術(shù)的基礎(chǔ)組件，當(dāng)操作系統(tǒng)需要更好的性能時(shí)可以使用英特爾的TurboBoost模式，如果條件允許(足夠的制冷和供電能力)，例如，因?yàn)橐换蚨鄠€(gè)核心被關(guān)閉，英特爾TurboBoost會(huì)提高活動(dòng)核心的頻率(以及功耗)，從而提高核心的性能，如下圖所示，但它算不上一個(gè)巨大的改進(jìn)(3%-11%)，但在無(wú)線程，不是所有核心都被并行使用的環(huán)境中，它還是很有價(jià)值的。每上升一步，頻率提高133Mhz。Normal4CTurbo<4CTurboduuencrM亠亠AiicoresnnLJLLK目IhEQrat

51、-efrequencyAficorsFeivmc&reso-pateormayoperarecr圖36英特爾TurboBoost技術(shù)上圖顯示了三個(gè)不同的可能性，正常情況下，所有核心都運(yùn)行在標(biāo)稱頻率（2.66GHz），在“4CTurbo”模式下，所有核心的頻率上升一步（達(dá)到了2.79GHz）,在“<4CTurbo”模式下，兩個(gè)核心的頻率上升了兩步（達(dá)到了2.93GHz）。四、硬件輔助虛擬化英特爾虛擬化技術(shù)（VirtualizationTechnology，VT）擴(kuò)展了核心平臺(tái)架構(gòu),可以更好地支持虛擬化軟件，如VM（虛擬機(jī)）和Hypervisor（也叫做虛擬機(jī)監(jiān)視器），如下圖所示。A

52、pp畑湎iAp-pJiCQifomAppJicaifomAppli-c口51C'PUrArter?Tory盼mtual)CfiJ.iAcmary.IQP際iTrttiVirtualMachineMonitor(VMM)11IIjPI炯mHardware（Ph燦隘f觀轆側(cè)器打圖37虛擬化支持VT包含四個(gè)主要的組件: .英特爾VT-x指的是英特爾64和IA32處理器中所有的虛擬化輔助技術(shù); .英特爾VT-d指的是英特爾芯片組中所有虛擬化輔助技術(shù)； .英特爾VT-c指的是英特爾網(wǎng)絡(luò)和I/O設(shè)備中所有虛擬化輔助技術(shù)； .簡(jiǎn)化虛擬機(jī)移動(dòng)的VTFlexMigration。a)英特爾VT-x增強(qiáng)的功

53、能包括： .一新的，更高特權(quán)的Hypervisor-允許客戶機(jī)操作系統(tǒng)和應(yīng)用程序運(yùn)彳丁在他們?cè)O(shè)計(jì)的特權(quán)級(jí)別中，確保Hypervisor有權(quán)控制平臺(tái)資源； .基于硬件的轉(zhuǎn)移-在Hypervisor和客戶機(jī)操作系統(tǒng)之間轉(zhuǎn)移在硬件級(jí)得到了支持，減少了復(fù)雜的，計(jì)算密集的軟件轉(zhuǎn)換需求; .基于硬件的內(nèi)存保護(hù)-處理器狀態(tài)信息在專用地址空間為Hypervisor和每個(gè)客戶機(jī)操作系統(tǒng)保留著。此外，Nehalem還增加了： .EPT(ExtendedPageTable，擴(kuò)展頁(yè)表) .VPID(VirtualProcessorID,虛擬處理器ID) .客戶機(jī)計(jì)時(shí)器優(yōu)先(GuestPreemptionTimer)

54、.描述符表退出(DescriptorTableExiting) 英特爾虛擬化技術(shù)FlexPriority .暫停退出循環(huán)(PauseLoopExiting)VTFlexMigrationFlexMigration允許在不同指令集處理器之間移動(dòng)VM,它是通過(guò)同步所有處理器都支持的最小指令集來(lái)實(shí)現(xiàn)的。當(dāng)VM第一次實(shí)例化時(shí)，它會(huì)查詢處理器獲取指令集水平(SSE2,SSE3,SSE4),處理器返回商定的最低指令集水平,而不是處理器本身支持的指令集水平,這樣就允許VMotion在不同指令集處理器之間移動(dòng)VM了。擴(kuò)展頁(yè)表(EPT)EPT是一種新的處于Hypervisor控制下的頁(yè)表結(jié)構(gòu)，如下圖所示，它定義了客戶機(jī)地址和宿主物理地址之間的映射。EFTeasePainterVirtualAddFe5sIntel*64PageTatiesGuestEPTPaceFablesFhyskdl-Address圖38擴(kuò)展頁(yè)表虛擬化之前，每個(gè)操作系統(tǒng)負(fù)責(zé)虛擬應(yīng)用程序地