第十章 存儲器與可編程邏輯器件

1、存儲器是計算機和數(shù)字電路系統(tǒng)的重要組成部分存儲器是計算機和數(shù)字電路系統(tǒng)的重要組成部分用于存放固定不變的信息，工作時只能讀用于存放固定不變的信息，工作時只能讀出，不能寫入。出，不能寫入。RAM即可以讀出，又可以寫入，即可以讀出，又可以寫入，但斷電時，原寫入的信息會丟失但斷電時，原寫入的信息會丟失 ?？删幊踢壿嬈骷筛鶕?jù)需要設定它的邏輯功能可編程邏輯器件可根據(jù)需要設定它的邏輯功能 1 11 1A0A1字線字線位線位線讀出電路讀出電路地址譯碼器地址譯碼器存儲矩陣存儲矩陣存儲輸出存儲輸出地址輸入地址輸入W0W1W2W3D0D1D2D3A1A0+UA0A1010AAW 011AAW 012AAW 013

2、AAW 01AA01AA01AA01AA010AAW 011AAW 012AAW 013AAW 1 11 1A0A1字線字線位線位線讀出電路讀出電路地址譯碼器地址譯碼器存儲矩陣存儲矩陣地址輸入地址輸入W0W1W2W3D0D1D2D3A1A0+UA0A1“0”“0”0 0 0 1 0 1 0 1 A B C&FF=AC(a)ACB1F(b)F=A+C1(c)F1=AF2=AAF1F2100WWD311WWD320WWWD2313WWD W3=A1A0m3m2W2=A1A0m1W1=A1A0m0W0=A1A0A0A1地地址址譯譯碼碼器器D3D2D1D0D3D2D1D0W2W1W0+UDDW

3、3“1”“0”“0”“0” 1 1 0 1D3D2D1D0W2W1W0+UDDW31 1D31 1D21 1D11 1D0W0W1W2W3負載管負載管+UDD“1”“0”“0”“0” 0 0 1 0 1 1 0 1目前已研制成功目前已研制成功電擦除的電擦除的ROM，稱為，稱為EAROM。在讀、寫、擦除時，均可采用在讀、寫、擦除時，均可采用5V電源，使用電源，使用方便。其信息保持時間可達方便。其信息保持時間可達10年以上，擦寫次年以上，擦寫次數(shù)超過一萬次，已接近數(shù)超過一萬次，已接近EPROM的水平。的水平。 EPROM寫入信息后，當需要改變時，可用強寫入信息后，當需要改變時，可用強紫外線或紫外線

4、或X射線，對射線，對EPROM芯片上方的石英玻璃芯片上方的石英玻璃窗口照射窗口照射1030min，使，使EPROM恢復為初始狀態(tài)，恢復為初始狀態(tài)，存儲單元全為存儲單元全為1，又可重新寫入。，又可重新寫入。容量為容量為2K字字8位的可改寫只位的可改寫只讀存儲器，讀存儲器，A0A10是是地址線，地址線，D0D7是數(shù)據(jù)是數(shù)據(jù)輸出端。輸出端。CS工作方式工作方式由控制信號由控制信號 、 PD/PGM及編程電源及編程電源UPP決定決定 讀出方式、寫入方式、校核方式、待機方式、禁讀出方式、寫入方式、校核方式、待機方式、禁止寫入方式、輸出呈高阻狀態(tài)禁止數(shù)據(jù)讀出方式止寫入方式、輸出呈高阻狀態(tài)禁止數(shù)據(jù)讀出方式。

5、 631mmmmCBABACBACBAF17C6172mmmmCBACBACBACBAF5例例1 試用試用ROM實現(xiàn)以下組合邏輯函數(shù)。實現(xiàn)以下組合邏輯函數(shù)。 ROM的地址譯碼器輸出包含全部輸入變量的最小項；的地址譯碼器輸出包含全部輸入變量的最小項； ROM輸出又是這些最小項的和。因此，任何形式的組輸出又是這些最小項的和。因此，任何形式的組合邏輯函數(shù)均可通過向合邏輯函數(shù)均可通過向ROM寫入相應數(shù)據(jù)來實現(xiàn)寫入相應數(shù)據(jù)來實現(xiàn) 。解解 邏輯函數(shù)含有三個變量，則用有邏輯函數(shù)含有三個變量，則用有3位地址碼、兩位地址碼、兩位數(shù)據(jù)輸出的位數(shù)據(jù)輸出的8字字2位的位的ROM。將。將A、B、C三個三個變量分別接至地

6、址輸入端變量分別接至地址輸入端A2、A1、A0，按照邏輯，按照邏輯函數(shù)要求存入相應數(shù)據(jù)，即可在數(shù)據(jù)輸出端函數(shù)要求存入相應數(shù)據(jù)，即可在數(shù)據(jù)輸出端D0、D1得到得到F1 、F2 ，其，其ROM陣列如圖所示陣列如圖所示 。(b)WOW1W2W3W4W5W6(a)000000001001010010011011100100101101110110D4D3D2D1D0行行譯譯碼碼器器A2A1A0讀出電路讀出電路 由圖可看出該字符顯示器由由圖可看出該字符顯示器由7行行5 列構成存儲矩陣，將字母列構成存儲矩陣，將字母R的形狀的形狀分割成若干部分并在相應的單元存分割成若干部分并在相應的單元存入信息入信息“1”

7、。當?shù)刂份斎胗?。當?shù)刂份斎胗?000110周期地循環(huán)變化時周期地循環(huán)變化時, 即可逐即可逐行掃描各字線行掃描各字線, 把字線把字線W0 W7所存所存儲的字母儲的字母“R”的字形信息從位線的字形信息從位線D0 D4讀出。使顯示設備一行行的讀出。使顯示設備一行行的顯示出圖顯示出圖 (b)的字形。的字形。地址輸入地址輸入An-1A0A1地地址址譯譯碼碼器器存儲矩陣存儲矩陣數(shù)據(jù)線數(shù)據(jù)線讀寫讀寫/控制電路控制電路讀讀/寫控制寫控制(R/W)片選片選(CS)輸入輸入/輸出輸出 I/O.9GNDCS8A27A16A05A34A43A52A61I/O0A9A8A7UCC121011141315161718I/

8、O1I/O2I/O3R/WRAM2114容量：容量：1024字字 4位位地址線：地址線：A9A0(210=1024)數(shù)據(jù)線：數(shù)據(jù)線：I/O3 I/O0動態(tài)動態(tài)RAM的存儲矩陣通常是利用的存儲矩陣通常是利用MOS管管柵極柵極電容電容對電荷的暫存作用來對電荷的暫存作用來存儲信息存儲信息。 動態(tài)動態(tài)RAM單管電路單管電路 寫入信息時寫入信息時,使字選線為使字選線為1,門門控管控管V導通導通,待寫入的信息由待寫入的信息由位線位線(數(shù)據(jù)線數(shù)據(jù)線D)存入電容存入電容 CS讀出時讀出時也要使字選線為也要使字選線為1，V管導通，管導通，存儲在存儲在CS上的信息通過上的信息通過V管送到位線上。管送到位線上。 位

9、線作為輸出時，可等效為一個輸出電容位線作為輸出時，可等效為一個輸出電容CD，讀到位線上的信息讀到位線上的信息(電荷電荷) 對對CD充電，這使得充電，這使得CS 的電壓由約的電壓由約0.2V降到降到0.1V。讀出后必須重新。讀出后必須重新(刷新刷新)使使CS 上的信號電平得到恢復。上的信號電平得到恢復。 將幾片的地址端、將幾片的地址端、R/W端、端、CS端并接在一起端并接在一起A9 A0 R/W CSRAM2114(1)I/O3I/O7I/O6I/O2I/O5I/O1I/O4I/O0A9 A0 R/W CSI/O3I/O2RAM2114(2)I/O1I/O0I/O0I/O3I/O2I/O1高四位

10、高四位低四位低四位A9A0R/WCS地址碼地址碼.RAM 21114(1)I/O(2)I/O(3)I/O(4)I/OA11A10A11A102/4線線譯譯碼碼器器R/WA0A9I/O3I/O2I/O1I/O0A11A10A11A10A11A10A9 A0R/W CSA9 A0R/W CSA9 A0R/W CSA9 A0R/W CS.RAM 21114(1)I/O(2)I/O(3)I/O(4)I/OA11A10A11A102/4線線譯譯碼碼器器R/WA0A9I/O3I/O2I/O1I/O0A11A10A11A10A11A10A9 A0R/W CSA9 A0R/W CSA9 A0R/W CSA9

11、A0R/W CS000輸入輸入電路電路 與與 陣列陣列 或或 陣列陣列輸出輸出電路電路.1)可編程只讀存儲器可編程只讀存儲器(PROM)：固定的固定的“與與”陣列和可編程的陣列和可編程的“或或”陣列陣列。2)可編程邏輯陣列可編程邏輯陣列PLA：“與與”陣列和陣列和“或或”陣列均可編程陣列均可編程。3)可編程陣列邏輯可編程陣列邏輯(PAL)：可編程的可編程的“與與”陣列和固定的陣列和固定的“或或”陣列陣列(一次編程一次編程) 。4)通用陣列邏輯通用陣列邏輯(GAL)：可編程的可編程的“與與”陣陣列和固定的列和固定的“或或”陣列陣列(多次編程多次編程) 可編程邏輯器件的結(jié)構主要的有以下可編程邏輯器

12、件的結(jié)構主要的有以下4種種：1A21A11A0&1D2D11D01可編程可編程“或或”陣列陣列可編程可編程“與與”陣列陣列CAF 0CBAF 1DCBDCBADCBAF276320)()()(mmmmDCBACDBADBCABCDADDCBADDBCABBCAF13121)(mmDCBADCBADDCABF1410762)(mmmmDBCADABCBCDADCBAAADBCBCDADCBAF固定固定“與與”陣列陣列DCBAA11B1C1DF0F1F2m2m3m6m7m10m12m13m14可編程可編程“或或”陣列陣列1312mm CAF 0CBAF 1DCBDCBADCBAF2CAF 0CBAF 1BCADACDBCADABCBCDADCBAAADBCBCDADCBAF)(21A1B1C1DF0F1F2可編程可編程“與與”陣列陣列與與PROM陣陣列的編程相列的編程相比比PLA的編的編程簡捷得多程簡捷得多可編程可編程“與與”陣列陣列PAL)PAL是一種是一種“與與”陣列可編程，而陣列可編程，而“或或”陣陣列是固定的器件列是固定的器件，即每個輸出是若干個乘積，即每個輸出是若干個乘積項之和，其中乘積項包含的變量可以編程選項之和，其中乘積項包