計算機組成原理.

1、一、填空題 1 字符信息是符號數(shù)據(jù)，屬于處理（非數(shù)值 ）領(lǐng)域的問題，國際上采用的字符系統(tǒng)是七單位的（ASCLL ）碼。 2 按IEEE754標(biāo)準(zhǔn)，一個32位浮點數(shù)由符號位S（1位）、階碼E（8位）、尾數(shù)M（23位）三個域組成。其中階碼E的值等于指數(shù)的真值（e ）加上一個固定的偏移值（127 ）。 3 雙端口存儲器和多模塊交叉存儲器屬于并行存儲器結(jié)構(gòu)，其中前者采用（空間 ）并行技術(shù)，后者采用（時間 ）并行技術(shù)。 4 虛擬存儲器分為頁式、（段 ）式、（段頁 ）式三種。 5 安騰指令格式采用5個字段：除了操作碼（OP）字段和推斷字段外，還有3個7位的（地址碼 ）字段，它們用于指定（寄存器 ）2個源操

2、作數(shù)和1個目標(biāo)操作數(shù)的地址。 6 CPU從內(nèi)存取出一條指令并執(zhí)行該指令的時間稱為（指令周期 ），它常用若干個（CPU周期 ）來表示。 7 安騰CPU中的主要寄存器除了128個通用寄存器、128個浮點寄存器、128個應(yīng)用寄存器、1個指令指針寄存器（即程序計數(shù)器）外，還有64個（推斷寄存器 ）和8個（分支寄存器 ）。 8 衡量總線性能的重要指標(biāo)是（總線帶寬 ），它定義為總線本身所能達(dá)到的最高傳輸速率，單位是（MB/s ）。 9 DMA控制器按其結(jié)構(gòu)，分為（選擇型 ）DMA控制器和（多路型 ）DMA控制器。前者適用于高速設(shè)備，后者適用于慢速設(shè)備。 10 64位處理機的兩種典型體系結(jié)構(gòu)是（英特爾64體

3、系結(jié)構(gòu) ）和（安騰體系結(jié)構(gòu) ）。前者保持了與IA-32的完全兼容，后者則是一種全新的體系結(jié)構(gòu)。1 在計算機術(shù)語中，將ALU控制器和（內(nèi) ）存儲器合在一起稱為（主機 ）。 2 數(shù)的真值變成機器碼可采用原碼表示法，反碼表示法，（補碼 ）表示法，（移碼 ）表示法。 3 廣泛使用的（SRAM ）和（DRAM ）都是半導(dǎo)體隨機讀寫存儲器。前者的速度比后者快，但集成度不如后者高。 4 反映主存速度指標(biāo)的三個術(shù)語是存取時間、（存儲器帶寬 ）和（存儲周期 ）。 5 形成指令地址的方法稱為指令尋址，通常是（順序 ）尋址，遇到轉(zhuǎn)移指令時（跳躍 ）尋址。 6 CPU從（內(nèi)存 ）取出一條指令并執(zhí)行這條指令的時間和稱為

4、（指令周期 ）。 7 RISC指令系統(tǒng)的最大特點是：只有（取數(shù) ）指令和（ 存數(shù) ）指令訪問存儲器，其余指令的操作均在寄存器之間進(jìn)行。 8 微型機的標(biāo)準(zhǔn)總線，從帶寬132MB/S的32位（字長 ）總線發(fā)展到64位的（指令 ）總線。 9 IA-32表示（Inter ）公司的（32 ）位處理機體系結(jié)構(gòu)。 10 安騰體系機構(gòu)采用顯示并行指令計算技術(shù)，在指令中設(shè)計了（屬性 ）字段，用以指明哪些指令可以（并行 ）執(zhí)行。1 定點32位字長的字，采用2的補碼形式表示時，一個字所能表示的整數(shù)范圍是（-2，2 -1 ）。 2 IEEE754標(biāo)準(zhǔn)規(guī)定的64位浮點數(shù)格式中，符號位為1位，階碼為11位，尾數(shù)為52位，

5、則它能表示的最大規(guī)格化正數(shù)為（1+（1-2）*2 ）。 3 浮點加、減法運算的步驟是（0操作數(shù)檢查 ）、（比較階碼大小并完成對階 ）、（尾數(shù)進(jìn)行加或減操作 ）、（結(jié)果規(guī)格化 ）、（舍入處理 ）。 4 某計算機字長32位，其存儲容量為64MB，若按字編址，它的存儲系統(tǒng)的地址線至少需要（14 ）條。 5 一個組相聯(lián)映射的Cache，有128塊，每組4塊，主存共有16384塊，每塊64個字，則主存地址共（20 ）位，其中主存字塊標(biāo)記應(yīng)為（14 ）位，組地址應(yīng)為（5 ）位，Cache地址共（7 ）位。 6 CPU從主存取出一條指令并執(zhí)行該指令的時間叫（指令周期 ），它通常包含若干個（CPU周期 ），而

6、后者又包含若干個（時鐘周期 ）。 7 某中斷系統(tǒng)中，每抽取一個輸入數(shù)據(jù)就要中斷CPU一次，中斷處理程序接收取樣的數(shù)據(jù)，并將其保存到主存緩沖區(qū)內(nèi)。該中斷處理需要X秒。另一方面，緩沖區(qū)內(nèi)每存儲N個數(shù)據(jù)，主程序就將其取出進(jìn)行處理，這種處理需要Y秒，因此該系統(tǒng)可以跟蹤到每秒（n（n*x+y） ）次中斷請求。 8 在計算機系統(tǒng)中，多個系統(tǒng)部件之間信息傳送的公共通路稱為（總線 ）。就其所傳送信息的性質(zhì)而言，在公共通路上傳送的信息包括（數(shù)據(jù)信息 ）、（地址信息 ）、（控制 ）。 9 在虛存系統(tǒng)中，通常采用頁表保護(hù)、段表保護(hù)和鍵保護(hù)方法實現(xiàn)（存儲區(qū)域 ）保護(hù)。 10 安騰體系結(jié)構(gòu)采用推測技術(shù)，利用（控制 ）推

7、測方法和（ 數(shù)據(jù)）推測方法提高指令執(zhí)行的并行度。1 IEEE6754標(biāo)準(zhǔn)規(guī)定的64位浮點數(shù)格式中，符號位為1位，階碼為11位，尾數(shù)為52位。則它所能表示的最大規(guī)格化正數(shù)為（2的10次方*（2-2的-52次方） ）。 2 直接使用西文鍵盤輸入漢字，進(jìn)行處理，并顯示打印漢字，要解決漢字的（輸入編碼 ）、（漢字內(nèi)碼 ）和（字模碼 ）三種不同用途的編碼。 3 數(shù)的真值變成機器碼時有四種表示方法，即（原碼 ）表示法，（反碼 ）表示法，（補碼 ）表示法，（移碼 ）表示法。 4 主存儲器的技術(shù)指標(biāo)有（存儲容量 ），（存儲時間 ），（存儲周期 ），（存儲器帶寬 ）。 5 cache和主存構(gòu)成了（地址映射 ），

8、全由（硬件 ）來實現(xiàn)。 6 根據(jù)通道的工作方式，通道分為（選擇 ）通道和（多路 ）通道兩種類型。 7 SCSI是（并行 ）I/O標(biāo)準(zhǔn)接口，IEEE1394是（串行 ）I/O標(biāo)準(zhǔn)接口。 8 某系統(tǒng)總線的一個存取周期最快為3個總線時鐘周期，總線在一個總線周期中可以存取32位數(shù)據(jù)。如總線的時鐘頻率為8.33MHz，則總線的帶寬是（ ）。 9 操作系統(tǒng)是計算機硬件資源管理器，其主要管理功能有（處理機 ）管理、（存儲 ）管理和（設(shè)備 ）管理。 10 安騰處理機采用VLIW技術(shù)，編譯器經(jīng)過優(yōu)化，將多條能并行執(zhí)行的指令合并成一個具有（多個操作碼 ）的超長指令字，控制多個獨立的（功能部件 ）同時工作。1 計算

9、機系統(tǒng)的層次結(jié)構(gòu)從下至上可分為五級，即微程序設(shè)計級（或邏輯電路級）、一般機器級、操作系統(tǒng)級、（匯編語言 ）級、（高級語言 ）級。 2 十進(jìn)制數(shù)在計算機內(nèi)有兩種表示形式：（字符串 ）形式和（壓縮的十進(jìn)制數(shù)串 ）形式。前者主要用在非數(shù)值計算的應(yīng)用領(lǐng)域，后者用于直接完成十進(jìn)制數(shù)的算術(shù)運算。 3 一個定點數(shù)由符號位和數(shù)值域兩部分組成。按小數(shù)點位置不同，定點數(shù)有（ 純小數(shù)）和（純整數(shù) ）兩種表示方法。 4 對存儲器的要求是容量大、速度快、成本低，為了解決這三方面的矛盾，計算機采用多級存儲體系結(jié)構(gòu)，即（cache ）、（內(nèi)存 ）、（外存 ）。 5 高級的DRAM芯片增強了基本DRAM的功能，存取周期縮短至

10、20ns以下。舉出三種高級DRAM芯片，它們是（FPM-DRAM ）、（CDRAM ）、（SDRAM ）。 6 一個較完善的指令系統(tǒng)，應(yīng)當(dāng)有（數(shù)據(jù)處理 ）、（數(shù)據(jù)存儲 ）、（數(shù)據(jù)傳送 ）、（程序控制 ）四大類指令。 7 機器指令對四種類型的數(shù)據(jù)進(jìn)行操作。這四種數(shù)據(jù)類型包括（地址 ）型數(shù)據(jù)、（數(shù)值 ）型數(shù)據(jù)、（字符 ）型數(shù)據(jù)、（邏輯 ）型數(shù)據(jù)。 8 CPU中保存當(dāng)前正在執(zhí)行的指令的寄存器是（指令寄存器 ），指示下一條指令地址的寄存器是（程序寄存器 ），保存算術(shù)邏輯運算結(jié)果的寄存器是（通用寄存器 ）和（狀態(tài)寄存器 ）。 9 虛存系統(tǒng)中，通常采用頁表保護(hù)、段表保護(hù)和鍵保護(hù)以實現(xiàn)（存儲區(qū)域 ）保護(hù)。1

11、0 安騰體系結(jié)構(gòu)采用分支推斷技術(shù)，將傳統(tǒng)的（if then else ）分支結(jié)構(gòu)轉(zhuǎn)變?yōu)闊o分支的（順序/并行 ）代碼，避免了錯誤預(yù)測分支而付出的代價。1 IEEE754標(biāo)準(zhǔn)，一個浮點數(shù)由（ 符號位S ）、階碼E、尾數(shù)M三個域組成。其中階碼E的值等于指數(shù)的（真值e ）加上一個固定（ 偏移值 ）。2 相聯(lián)存儲器不按地址而是按（內(nèi)容 ）訪問的存儲器，在cache中用來存放（ 行地址表 ），在虛擬存儲器中用來存放（ 分段表、頁表和快表 ）。3 雙端口存儲器和多模塊交叉存儲器屬于（ 并行 ）存儲器結(jié)構(gòu)，前者采用（空間 并行 ）技術(shù)，后者采用（時間并行 ）技術(shù)。4 根據(jù)地址格式不同，虛擬存儲器分為（ 頁式虛

12、擬存儲器 ）、（ 段式虛擬存儲器 ）、（段頁式虛擬存儲器 ）。5 CPU從主存取出一條指令并執(zhí)行該指令的時間叫做（ 指令周期 ），它通常用若干（CPU ）來表示，而后者有包含有若干個（ 時鐘周期 ）。6 內(nèi)部總線是指（ CPU ）內(nèi)部連接各邏輯部件的一組（ 互聯(lián)機構(gòu) ）。它用（ ）或（ ）來實現(xiàn)。7 存儲器的讀出時間通常稱為（ 存取時間 ），它定義為（ 從存儲接受讀出請求到所要的信息出現(xiàn)在他的輸出端的時間 ），為便于讀出寫控制，存儲器設(shè)計時寫入時間和讀出時間相等，但事實上寫入時間（ 小于 ）讀出時間。8 形成操作數(shù)地址的方式，稱為（ 尋址 ）方式，操作數(shù)可放在（ ）寄存器、（ ）寄存器、內(nèi)存和

13、指令中。9 RISC機器一定是（流水 ）CPU，奔騰CPU是（ 流水 ）CPU，但奔騰機是（ CISC ）機器10 為了解決多個（ 主設(shè)備 ）同時競爭總線（ 控制權(quán) ），必須具有（總線仲裁 ）部件。1 雙端口存儲器和多模塊交叉存儲器屬于（ 并行 ）存儲器結(jié)構(gòu)，前者采用（ 空間并行 ）技術(shù)，后者采用（時間并行 ）技術(shù)。2 移碼表示法主要用于表示（ 浮點 ）數(shù)的階碼，以便于比較兩個（機器數(shù)）的大小和（ ）操作。3 堆棧是一種特殊的數(shù)據(jù)尋址方式，它采用（先進(jìn)后出）原理。按結(jié)構(gòu)不同，分為（寄存器）堆棧和（存儲器）堆棧。4 總線仲裁部件通過采用（優(yōu)先級）策略和（公平）策略，選擇一個主設(shè)備作為總線的下一次

14、主控方，接管（總線控制）權(quán)5 并行處理技術(shù)已經(jīng)成為計算機發(fā)展的主流，它可以貫穿于信息加工的各個步驟和階段。概括起來，主要有三種形式：（時間）并行、（空間）并行、（時間和空間）并行。6 直接使用西文鍵盤輸入漢字，進(jìn)行處理，并顯示打印漢字，是一項重大成就。為此要解決漢字的（ ）編碼。7 多媒體CPU是帶（MMX）技術(shù)的處理器。它是一種（），（ ）技術(shù)，特別適用于（ ）處理。8 衡量總線性能的重要指標(biāo)是（總線帶寬），它定義為總線本身所能達(dá)到的最高（傳輸速率）速率。PCI總線的總線帶寬可達(dá)（132MB/S）。9 光盤是多媒體計算機不可缺少的外存設(shè)備。按讀寫性質(zhì)分，光盤有（CD-ROM），（CD-RW）

15、，（WORM）型三類光盤。10 DMA技術(shù)的出現(xiàn)，使得（外圍設(shè)備 ）可以通過（DMA）直接訪問（ 內(nèi)存 ），同時，CPU可以繼續(xù)執(zhí)行程序。1 運算器和控制器合在一起稱為（ 中央處理器 ），而將（中央處理器 ）和存儲器合在一起稱為（中央處理機 ）。2 數(shù)的真值變成機器碼可采用原碼、（ 反碼 ）和（ 補碼）表示法，移碼表示法便于表示浮點數(shù)的（階碼 ）。3 廣泛使用的（SRAM ）和（DRAM ）都是半導(dǎo)體隨機讀寫存儲器，而（FLASH ）存儲器同時具有RAM和ROM的特點。4 形成指令地址的方式稱為（尋址）方式，它分為（順序）尋址和（跳躍）尋址。5 微型機的標(biāo)準(zhǔn)總線從16位的ISA總線發(fā)展到32位

16、的（PCI）總線和（CPU）總線，又進(jìn)一步發(fā)展到64位的（）總線。6 安騰CPU中的主要寄存器除了128個通用寄存器、128個浮點寄存器、128個應(yīng)用寄存器和1個指令指針寄存器（即程序計數(shù)器）外、還有64個（ 推斷寄存器 ）和8個（分支寄存器 ）。7 DMA控制器按其結(jié)構(gòu)，分為（選擇型 ）DMA控制器和（ 多路型 ）DMA控制器。前者適用于高速設(shè)備，后者適用于慢速設(shè)備。8 64位處理機的兩種典型體系結(jié)構(gòu)是（ 英特爾64 ）和（ 安騰 ）。前者保持了與IA-32的完全兼容，后者則是一種全新的體系結(jié)構(gòu)。9 CPU從（存儲器）中取出一條指令并執(zhí)行這條指令的時間和稱為（指令周期）。10 RISC指令系

17、統(tǒng)的最大特點是：只有（ 取數(shù) ）指令和（存數(shù) ）指令訪問存儲器，其余指令的操作均在寄存器之間進(jìn)行。1 多路型DMA控制器不僅在（物理）上而且在（邏輯）上可以連接多個設(shè)備，適合于連接（多個慢速）設(shè)備。2 多個用戶共享主存時，系統(tǒng)應(yīng)提供（ ）。通常采用的方法是（ ）和（ ），并用硬件來實現(xiàn)。3 當(dāng)今的CPU芯片除了包括定點運算器、操作控制器外，還包括（）運算器、（ ）和（ ）管理部件4 流水CPU中的主要問題是（資源）相關(guān)、（數(shù)據(jù)）相關(guān)和（控制）相關(guān)。為此，需要采用相應(yīng)的技術(shù)對策才能保證流水暢通而不斷流。5 對存儲器的要求是容量大、速度快、成本低，為了解決這三個方面的矛盾，計算機采用了多級存儲體系

18、結(jié)構(gòu)，即（高速緩沖）、（主存）和（外存儲器）。6 一個較完善的指令系統(tǒng)，應(yīng)當(dāng)有（數(shù)據(jù)處理）、（數(shù)據(jù)存儲）、（數(shù)據(jù)傳送）、（程序控制）四大類指令。7 機器指令對四種類型的數(shù)據(jù)進(jìn)行操作，這四種數(shù)據(jù)類型包括（地址）型數(shù)據(jù)、（數(shù)值）型數(shù)據(jù)、（字符）型數(shù)據(jù)和（邏輯）型數(shù)據(jù)。8 CPU中保存當(dāng)前正在執(zhí)行的指令的寄存器是（指令寄存器），指示下一條指令地址的寄存器是（程序計數(shù)器），保存算術(shù)邏輯運算結(jié)果的寄存器是（數(shù)據(jù)地址）和（通用）寄存器。9 運算器和控制器合在一起稱為（中央處理器），而將（中央處理器）和存儲器合在一起稱為（中央處理機）。10 廣泛使用的（SRAM）和（DRAM）都是半導(dǎo)體隨機讀寫存儲器，而（

19、FLASH）存儲器同時具有RAM和ROM的特點。一、選擇題1 從器件角度看，計算機經(jīng)歷了五代變化。但從系統(tǒng)結(jié)構(gòu)看，至今絕大多數(shù)計算機仍屬于（B ）計算機。 馮諾依曼2 某機字長32位，其中1位表示符號位。若用定點整數(shù)表示，則最小負(fù)整數(shù)為（A ）。 A -(231-1)3 以下有關(guān)運算器的描述，（C ）是正確的。C 算術(shù)運算與邏輯運算4 EEPROM是指（D ）。電擦除可編程只讀存儲器5 常用的虛擬存儲系統(tǒng)由（B ）兩級存儲器組成，其中輔存是大容量的磁表面存儲器。主存-輔存6 RISC訪內(nèi)指令中，操作數(shù)的物理位置一般安排在（D ）兩個通用寄存器7 當(dāng)前的CPU由（B ）組成?？刂破鳌⑦\算器、ca

20、che8 流水CPU是由一系列叫做“段”的處理部件組成。和具備m個并行部件的CPU相比，一個m段流水CPU的吞吐能力是（A ）具備同等水平9 在集中式總線仲裁中，（A ）方式響應(yīng)時間最快。獨立請求10 CPU中跟蹤指令后繼地址的寄存器是（C ）。程序計數(shù)器11 從信息流的傳輸速度來看，（A ）系統(tǒng)工作效率最低. 單總線12 單級中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，立即關(guān)閉（C ）標(biāo)志，以防止本次中斷服務(wù)結(jié)束前同級的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾。中斷屏蔽13 安騰處理機的典型指令格式為（C ）位。41位14 下列各項中，不屬于安騰體系結(jié)構(gòu)基本特征的是（D ）。超線程15 下面操作中應(yīng)該由特權(quán)指令

21、完成的是（B ）。從用戶模式切換到管理員模式16 馮諾依曼機工作的基本方式的特點是（B ）。按地址訪問并順序執(zhí)行指令17 在機器數(shù)（B ）中，零的表示形式是唯一的。補碼18 在定點二進(jìn)制運算器中，減法運算一般通過（D ）來實現(xiàn)。補碼運算的二進(jìn)制加法器19 某計算機字長32位，其存儲容量為256MB，若按單字編址，它的尋址范圍是（D ）。06420 主存貯器和CPU之間增加cache的目的是（A ）。解決CPU和主存之間的速度匹配問題21 單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)外，另一個常需采用（C ）。隱含尋址方式22 同步控制是（C ）。由統(tǒng)一時序信號控制的方式23

22、描述PCI總線中基本概念不正確的句子是（CD ）。PCI設(shè)備一定是主設(shè)備 系統(tǒng)中只允許有一條PCI總線24 CRT的分辨率為10241024像素，像素的顏色數(shù)為256，則刷新存儲器的容量為（B ）。1MB25 為了便于實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的辦法是采用（B ）。堆棧26 特權(quán)指令是由（C ）執(zhí)行的機器指令。操作系統(tǒng)核心程序27 虛擬存儲技術(shù)主要解決存儲器的（B ）問題。擴大存儲容量28 引入多道程序的目的在于（A ）。充分利用CPU，減少等待CPU時間29 64位雙核安騰處理機采用了（B ）技術(shù)。時間并行30 在安騰處理機中，控制推測技術(shù)主要用于解決（B ）問題。與取數(shù)指令有關(guān)的控制

23、相關(guān)31 下列數(shù)中最小的數(shù)是（C ）。（101001）32 某DRAM芯片，其存儲容量為5128位，該芯片的地址線和數(shù)據(jù)線的數(shù)目是（D ）。19，833 在下面描述的匯編語言基本概念中，不正確的表述是（D ）。匯編語言編寫的程序執(zhí)行速度比高級語言慢34 交叉存儲器實質(zhì)上是一種多模塊存儲器，它用（A ）方式執(zhí)行多個獨立的讀寫操作。流水35 寄存器間接尋址方式中，操作數(shù)在（B ）。主存單元36 機器指令與微指令之間的關(guān)系是（A ）。用若干條微指令實現(xiàn)一條機器指令37 描述多媒體CPU基本概念中，不正確的是（CD ）。MMX指令集是一種多指令流多數(shù)據(jù)流的并行處理指令 多媒體CPU是以超標(biāo)量結(jié)構(gòu)為基礎(chǔ)

24、的CISC機器38 在集中式總線仲裁中，（A ）方式對電路故障最敏感。菊花鏈39 流水線中造成控制相關(guān)的原因是執(zhí)行（A ）指令而引起。條件轉(zhuǎn)移40 PCI總線是一個高帶寬且與處理器無關(guān)的標(biāo)準(zhǔn)總線。下面描述中不正確的是（B ）。采用分布式仲裁策略41 下面陳述中，不屬于外圍設(shè)備三個基本組成部分的是（D ）。計數(shù)器42 中斷處理過程中，（B ）項是由硬件完成。開中斷43 IEEE1394是一種高速串行I/O標(biāo)準(zhǔn)接口。以下選項中，（D ）項不屬于IEEE1394的協(xié)議集。串行總線管理44 下面陳述中，（c ）項屬于存儲管理部件MMU的職能。分頁技術(shù)45 64位的安騰處理機設(shè)置了四類執(zhí)行單元。下面陳述

25、中，（D ）項不屬于安騰的執(zhí)行單元。定點執(zhí)行單元46 運算器的核心功能部件是（B ）。ALU47 某單片機字長32位，其存儲容量為4MB。若按字編址，它的尋址范圍是（A ）。1M48 某SRAM芯片，其容量為1M8位，除電源和接地端外，控制端有E和R/W#，該芯片的管腳引出線數(shù)目是（D ）。3249 雙端口存儲器所以能進(jìn)行高速讀/寫操作，是因為采用（D ）。兩套相互獨立的讀寫電路50 單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)以外，另一個數(shù)常需采用（C ）。隱含尋址方式51 為確定下一條微指令的地址，通常采用斷定方式，其基本思想是（C ）。通過微指令順序控制字段由設(shè)計者指定

26、或由設(shè)計者指定的判別字段控制產(chǎn)生后繼微指令地址52 微程序控制器中，機器指令與微指令的關(guān)系是（B ）。每一條機器指令由一段用微指令編成的微程序來解釋執(zhí)行53 CPU中跟蹤指令后繼地址的寄存器是（B ）。程序計數(shù)器54 某寄存器中的數(shù)值為指令碼，只有CPU的（A ）才能識別它。指令譯碼器55 為實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的方法是采用（B ）。堆棧56 采用DMA方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)，就要占用一個（C ）的時間。存儲周期57 將IEEE1394串行標(biāo)準(zhǔn)接口與SCSI并行標(biāo)準(zhǔn)接口進(jìn)行比較，指出下面陳述中不正確的項是（D ）前者不具有熱插拔能力58 下面陳述中，不屬于虛存機制要解決的問

27、題項是（D ）。擴大物理主存的存儲容量和字長59 進(jìn)程從運行狀態(tài)轉(zhuǎn)入就緒狀態(tài)的可能原因是（D ）。時間片已用完60 安騰處理機的一組指令中，可以并行執(zhí)行的指令是（B ）。add r6=r8,r961 某機字長64位，1位符號位，63位表示尾數(shù)，若用定點整數(shù)表示，則最大正整數(shù)位（A ）。+(263-1)62 請從下面浮點運算器中的描述中選出兩個描述正確的句子（C ）。階碼部件只進(jìn)行階碼相加，相減和比較操作。63 存儲單元是指（B ）。存放1個機器字的所有存儲元集合64 某機字長32位，存儲容量1MB，若按字編址，它的尋址范圍是（D ）。025665 用于對某個寄存器中操作數(shù)的尋址方式為（C ）。

28、寄存器直接66 程序控制類的指令功能是（D ）。改變程序執(zhí)行的順序67 指令周期是指（C ）。CPU從主存取出一條指令加上執(zhí)行一條指令的時間68 描述當(dāng)代流行總線結(jié)構(gòu)中基本概念不正確的句子是（AC ）。當(dāng)代流行的總線不是標(biāo)準(zhǔn)總線 系統(tǒng)中允許有一個這樣的CPU模塊69 CRT的顏色為256色，則刷新存儲器每個單元的字長是（C ）。8位70 發(fā)生中斷請求的條件是（A ）。一條指令執(zhí)行結(jié)束71 中斷向量地址是（C ）。中斷服務(wù)程序入口地址指示器72 IEEE1394所以能實現(xiàn)數(shù)據(jù)傳送的實時性，是因為（C ）。除優(yōu)先權(quán)仲裁外，還提供均等仲裁,緊急仲裁兩種總線仲裁方式73 直接映射cache的主要優(yōu)點是

29、實現(xiàn)簡單。這種方式的主要缺點是（B ）。如果使用中的2個或多個塊映射到cache同一行，命中率則下降74 虛擬存儲器中段頁式存儲管理方案的特性為（D ）?？臻g浪費小，存儲共享容易，存儲保護(hù)容易，能動態(tài)連接75 安騰處理機的指令格式中，操作數(shù)尋址采用（C ）。R-S-S簡答題1.說明計算機系統(tǒng)的層次結(jié)構(gòu)。答：計算機系統(tǒng)可分為：微程序機器級，一般機器級（或稱機器語言級），操作系統(tǒng)級，匯編語言級，高級語言級。2.請說明SRAM的組成結(jié)構(gòu)，與SRAM相比，DRAM在電路組成上有什么不同之處？答：SRAM存儲器由存儲體、讀寫電路、地址譯碼電路、控制電路組成，DRAM還需要有動態(tài)刷新電路。3.請說明程序查

30、詢方式與中斷方式各自的特點。答：程序查詢方式，數(shù)據(jù)在CPU和外圍設(shè)備之間的傳送完全靠計算機程序控制，優(yōu)點是硬件結(jié)構(gòu)比較簡單，缺點是CPU效率低，中斷方式是外圍設(shè)備用來“主動”通知CPU，準(zhǔn)備輸入輸出的一種方法，它節(jié)省了CPU時間，但硬件結(jié)構(gòu)相對復(fù)雜一些。4.簡述CPU的主要功能。答：CPU主要有以下四方面的功能：1) 指令控制：程序的順序控制，稱為指令控制。2) 操作控制：CPU管理并產(chǎn)生由內(nèi)存取出的每條指令的操作信號，把各種操作信號送往相應(yīng)部件，從而控制這些部件按指令的要求進(jìn)行動作。3) 時間控制：對各種操作實施時間上的控制，稱為時間控制。4) 數(shù)據(jù)加工：對數(shù)據(jù)進(jìn)行算術(shù)運算和邏輯運算處理，完

31、成數(shù)據(jù)的加工處理。5集中式仲裁有幾種方式？答：三種方式：鏈?zhǔn)讲樵兎绞?，計?shù)器定時查詢方式，獨立請求方式。6中斷系統(tǒng)的功能有哪些？答：(1)實現(xiàn)主機和外設(shè)的并行工作；(2)處理故障；(3)實現(xiàn)多道程序和分時操作；(4)實時控制；(5)實現(xiàn)人機聯(lián)系；(6)實現(xiàn)多機通信。7什么是RISC？RISC指令系統(tǒng)的特點是什么？答：RISC是精簡指令系統(tǒng)計算機，它有以下特點：（1） 選取使用頻率最高的一些簡單指令，以及很有用但不復(fù)雜的指令。（2） 指令長度固定，指令格式種類少，尋址方式種類少。（3） 只有取數(shù)/存數(shù)指令訪問存儲器，其余指令的操作都在寄存器之間進(jìn)行。（4） 大部分指令在一個機器周期內(nèi)完成。（5）

32、 CPU中通用寄存器數(shù)量相當(dāng)多。（6） 以硬布線控制為主，不用或少用微指令碼控制。（7） 一般用高級語言編程，特別重視編譯優(yōu)化工作，以減少程序執(zhí)行時間。8. 舉出CPU中6個主要寄存器的名稱及功能。答：CPU有以下寄存器：1）指令寄存器（IR）：用來保存當(dāng)前正在執(zhí)行的一條指令。2）程序計數(shù)器（PC）：用來確定下一條指令的地址。3）地址寄存器（AR）：用來保存當(dāng)前CPU所訪問的內(nèi)存單元的地址。4）緩沖寄存器（DR）：作為CPU和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站。 補償CPU和內(nèi)存、外圍設(shè)備之間在操作速度上的差別。 在單累加器結(jié)構(gòu)的運算器中，緩沖寄存器還可兼作為操作數(shù)寄存器。5）通用寄存器（AC

33、）：當(dāng)運算器的算術(shù)邏輯單元（ALU）執(zhí)行全部算術(shù)和邏輯運算時，為ALU提供一個工作區(qū)。6）狀態(tài)條件寄存器：保存由算術(shù)指令和邏輯指令運行或測試的結(jié)果建立的各種條 件碼內(nèi)容。除此之外，還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使CPU和系統(tǒng)能及時了解機器運行狀態(tài)和程序運行狀態(tài)。9.何謂CRT的顯示分辨率、灰度級？答：分辨率是指顯示器所能表示的像素個數(shù)。像素越密，分辨率越高，圖像越清晰。分辨率取決于顯像管熒光粉的粒度、熒光屏的尺寸和CRT電子束的聚焦能力。同時刷新存儲器要有與顯示像素數(shù)相對應(yīng)的存儲空間，用來存儲每個像素的信息?；叶燃壥侵负诎罪@示器中所顯示的像素點的亮暗差別，在彩色顯示器中則表現(xiàn)為顏色的不同

34、?；叶燃壴蕉?，圖像層次越清楚逼真。10. CPU響應(yīng)中斷應(yīng)具備哪些條件？答：(1)在CPU內(nèi)部設(shè)置的中斷屏蔽觸發(fā)器必須是開放的。(2)外設(shè)有中斷請求時，中斷請求觸發(fā)器必須處于“1”狀態(tài)，保持中斷請求信號。(3)外設(shè)（接口）中斷允許觸發(fā)器必須為“1”，這樣才能把外設(shè)中斷請求送至CPU。(4)當(dāng)上述三個條件具備時，CPU在現(xiàn)行指令結(jié)束的最后一個狀態(tài)周期響應(yīng)中斷。11. 主存儲器的性能指標(biāo)有哪些？含義是什么？答：主存儲器的性能指標(biāo)主要是存儲容量、存取時間、存儲周期、存儲器帶寬。 存儲容量：一個存儲器中可以容納的存儲單元總數(shù)。 存取時間：又稱存儲器訪問時間，是指從啟動一次存儲器操作到完成該操作 所經(jīng)歷

35、的時間。 存儲周期：是指連續(xù)啟動兩次獨立的存儲操作（如連續(xù)兩次讀操作）所需間 隔的最小時間。 存儲器帶寬：在單位時間中主存?zhèn)鬏敂?shù)據(jù)的速率。12.指令和數(shù)據(jù)均存放在內(nèi)存中，計算機如何從時間和空間上區(qū)分它們是指令還是數(shù)據(jù)？答：時間上講，取指令事件發(fā)生在“取指周期”，取數(shù)據(jù)事件發(fā)生在“執(zhí)行周期”。從空間上講，從內(nèi)存讀出的指令流流向控制器（指令寄存器）。從內(nèi)存讀出的數(shù)據(jù)流流向運算器（通用寄存器）。13什么是指令周期？什么是機器周期？什么是時鐘周期？三者之間的關(guān)系如何？答：指令周期是完成一條指令所需的時間。包括取指令、分析指令和執(zhí)行指令所需的全部時間。機器周期也稱為CPU周期，是指被確定為指令執(zhí)行過程中

36、的歸一化基準(zhǔn)時間，通常等于取指時間（或訪存時間）。時鐘周期是時鐘頻率的倒數(shù)，也可稱為節(jié)拍脈沖或T周期，是處理操作的最基本單位。一個指令周期由若干個機器周期組成，每個機器周期又由若干個時鐘周期組成。14簡要描述外設(shè)進(jìn)行DMA操作的過程及DMA方式的主要優(yōu)點。答：(1)外設(shè)發(fā)出DMA請求； （2）CPU響應(yīng)請求，DMA控制器從CPU接管總線的控制； （3）由DMA控制器執(zhí)行數(shù)據(jù)傳送操作； （4）向CPU報告DMA操作結(jié)束。主要優(yōu)點是數(shù)據(jù)數(shù)據(jù)速度快15在寄存器寄存器型，寄存器存儲器型和存儲器存儲器型三類指令中，哪類指令的執(zhí)行時間最長？哪類指令的執(zhí)行時間最短？為什么？答：寄存器-寄存器型執(zhí)行速度最快,

37、存儲器-存儲器型執(zhí)行速度最慢。因為前者操作數(shù)在寄存器中，后者操作數(shù)在存儲器中，而訪問一次存儲器所需的時間一般比訪問一次寄存器所需時間長。16. 什么是閃速存儲器？它有哪些特點？答：閃速存儲器是高密度、 非易失性的讀/寫半導(dǎo)體存儲器。從原理上看，它屬于ROM型存儲器，但是它又可隨機改寫信息；從功能上看，它又相當(dāng)于RAM，所以傳統(tǒng)ROM與RAM的定義和劃分已失去意義。因而它是一種全新的存儲器技術(shù)。閃速存儲器的特點：（1）固有的非易失性，（2）廉價的高密度，（3）可直接執(zhí)行，（4）固態(tài)性能。17. 什么是CISC？CISC指令系統(tǒng)的特點是什么？答：CISC是復(fù)雜指令系統(tǒng)計算機的英文縮寫。其特點是：（

38、1） 指令系統(tǒng)復(fù)雜龐大，指令數(shù)目一般多達(dá)2、3百條。（2） 尋址方式多（3） 指令格式多（4） 指令字長不固定（5） 可訪存指令不加限制（6） 各種指令使用頻率相差很大（7） 各種指令執(zhí)行時間相差很大（8） 大多數(shù)采用微程序控制器18一個較完善的指令系統(tǒng)應(yīng)包括哪幾類？答：包括：數(shù)據(jù)傳送指令、算術(shù)運算指令、邏輯運算指令、程序控制指令、輸入輸出指令、堆棧指令、字符串指令、特權(quán)指令等。19比較水平微指令與垂直微指令的優(yōu)缺點。答：（1）水平型微指令并行操作能力強、效率高、靈活性強，垂直型微指令則較差。（2）水平型微指令執(zhí)行一條指令的時間短，垂直型微指令執(zhí)行時間長。（3）由水平型微指令解釋指令的微程序，

39、具有微指令字比較長，但微程序短的特點，而垂直型微指令正好相反。（4）水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對來說比較容易掌握20. 簡要說明程序中斷接口中IM、IR、EI、RD、BS五個觸發(fā)器的作用。 答：它們的作用是：中斷屏蔽觸發(fā)器（IM）：CPU是否受理中斷或批準(zhǔn)中斷的標(biāo)志。IM標(biāo)志為“0”時，CPU可受理外界中斷請求。中斷請求觸發(fā)器（IR）：暫存中斷請求線上由設(shè)備發(fā)出的中斷請求信號。IR標(biāo)志為“1”時表示設(shè)備發(fā)出了中斷請求。允許中斷觸發(fā)器（EI）：用程序指令來置位，控制是否允許某設(shè)備發(fā)出中斷請求。EI為“1”時，某設(shè)備可以向CPU發(fā)出中斷請求。準(zhǔn)備就緒的標(biāo)志（RD）：

40、一旦設(shè)備做好一次數(shù)據(jù)的接受或發(fā)送，便發(fā)出一個設(shè)備動作完畢信號，使RD標(biāo)志為“1”。工作觸發(fā)器：（BS）：設(shè)備“忙”的標(biāo)志，表示設(shè)備正在工作。21. 總線的一次信息傳送過程大致分為那幾個階段？答：分為五個階段：請求總線、總線仲裁、尋址（目的地址）、信息傳送、狀態(tài)返回（或錯誤報告）。22. 什么是刷新存儲器？其存儲容量與什么因素有關(guān)？答：為了不斷提供刷新圖像的信號，必須把一幀圖像信息存儲在刷新存儲器，也叫視頻存儲器。其存儲容量由圖像灰度級決定。分辨率越高，灰度級越多，刷新存儲器容量越大。23. 外圍設(shè)備的I/O控制方式分哪幾類？各具什么特點？答：外圍設(shè)備的I/O控制方式分類及特點：（1） 程序查詢

41、方式：CPU的操作和外圍設(shè)備的操作能夠同步，而且硬件結(jié)構(gòu)比較簡單（2） 程序中斷方式：一般適用于隨機出現(xiàn)的服務(wù)，且一旦提出要求應(yīng)立即進(jìn)行，節(jié)省了CPU的時間，但硬件結(jié)構(gòu)相對復(fù)雜一些。（3） 直接內(nèi)存訪問（DMA）方式：數(shù)據(jù)傳輸速度很高，傳輸速率僅受內(nèi)存訪問時間的限制。需更多硬件，適用于內(nèi)存和高速外設(shè)之間大批交換數(shù)據(jù)的場合。（4） 通道方式：可以實現(xiàn)對外設(shè)的統(tǒng)一管理和外設(shè)與內(nèi)存之間的數(shù)據(jù)傳送，大大提高了CPU的工作效率。（5） 外圍處理機方式：通道方式的進(jìn)一步發(fā)展，基本上獨立于主機工作，結(jié)果更接近一般處理機。24.提高存儲器速度可采用哪些措施，請說出至少五種措施。答：措施有：采用高速器件，采用c

42、ache （高速緩沖存儲器），采用多體交叉存儲器，采用雙端口存儲器，加長存儲器的字長。25.DRAM存儲器采用何種方式刷新？有哪幾種常用的刷新方式？答：DRAM采用讀出方式進(jìn)行刷新。因為讀出過程中恢復(fù)了存儲單元的MOS柵極電容電荷，并保持原單元的內(nèi)容，所以讀出過程就是再生過程。常用的刷新方式由三種：集中式、分散式、異步式。26. 比較選擇型DMA控制器與多路型DMA控制器？答：選擇型DMA控制器特別適合數(shù)據(jù)傳送率很高以至接近內(nèi)存存取速度的設(shè)備，而不適用慢速設(shè)備；而多路型DMA控制器卻適合于同時為多個慢速外設(shè)服務(wù)。 選擇型DMA控制器在物理上可以連接多個設(shè)備，而邏輯上只允許接一個設(shè)備；而多路型不

43、僅在物理上可連接多個外設(shè)，而且在邏輯上也允許這些外設(shè)同時工作。 選擇型以數(shù)據(jù)塊方式傳送，多路型中各設(shè)備以字節(jié)交叉方式通過DMA控制器進(jìn)行數(shù)據(jù)傳送。27. 什么叫指令？什么叫微指令？二者有什么關(guān)系？答：指令，即指機器指令。每一條指令可以完成一個獨立的算術(shù)運算或邏輯運算操作。控制部件通過控制線向執(zhí)行部件發(fā)出各種控制命令，通常把這種控制命令叫做微命令，而一組實現(xiàn)一定操作功能的微命令的組合，構(gòu)成一條微指令。許多條微指令組成的序列構(gòu)成了微程序，微程序則完成對指令的解釋執(zhí)行。28. 集中式總線仲裁有哪幾種方式？哪種方式速度最快？答：有三種方式：鏈?zhǔn)讲樵兎绞?、計?shù)器定時查詢方式、獨立請求方式。最后一種方式速

44、度最快。29.什么是并行處理？答：廣義地講，并行性有兩種含義：一是同時性，指兩個或多個事件在同一時刻發(fā)生；二是并發(fā)性，指兩個或多個事件在同一時間間隔內(nèi)發(fā)生。計算機的并行處理技術(shù)可貫穿于信息加工的各個步驟和階段，概括起來，主要有三種形式：（1）時間并行：指時間重疊，在并行性概念中引入時間因素，讓多個處理過程在時間上相互錯開，輪流重疊地使用同一套硬件設(shè)備的各個部分，以加快硬件周轉(zhuǎn)而贏得速度。 （2）空間并行：指資源重復(fù)，在并行性概念中引入空間因素，以“數(shù)量取勝”為原則來大幅度提高計算機的處理速度。 （3）時間并行+空間并行：指時間重疊和資源重復(fù)的綜合應(yīng)用，既采用時間并行性又采用空間并行性。30.中

45、斷處理過程包括哪些操作步驟？答：中斷處理過程如下：(1) 設(shè)備提出中斷請求(2) 當(dāng)一條指令執(zhí)行結(jié)束時CPU響應(yīng)中斷(3) CPU設(shè)置“中斷屏蔽”標(biāo)志，不再響應(yīng)其它中斷請求(4) 保存程序斷點（PC）(5) 硬件識別中斷源（轉(zhuǎn)移到中斷服務(wù)子程序入口地址）(6) 用軟件方法保存CPU現(xiàn)場(7) 為設(shè)備服務(wù)(8) 恢復(fù)CPU現(xiàn)場(9) “中斷屏蔽”標(biāo)志復(fù)位，以便接收其它設(shè)備中斷請求(10) 返回主程序應(yīng)用題1.機器數(shù)字長為8位（含1位符號位），當(dāng)X= -127 （十進(jìn)制）時，其對應(yīng)的二進(jìn)制表示，(X)原表示，(X)反表示，(X)補表示，(X)移表示分別是多少？解：二進(jìn)制表示為 -01111111

46、X原 = 11111111 X反 = 10000000 X補 = 10000001 X移 = 000000012.用16k8位的SRAM芯片構(gòu)成64K16位的存儲器，要求畫出該存儲器的組成邏輯框圖。答：存儲器容量為64K16位，其地址線為16位（A15A0），數(shù)據(jù)線也是16位（D15D0）SRAM芯片容量為16K8位，其地址線為14位，數(shù)據(jù)線為8位，因此組成存儲器時須字位同時擴展。字?jǐn)U展采用2 ：4譯碼器，以16K為一個模塊，共4個模塊。位擴展采用兩片串接。3.若機器字長36位，采用三地址格式訪存指令，共完成54種操作，操作數(shù)可在1K地址范圍內(nèi)尋找，畫出該機器的指令格式。答：操作碼需用6位，操

47、作數(shù)地址碼需用10位。格式如下 6 10 10 10OPD1 D2 D3OP:操作碼6位D1 ：第一操作數(shù)地址，10位D2 ：第二操作數(shù)地址，10位D3 ：第三操作數(shù)地址，10位4.舉例說明存儲器堆棧的原理及入棧、出棧的過程。答：所謂存儲器堆棧，是把存儲器的一部分用作堆棧區(qū)，用SP表示堆棧指示器，MSP表示堆棧指示器指定的存儲器的單元，A表示通用寄存器。入棧操作可描述為（A）MSP,(SP-1)SP出棧操作可描述為（SP+1）SP,(MSP)A5.若顯示工作方式采用分辨率為1024768，顏色深度為3B,楨頻為72Hz,計算刷新存儲器帶寬應(yīng)是多少？ 解：刷存所需帶寬=分辨率每個像素點顏色深度刷新速率，故刷存帶寬為：10247683B72/s=165888