數(shù)字電子技術(shù)—中頻自動(dòng)增益

1、國(guó)家電工電子實(shí)驗(yàn)教學(xué)中心模擬電子技術(shù)實(shí)驗(yàn)實(shí)驗(yàn)報(bào)告國(guó)家電工電子實(shí)驗(yàn)教學(xué)中心數(shù)字電子技術(shù)實(shí) 驗(yàn) 報(bào) 告學(xué) 院：電信專 業(yè)：自動(dòng)化（鐵道信號(hào)）學(xué)生姓名：*學(xué) 號(hào)：1121*任課教師：陸鵬飛 2013 年 12 月 9 日目 錄一、中頻自動(dòng)增益1二、基本要求實(shí)驗(yàn)一 用加法器實(shí)現(xiàn)2位乘法電路2實(shí)驗(yàn)二 用4位加法器實(shí)現(xiàn)可控累加電路6實(shí)驗(yàn)三 用4位移位寄存器實(shí)現(xiàn)可控乘/除法電路10三、發(fā)揮部分 實(shí)驗(yàn)一 用D/AC0832實(shí)現(xiàn)模擬信號(hào)輸出的可控乘/除法電路14中頻自動(dòng)增益數(shù)字電路研究自動(dòng)增益數(shù)字控制電路是一種在輸入信號(hào)變化很大的情況下，輸出信號(hào)保持恒定或在較小的范圍內(nèi)波動(dòng)的電路。在通信設(shè)備中，特別是在通信接收

2、設(shè)備中起著重要的作用。它能夠保證接收機(jī)在接收弱信號(hào)時(shí)增益高，在接收強(qiáng)信號(hào)時(shí)增益低，使輸出保持適當(dāng)?shù)牡碗娖?，不至于因?yàn)檩斎胄盘?hào)太小而無(wú)法正常工作，也不至于因?yàn)檩斎胄盘?hào)過(guò)大而使接收機(jī)發(fā)生堵塞或飽和。實(shí)驗(yàn)?zāi)康模?.掌握中頻自動(dòng)增益數(shù)字電路設(shè)計(jì), 提高系統(tǒng)地構(gòu)思問(wèn)題和解決問(wèn)題的能力。 2.通過(guò)自動(dòng)增益數(shù)字電路實(shí)驗(yàn), 系統(tǒng)地歸納用加法器、A/D和D/A轉(zhuǎn)換電路設(shè)計(jì)加法、減法、乘法、除法和數(shù)字控制模塊電路技術(shù) 。3.培養(yǎng)通過(guò)現(xiàn)象分析電路結(jié)構(gòu)特點(diǎn)，進(jìn)而改善電路的能力。實(shí)驗(yàn)特點(diǎn)：1. 給出不同功能數(shù)字電路，設(shè)計(jì)數(shù)字控制電路，體現(xiàn)數(shù)字系統(tǒng)數(shù)字控制性能。2. 用模擬信號(hào)的輸入和輸出波形，設(shè)計(jì)控制增益數(shù)字電路，展開(kāi)

3、思路，體現(xiàn)開(kāi)放性。加深知識(shí)點(diǎn)和技術(shù)：1. 加法，減法，乘法，除法，/轉(zhuǎn)換電路，/轉(zhuǎn)換電路，控制電路和數(shù)字信號(hào)補(bǔ)償電路。2. 克服競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象、失真現(xiàn)象，精度與速度矛盾，/轉(zhuǎn)換和/技術(shù)等。 第一部分 基礎(chǔ)要求實(shí)驗(yàn)一 用加法器實(shí)現(xiàn)2位乘法電路1 設(shè)計(jì)任務(wù)要求(1) 用加法器實(shí)現(xiàn)2位二進(jìn)制乘法電路,掌握乘法器的構(gòu)成、原理與設(shè)計(jì)方法(2) 熟悉集成電路的使用方法2 設(shè)計(jì)方案及論證 2.1 任務(wù)分析1.二進(jìn)制數(shù)乘法實(shí)現(xiàn)途徑與十進(jìn)制一樣。由乘數(shù)從最低位開(kāi)始每一位逐項(xiàng)與被乘數(shù)相乘。每一個(gè)這樣的相乘產(chǎn)生一個(gè)積。這些連續(xù)的部分積逐次左移一位，最后這些部分積的和就為該乘數(shù)與被乘數(shù)相乘所得的乘積。設(shè)兩位二進(jìn)制分別為

4、A1A0和B1B0，輸出為S4S3S2S1（其中s4為進(jìn)位輸出端），乘法原理如圖1.1所示 2.可以用與門（74LS08）如圖1.3所示， 和4位二進(jìn)制全加器(74283)如圖1.2所示，設(shè)計(jì)構(gòu)成乘法電路 。74283為一個(gè)四位超前進(jìn)位加法器，它是由超前進(jìn)位電路構(gòu)成的快速進(jìn)位的4位全加器電路，可實(shí)現(xiàn)兩個(gè)四位二進(jìn)制的全加。利用與門實(shí)現(xiàn)分項(xiàng)乘積并通過(guò)全加器輸入端對(duì)應(yīng)位置實(shí)現(xiàn)移位求和的計(jì)算過(guò)程。圖1.1 乘法原理圖 圖1.2 74283常用符號(hào)圖1.3 74LS08引腳圖2.2 方案設(shè)計(jì)2.2.1 選取的實(shí)驗(yàn)電路及輸入輸出波形圖1.4 電路原理圖 圖1.5 實(shí)驗(yàn)電路板2.2.2 實(shí)驗(yàn)討論與分析芯片7

5、4LS08實(shí)現(xiàn)與門功能Y=AB,快速進(jìn)位集成4位加法器74283的輸出邏輯表達(dá)式為：Si=AiBiCi-1 ，根據(jù)芯片的管腳圖，由電路的連接方式和芯片的邏輯功能可以得到，S1=A0B0,S2=A1B0+A0B1+C1,S3=A1B1+C2,S4=C3(其中Ci表示第i位的進(jìn)位輸出)，由此可以得到該電路圖的真值表，結(jié)果如下圖所示：表1.1 2位乘法電路真值表B1B0A1A0S4S3S2S1數(shù)碼管000000000000100000001000000001100000010000000010100011011000102011100113100000000100100102101001004101

6、1011061100000001101001131110011061111100193 仿真及調(diào)試過(guò)程 運(yùn)算仿真結(jié)果如下圖1-6圖1-6（1）任何數(shù)和“0”想乘都得0，這里不在贅述。圖1-6（2）任何數(shù)和“1”相乘都得任何數(shù)，這里不再贅述。圖1-6（3）圖1-6（4）圖1-6（5）4 總結(jié)與體會(huì)本次試驗(yàn)的基本原理是比較簡(jiǎn)單的，芯片74LS08將輸入端的兩位二進(jìn)制相乘，通過(guò)74283的邏輯功能又可以進(jìn)行四位二進(jìn)制的全加，從而達(dá)到用加法器實(shí)現(xiàn)2位二進(jìn)制相乘的作用。實(shí)驗(yàn)過(guò)程中，所使用的芯片較少，電路連接相對(duì)容易，需要注意的是芯片不能插反，另外四個(gè)控制開(kāi)關(guān)的連接也要注意不要連錯(cuò)。剛開(kāi)始做實(shí)驗(yàn)的時(shí)候，數(shù)

7、碼管無(wú)法正常顯示結(jié)果，我又重新檢查了一遍電路，發(fā)現(xiàn)原來(lái)是芯片74283忘記接5V電源了，連好后重新打開(kāi)電源，觀測(cè)到預(yù)期的輸出結(jié)果。在焊電路板的過(guò)程中，因?yàn)橐蟀遄幼詭э@示數(shù)碼管，所以我在焊板子的過(guò)程中加入芯片7447，并連接共陽(yáng)數(shù)碼管，由于數(shù)碼管為共陽(yáng)極，所以在連接電路時(shí)需要在數(shù)碼管的每個(gè)引腳接入限流電阻，以防止數(shù)碼管燒壞，注意到這些問(wèn)題后，我成功地焊出了第一塊板子，這也讓我對(duì)接下來(lái)的電路板的成功焊制有了信心，同時(shí)也熟練的掌握了焊板子的技能，比如拖焊技巧，學(xué)會(huì)如何使用萬(wàn)用表檢測(cè)電路的連接狀況等等。實(shí)驗(yàn)二 用4位加法器實(shí)現(xiàn)可控累加電路1 設(shè)計(jì)任務(wù)要求（1）用4位加法器實(shí)現(xiàn)可控累加（加/減，0到9

8、9，步長(zhǎng)為3、6、9）電路（2）利用兩片4位二進(jìn)制全加器74283的連接來(lái)設(shè)計(jì)相關(guān)電路2 設(shè)計(jì)方案及論證2.1 任務(wù)分析（1） 步長(zhǎng)顯示控制利用74LS195組成一個(gè)環(huán)形計(jì)數(shù)器，其態(tài)序表和環(huán)形計(jì)數(shù)器原理圖如圖所示：Q3Q2Q1Q01001001101101100 圖2.1 74LS195計(jì)數(shù)原理圖 圖2.2 74LS195邏輯符號(hào)由態(tài)序表可知每當(dāng)有一個(gè)時(shí)鐘上升沿，就會(huì)輸出一個(gè)不同數(shù)據(jù)，從而實(shí)現(xiàn)步長(zhǎng)3 / 6 /9的變化。（2）輸出顯示原理加法：利用74LS283可實(shí)現(xiàn)四位4位二進(jìn)制加法運(yùn)算減法：A-B=A+(-B) = (A+(-B)補(bǔ)=A補(bǔ)+（-B）反+1（其中1為CI進(jìn)位輸出）實(shí)驗(yàn)原理電路

9、圖如下圖所示：圖2.3 實(shí)驗(yàn)基本原理圖2.2 方案設(shè)計(jì)2.2.1 選取的實(shí)驗(yàn)電路及輸入輸出波形圖2.4 實(shí)驗(yàn)原理圖 圖2.5 實(shí)物圖2.2.2 實(shí)驗(yàn)討論與分析本次試驗(yàn)實(shí)現(xiàn)的是4位二進(jìn)制的可控累加加/減法器，顯示范圍為099，所以需要兩片74283的并聯(lián)來(lái)分別控制輸出結(jié)果的個(gè)位和十位。如圖2.4所示，4位單向移位寄存器74195通過(guò)時(shí)鐘脈沖控制控制實(shí)驗(yàn)的步長(zhǎng)分別為3、6、9，并將步長(zhǎng)輸出至異或門74136N，開(kāi)關(guān)S3控制加法或減法，當(dāng)S3接地時(shí)，執(zhí)行加法運(yùn)算；當(dāng)S3接5V電源時(shí)，執(zhí)行減法運(yùn)算。經(jīng)過(guò)異或門后輸出的結(jié)果作為減數(shù)B，和被減數(shù)A進(jìn)行相應(yīng)的加/減法運(yùn)算。其中U1控制個(gè)位的輸出結(jié)果，U2控制

10、十位的輸出結(jié)果，U1的進(jìn)位輸出端作為U2的進(jìn)位輸入端，分別由數(shù)碼管顯示出來(lái)，輸出的結(jié)果寄存在鎖存器74273中。在利用數(shù)碼管顯示結(jié)果的過(guò)程中，必須分別連接一個(gè)芯片74185，這樣做的原因就是將二進(jìn)制轉(zhuǎn)換成十進(jìn)制輸出。3 仿真及調(diào)試過(guò)程(1) 步長(zhǎng)控制 圖3.1 步長(zhǎng)控制(2) 顯示控制 圖3.2 加減法控制4 總結(jié)與體會(huì) 在電路箱上連接第二個(gè)實(shí)驗(yàn)時(shí)，因?yàn)闆](méi)有正確連接74185，故導(dǎo)致顯示的輸出結(jié)果不滿足設(shè)計(jì)要求，于是第二個(gè)實(shí)驗(yàn)沒(méi)能在電路箱上試驗(yàn)出來(lái)，所以我們每人焊了一塊板子。由于第二個(gè)實(shí)驗(yàn)較第一個(gè)實(shí)驗(yàn)電路設(shè)計(jì)復(fù)雜的多，所需要的芯片也非常多，所以焊接過(guò)程相對(duì)就比較麻煩和復(fù)雜，我大概花了三天才焊完

11、這塊板子。初次焊出來(lái)的結(jié)果不是很成功，步長(zhǎng)顯示是對(duì)的，但是就是出不來(lái)結(jié)果，檢查過(guò)程中發(fā)現(xiàn)原來(lái)某處虛焊了，重新檢查了一遍電路以后，基本沒(méi)有什么問(wèn)題，我就又在電路箱上檢測(cè)了一遍，測(cè)出的結(jié)果完全符合實(shí)驗(yàn)設(shè)計(jì)的要求，心里感到非常的開(kāi)心。在這次實(shí)驗(yàn)的過(guò)程中，由于各種芯片的使用，我明白了各個(gè)芯片的工作原理，以及它們所能實(shí)現(xiàn)的邏輯功能，不僅將書上所學(xué)的內(nèi)容學(xué)以致用，而且加深了我對(duì)芯片使用的理解，能將所學(xué)的知識(shí)融會(huì)貫通并且應(yīng)用到實(shí)際應(yīng)用中才是真正的學(xué)以致用。實(shí)驗(yàn)三 用4位移位寄存器實(shí)現(xiàn)可控乘/除法電路1 設(shè)計(jì)任務(wù)要求（1） 用4位移位寄存器實(shí)現(xiàn)可控乘/除法（2到8，步長(zhǎng)為2n）電路（2） 掌握雙向移位寄存器7

12、4194的工作原理2 設(shè)計(jì)方案及論證 2.1 任務(wù)分析利用雙向移位寄存器74LS194,左移為乘右移為除，74LS194的邏輯符號(hào)如圖3.1所示。S1S0功能00保持01右移10左移11并行置數(shù)表3.1 工作方式控制端的四種功能 圖3.1 74LS194邏輯符號(hào)4位雙向移位寄存器74194是一種功能比較齊全的移位寄存器，它具有左移、右移、并行輸入數(shù)據(jù)、保持以及清除等五種功能。我們知道移位寄存器的功能是將預(yù)存在寄存器中的數(shù)據(jù)進(jìn)行左移或者右移。移動(dòng)的位數(shù)n就是擴(kuò)大或縮小的2的n倍。這里寄存器中顯示的是取整，沒(méi)有余數(shù)。例如：9/2=4設(shè)計(jì)的關(guān)鍵是要通過(guò)確定的步長(zhǎng)控制移位寄存器移動(dòng)的位數(shù)n，通過(guò)乘除控

13、件控制移位寄存器左移或者右移。（1）步長(zhǎng)控制步長(zhǎng)控制可以通過(guò)D觸發(fā)器和邏輯門進(jìn)行1/2/4/8循環(huán)輸出。實(shí)現(xiàn)步長(zhǎng)控制單元。（2）乘除控制可以通過(guò)移位寄存器的S0S1端手動(dòng)控制乘法或者除法運(yùn)算。雙向移位寄存器左移為乘，右移為除，乘除補(bǔ)齊的空位均為0通過(guò)邏輯門可以實(shí)現(xiàn)步長(zhǎng)控制移位寄存器移動(dòng)相應(yīng)位數(shù)n的功能。（3）脈沖個(gè)數(shù)n的控制脈沖n的控制其實(shí)就是移位寄存器的移動(dòng)位數(shù)控制。當(dāng)S1S2=10時(shí)，執(zhí)行左移功能，左移一位即乘以2，每一個(gè)脈沖狀態(tài)，輸出移位一次的結(jié)果；左移兩位即乘以4，每?jī)蓚€(gè)脈沖狀態(tài)，輸出移位兩次的結(jié)果；左移三位即乘以8，每三個(gè)脈沖狀態(tài)，輸出移位三次的結(jié)果。2.2 方案設(shè)計(jì)2.2.1 選取

14、的實(shí)驗(yàn)電路及輸入輸出波形圖3.2 實(shí)驗(yàn)原理圖圖3.3 實(shí)物圖2.2.2 實(shí)驗(yàn)分析中規(guī)模寄存器74175由四個(gè)D觸發(fā)器構(gòu)成，配合兩個(gè)與門即可實(shí)現(xiàn)1/2/4/8循環(huán)顯示。通過(guò)右下側(cè)兩個(gè)控制開(kāi)關(guān)A和B可以實(shí)現(xiàn)乘除計(jì)數(shù)控制，高電平有效。當(dāng)兩個(gè)開(kāi)關(guān)同時(shí)置高電平時(shí)，雙向移位寄存器并行輸入端數(shù)據(jù)置數(shù)成功（其中將SL、SR串行輸入端置位無(wú)效）。圖中的74283和存儲(chǔ)器1構(gòu)成的是累加器。右側(cè)中間的74LS08（與2）和74LS32是控制累加器輸出脈沖的個(gè)數(shù)，并在不需要時(shí)進(jìn)行屏蔽。例如：步長(zhǎng)為4時(shí)，累加步長(zhǎng)為1，存儲(chǔ)器1輸出0（0000）-5（0101）-2（0010）-15（1111）；其對(duì)應(yīng)的低位變化為0-1

15、-0-1，即低位產(chǎn)生了2個(gè)脈沖，而此時(shí)讓15（1111）通過(guò)邏輯轉(zhuǎn)化產(chǎn)生1，和激發(fā)累加器的脈沖相或，就可屏蔽脈沖；同理當(dāng)步長(zhǎng)為8時(shí)，可通過(guò)存儲(chǔ)器產(chǎn)生3個(gè)脈沖，使存儲(chǔ)器輸出為15（1111），然后激發(fā)累加器的脈沖相或，就可屏蔽脈沖，從而使移位寄存器向左移三位，從而實(shí)現(xiàn)乘8的功能。同理，除的時(shí)候，只需要將移位寄存器右移即可，原理與乘一致。 計(jì)數(shù)控件Key=Space則是用于取消屏蔽，進(jìn)行下一次乘除運(yùn)算的開(kāi)關(guān)。3 仿真與調(diào)試（1）步長(zhǎng)控制單元步長(zhǎng)控制可以通過(guò)D觸發(fā)器和邏輯門進(jìn)行1/2/4/8循環(huán)輸出。實(shí)現(xiàn)步長(zhǎng)顯示單元。如圖3-1-3所示。 圖3-1-3（a）步長(zhǎng)=1 圖3-1-3（b）步長(zhǎng)=2 圖3

16、-1-3（c）步長(zhǎng)=4 圖3-1-3（d）步長(zhǎng)=8（2）通過(guò)邏輯控制后連接各部分整體結(jié)構(gòu)圖如圖3-2-2圖3-2-2 整體連接圖4 總結(jié)與體會(huì)這次的實(shí)驗(yàn)讓我充分發(fā)現(xiàn)了實(shí)驗(yàn)的樂(lè)趣，并且十分享受做實(shí)驗(yàn)的過(guò)程。用各種不同功能的芯片來(lái)實(shí)現(xiàn)各種各樣的電路，從簡(jiǎn)單的與非門做起，到或門、觸發(fā)器、計(jì)數(shù)器等集成電路芯片，組合連接，自己設(shè)計(jì)電路構(gòu)成，來(lái)實(shí)現(xiàn)最終的電路要達(dá)到的目的。實(shí)驗(yàn)中，我們不僅學(xué)習(xí)了軟件的仿真應(yīng)用，也學(xué)習(xí)了怎樣用手里的芯片從頭開(kāi)始設(shè)計(jì)電路。首先分析電路要實(shí)現(xiàn)的功能，利用真值表與卡諾圖寫出輸入輸出的邏輯函數(shù)，再配合芯片改寫成合適的邏輯函數(shù)，最后連接成一個(gè)完整的電路。之所以說(shuō)這次的實(shí)驗(yàn)中獲得非常大的

17、樂(lè)趣，主要是因?yàn)檫@次的實(shí)驗(yàn)充分的鍛煉了我實(shí)驗(yàn)設(shè)計(jì)和動(dòng)手動(dòng)腦的能力，經(jīng)過(guò)仿真，我的設(shè)計(jì)方案獲得了很大的成功。 在整個(gè)實(shí)驗(yàn)的過(guò)程中，我也遇到了各種各樣的問(wèn)題，針對(duì)出現(xiàn)的問(wèn)題我采取相應(yīng)的措施去解決，比如：1、線路不通運(yùn)用邏輯筆去檢查導(dǎo)線是否可用；2、芯片損壞運(yùn)用芯片檢測(cè)儀器檢測(cè)芯片是否正?？捎靡约八念愋汀＿@些都有利于系統(tǒng)的掌握知識(shí)體系與學(xué)習(xí)方法，激發(fā)學(xué)習(xí)的主動(dòng)性，增強(qiáng)自信心，有利于培養(yǎng)創(chuàng)新鉆研的能力以及書本知識(shí)技能的鞏固和遷移。第二部分 發(fā)揮部分實(shí)驗(yàn)一 用D/AC0832實(shí)現(xiàn)模擬信號(hào)輸出的可控乘/除法電路1 設(shè)計(jì)任務(wù)要求用D/AC0832實(shí)現(xiàn)8k10k模擬信號(hào)和8位數(shù)字信號(hào)輸入，模擬信號(hào)輸出的可控

18、乘/除法電路。2 設(shè)計(jì)方案及論證2.1 任務(wù)分析D/A轉(zhuǎn)換器DAC0832是采用CMOS工藝制成的單片直流輸出型8位數(shù)/模轉(zhuǎn)換器，能夠?qū)崿F(xiàn)從數(shù)字量到模擬量的轉(zhuǎn)換。圖4.1 DAC0832原理圖如圖4.1所示電路中的ILE接高電平、其余控制端、均接低電平，是兩個(gè)鎖存器處于開(kāi)通狀態(tài)，輸入的數(shù)據(jù)直接經(jīng)過(guò)鎖存器、D/A轉(zhuǎn)換器進(jìn)行數(shù)/模轉(zhuǎn)換，輸出跟隨數(shù)字輸入變化而變化，所以電路處于直通工作方式。1. 當(dāng)參考電壓UREF接交流輸入信號(hào)時(shí)，如圖4.1左圖所示，若輸入信號(hào)為正，電流由UREF經(jīng)支路電阻流入IOUT1或IOUT2；若輸入信號(hào)為負(fù)，則電流由IOUT1或IOUT2經(jīng)支路電阻流入U(xiǎn)REF，從而在IOU

19、T2接地情況下，輸出電壓uo =KuiD ，實(shí)現(xiàn)可控乘法功能。2. 當(dāng)反饋電阻輸出端加上交流輸入信號(hào)時(shí)，如圖4.1右圖所示，IOUT2接地并接到運(yùn)算放大器的同相輸入端，IOUT1接到運(yùn)算放大器的反相輸入端，參考電壓UREF同時(shí)接到運(yùn)算放大器的輸出端，則用R-2R型電阻網(wǎng)絡(luò)和運(yùn)算放大器實(shí)現(xiàn)了模擬信號(hào)被數(shù)字D相除的除法器，輸出電壓uo =KuiD ，實(shí)現(xiàn)可控除法功能。2.2 方案設(shè)計(jì)2.2.1 選取的實(shí)驗(yàn)電路及輸入輸出波形圖4.1 實(shí)驗(yàn)原理圖2.2.2 實(shí)驗(yàn)討論與分析實(shí)驗(yàn)原理如前所述，由四個(gè)開(kāi)關(guān)分別控制四位模擬量的輸入，、均接低電平,使DAC0832直接工作在直通方式下，即輸入寄存器和DAC寄存器處于不鎖存狀態(tài)。數(shù)據(jù)一旦送到輸入端DI7DI0,就直接送入D/A轉(zhuǎn)換器，被轉(zhuǎn)換成模擬量。R2、R3用于滿足增益精度要求，保證輸出波形不會(huì)產(chǎn)生失真。DAC0832為電流輸出型DAC，IOUT1為