數(shù)字電子線路基礎(chǔ)：3-1Quartus II軟件使用及門電路實(shí)驗(yàn)

1、3.1 Quartus II軟件使用及門電路實(shí)驗(yàn)實(shí)驗(yàn)?zāi)康?1)通過實(shí)驗(yàn)學(xué)習(xí)Quartus II軟件的使用方法。(2)通過實(shí)驗(yàn)學(xué)習(xí)FPGA工程的實(shí)驗(yàn)方法。(3)學(xué)習(xí)第一個(gè)FPGA工程。實(shí)驗(yàn)儀器設(shè)備(1)FPGA開發(fā)實(shí)驗(yàn)箱。(2)數(shù)字萬用表。(3)電腦。預(yù)習(xí)(1)復(fù)習(xí)FPGA開發(fā)有關(guān)的流程。(2)復(fù)習(xí)Verilog HDL語言語法。(3)復(fù)習(xí)實(shí)驗(yàn)所用的相關(guān)原理。(4)按要求編寫實(shí)驗(yàn)中要求的硬件描述語言程序。實(shí)驗(yàn)內(nèi)容（1）Quartus II軟件的使用與點(diǎn)亮LED燈。 = 1 * GB3 雙擊桌面的，打開Quartus II 軟件。 = 2 * GB3 打開后會(huì)出現(xiàn)下圖提示，由于是第一次創(chuàng)建工程，所

2、以直接關(guān)閉（也可以點(diǎn)擊，直接跳到第4步。首次使用軟件建議直接關(guān)閉）關(guān)閉后出現(xiàn)Quartus II 主窗口如下圖所示。 新建一個(gè)工程，點(diǎn)擊FileNew Project Wizard。彈出如下窗口。1是工程存放的文件夾路徑，注意不能有中文。2是自定義的工程名，輸入的時(shí)候3也會(huì)同時(shí)被輸入。輸入完畢后，點(diǎn)擊“Next”。彈出如下窗口，什么都不用填，直接點(diǎn)擊“Next”。彈出如下器件選擇窗口。根據(jù)我們?cè)囼?yàn)箱的器件型號(hào)，我們?cè)冢?）處選擇 Cyclone = 4 * ROMAN * MERGEFORMAT IV E，在（2）處選擇EP4CE6E22C8。選擇完畢后點(diǎn)擊“Next”。彈出如下窗口,直接點(diǎn)擊

3、“Next”。彈出如下窗口，可檢查剛才的輸入是否有錯(cuò)誤，沒有的話直接點(diǎn)擊“Finish”。這樣，我們就新建完成了一個(gè)工程，相比于初始界面，有工程的界面會(huì)有一些變化，如方框所示。接下來可以進(jìn)行編程。點(diǎn)擊FileNew，或者直接點(diǎn)擊，彈出如下窗口。我們使用的是Verilog語言，所以點(diǎn)選“Verilog HDL File”，然后點(diǎn)擊“OK”。11.當(dāng)原本灰色的區(qū)域變成了白色的文本框時(shí)，就可以在這里編寫程序了。12我們?cè)谖谋究蛑休斎胍粋€(gè)簡(jiǎn)單的程序，該程序?qū)崿F(xiàn)當(dāng)按鍵S1按下時(shí)，led1亮。13程序輸入完畢后，點(diǎn)擊“Processing”“Start Compilation”, 或者直接點(diǎn)擊，運(yùn)行程序。

4、等待一段時(shí)間，如果程序沒有出錯(cuò)，會(huì)彈出成功提示對(duì)話框，點(diǎn)擊“OK”。14查看引腳分配，點(diǎn)擊“Assignment”“Pin planner”。15彈出窗口如下圖所示，可以看到key鏈接在芯片的1腳，led1鏈接在芯片的3腳（此時(shí)也可以根據(jù)需要點(diǎn)擊location自行分配引腳）。16下載程序到芯片。點(diǎn)擊“Tools”“Programmer”，彈出如下窗口。17如果（1）處沒有出現(xiàn)“USB-Blaster USB-0”，則按如下順序操作，有則忽略這步。18點(diǎn)擊“Add File”, 按如下步驟選擇文件。19選擇完畢后，點(diǎn)擊Start，等待程序下載完畢。20參考實(shí)驗(yàn)箱器件引腳圖，我們把需要連接的引腳

5、接上。需要連接的引腳是第15步所分配的IC引腳，將按鍵變量對(duì)應(yīng)的IC端口和實(shí)驗(yàn)箱提供的按鍵連接起來（任選一個(gè)按鍵），將LED變量對(duì)應(yīng)的IC端口和實(shí)驗(yàn)箱提供的LED連接起來（任選一個(gè)）。對(duì)應(yīng)的連接端口參考以下幾個(gè)電路圖。(注意：JTAG接口不支持熱拔插，請(qǐng)避免在芯片通電的情況下插拔接口，以免燒壞芯片。引腳接口可以直接插拔。)時(shí)鐘信號(hào)區(qū)：CLK0為90腳，CLK1為23腳。實(shí)驗(yàn)開發(fā)平臺(tái)模塊電路引出接口定義LED數(shù)碼管顯示開關(guān)量輸入模塊二電路（C2區(qū)）21連線完畢后觀察按鍵控制的LED燈點(diǎn)亮和熄滅的情況，理解程序的含義，修改程序，看看是否有不需要的部分，將其簡(jiǎn)化，或者是換一種描述方式，采用組合電路的描述方法。編寫對(duì)應(yīng)程序并上交。(注意：JTAG接口不支持熱插拔，請(qǐng)避免在芯片通電的情況下插拔接口，以免燒壞芯片。引腳接口可以直接插拔。)思考題(1)一個(gè)基本的Verilog HDL語言描述的硬件電路的模塊包括哪些必要因素？(2)描述建立一個(gè)大規(guī)模邏輯設(shè)計(jì)FPGA工程的要點(diǎn)。(3)總結(jié)本次實(shí)驗(yàn)的心得。附錄1：點(diǎn)亮LED燈參考程序module led1(clk,rst_n,led1,key);input key;input clk;input rst_n;outpu