西南民族大學(xué)計算機(jī)組成原理復(fù)習(xí)資料

1、-. z.計算機(jī)組成原理復(fù)習(xí)資料題型及分值分配：單項選擇題：40分；填空題：10分；計算題：6分；簡答題：24分；設(shè)計題：20分應(yīng)答方式分為不互鎖、半互鎖、全互鎖三種方式第三章：系統(tǒng)總線1、總線通信控制方式分類及各自特點1同步通信：由統(tǒng)一時標(biāo)控制數(shù)據(jù)傳送2異步通信：采用應(yīng)答方式，沒有公共時鐘標(biāo)準(zhǔn)3半同步通信：同步、異步結(jié)合由統(tǒng)一時鐘控制，允許傳輸時間不一致4別離式通信：充分挖掘系統(tǒng)總線每個瞬間的潛力2、系統(tǒng)總線帶寬的計算1定義：總線的數(shù)據(jù)傳輸速率，即單位時間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)，單位用MBps2計算公式：總線帶寬 = 總線時鐘頻率/時鐘周期數(shù)總線寬度轉(zhuǎn)換為B3例題：總線的時鐘頻率為8MHz，

2、一個總線周期等于一個時鐘周期，一個總線周期中并行傳送16位數(shù)據(jù)，求總線帶寬。解答：總線帶寬 = 8MHz/1168B = 16MBps3、總線傳輸周期的構(gòu)成階段1申請分配階段：主模塊申請，總線仲裁決定2尋址階段：主模塊向從模塊給出地址和命令3傳輸階段：主模塊和從模塊交換數(shù)據(jù)4完畢階段：主模塊撤銷有關(guān)信息4、三總線的概念系統(tǒng)總線1數(shù)據(jù)總線DB：雙向傳輸，位數(shù)與機(jī)器字長、存儲字長有關(guān)2地址總線AB：單向傳輸由CPU輸出，位數(shù)與存儲地址、I/O地址有關(guān)BS總線忙BR總線請求BG總線同意3控制總線CB：有出中斷請求、總線請求有入存儲器讀/寫、總線允許、中斷確認(rèn)5、集中式總線判優(yōu)控制方式及各自特點1鏈?zhǔn)?/p>

3、查詢：連線簡單，易于擴(kuò)大，對電路故障最敏感2計數(shù)器定時查詢：優(yōu)先級設(shè)置較靈活，對故障不敏感，連線及控制過程較復(fù)雜3獨立請求方式：判優(yōu)速度最快，硬件器件用量大，連線多，本錢較高第四章：存儲器1、多級存儲系統(tǒng)的概念2、存儲器芯片地址線和數(shù)據(jù)線的計算1地址線位數(shù)為n；數(shù)據(jù)線位數(shù)為m，則芯片容量為 QUOTE m位1K = QUOTE 2例題：存儲器容量為16K32位，求地址線、數(shù)據(jù)線的數(shù)量；中選用以下不同規(guī)格的存儲芯片時，各需幾片？1K4位，2K8位，4K4位，16K1位，4K8位，8K8位解答：地址線14根；數(shù)據(jù)線32根；各規(guī)格芯片片數(shù)分別為128，32，32，32，16，83、給定存儲器容量，確

4、定其地址*圍P94 例4.1；P95 例4.2；P97 例4.3；P151 T4.15；P151 T4.164、字、字長、存儲容量及編址的關(guān)系1存儲字長取8的倍數(shù)；字地址用該字高位字節(jié)的地址表示，是4的整數(shù)倍2存儲容量 =存儲單元個數(shù)存儲字長位 =存儲單元個數(shù)存儲字長/8B5、CPU與存儲器的連接P93-. z.1地址線的連接2數(shù)據(jù)線的連接3讀/寫命令線的連接4片選線的連接5合理選擇存儲芯片6其他時序、負(fù)載6、Cache主存地址映射的概念及實現(xiàn)P117-119-. z.1由主存地址映射到Cache地址稱為地址映射。地址映射方式很多，有直接映射固定的映射關(guān)系、全相聯(lián)映射靈活性大的映射關(guān)系、組相聯(lián)

5、映射上兩種的折中。2組相聯(lián)方式下，主存塊號與Cache塊號的對應(yīng)關(guān)系：組相聯(lián)映射把Cache分為Q組，每組有R塊，并有以下關(guān)系：i = jmod Q。其中，i為緩存的組號，j為主存的塊號。*一主存按模Q將其映射到緩存的第i組內(nèi)，如以下圖所示。第五章：I/O系統(tǒng)1、I/O編址方式及各自的特點P1601統(tǒng)一編址： I/O編址方式與主存一樣，占用統(tǒng)一地址空間，所用指令與訪存指令相似2不統(tǒng)一編址：I/O地址與主存地址分開，有專門的I/O指令。2、I/O設(shè)備與主機(jī)信息傳送的控制方式P162-1651程序查詢方式：CPU和I/O串行工作，踏步等待2程序中斷方式：CPU和I/O并行工作，沒有踏步等待現(xiàn)象，中

6、斷現(xiàn)行程序3DMA直接存儲器存取方式：CPU 和 I/O 并行工作，主存和 I/O 之間有一條直接數(shù)據(jù)通道，不中斷現(xiàn)行程序，周期挪用周期竊取4不同控制方式下，主機(jī)與設(shè)備的工作情況：3、顯示器的兩個重要指標(biāo)P172分辨率和灰度等級是CRT的兩個重要技術(shù)指標(biāo)4、中斷方式的特點CPU不查詢設(shè)備的準(zhǔn)備情況，當(dāng)I/O向CPU發(fā)出中斷請求后才予以響應(yīng)，并中斷現(xiàn)行程序，轉(zhuǎn)向中斷效勞程序，處理完后返回原程序斷點處。5、硬件向量法形成中斷效勞程序的入口地址P196所謂硬件向量法，就是通過向量地址來尋找設(shè)備的中斷效勞程序入口地址，而且向量地址由硬件電路產(chǎn)生。中斷向量地址形成部件的輸入是來自排隊器的輸出，它的輸出是

7、中斷向量，其位數(shù)與計算機(jī)可以處理中斷源的個數(shù)有關(guān)，即一個中斷源對應(yīng)一個向量地址。中斷向量地址形成部件是一個編碼器，在I/O接口中的編碼器又稱為設(shè)備編碼器。6、中斷向量、中斷向量地址的概念1中斷向量：中斷效勞程序的入口地址2中斷向量地址：內(nèi)存中存放中斷效勞程序入口地址的地址7、DMA與主存交換數(shù)據(jù)采用的三種方法P202-2031停頓CPU訪問主存：控制簡單，CPU處于不工作狀態(tài)或保持狀態(tài)，未充分發(fā)揮 CPU 對主存的利用率2周期挪用周期竊?。寒?dāng)I/O設(shè)備與CPU同時訪存時，I/O訪存優(yōu)先于CPU訪存，使CPU延緩了一、二個存取周期再訪存3DMA與CPU交替訪問：適合于CPU工作周期比主存存取周期

8、長的情況，將一個CPU周期分為 QUOTE 和 QUOTE 兩個分周期，其中 QUOTE 專供DMA訪存， QUOTE 專供CPU訪存8、DMA方式、中斷方式傳送數(shù)據(jù)需占用處理器時間的計算P208 例5.3一個DMA接口可采用周期竊取方式把字符傳送到存儲器，它支持的最大批量為400個字節(jié)。假設(shè)存取周期為100 ns，每處理一次中斷需5 s，現(xiàn)有的字符設(shè)備的傳輸率為9600 bps。假設(shè)字符之間的傳輸是無間隙的，假設(shè)忽略預(yù)處理所需的時間，試問采用DMA方式每秒因數(shù)據(jù)傳輸占用處理器多少時間？假設(shè)完全采用中斷方式，又需占用處理器多少時間？解答：每秒傳輸9600/8 = 1200B1200個字符1采用

9、DMA方式： 0.1s 1200 + 5s 1200/400= 135s2采用中斷方式：5s 1200 = 6000s第六章：計算機(jī)的運算方法1、定點數(shù)、浮點數(shù)的補(bǔ)碼表示*圍確實定P228-2301定點數(shù)：采用定點數(shù)的機(jī)器稱為定點機(jī)，數(shù)值局部的位數(shù)n決定了定點中數(shù)的表示*圍。定點數(shù)格式如下：定點數(shù)的補(bǔ)碼表示*圍小數(shù)定點機(jī) 1 +1 QUOTE 整數(shù)定點機(jī) QUOTE +( QUOTE 1)2浮點數(shù)：浮點數(shù)由階碼j和尾數(shù)S兩局部組成。階碼是整數(shù), 其數(shù)值位數(shù)m反映浮點數(shù)的表示*圍，階符 QUOTE 和階碼的位數(shù)m合起來表示小數(shù)點的實際位置；尾數(shù)是小數(shù)，其數(shù)值位數(shù)n反映了浮點數(shù)的精度；尾數(shù)的符號

10、QUOTE 代表浮點數(shù)的符號。浮點數(shù)在機(jī)器中的形式如下：以通式N = QUOTE QUOTE 為例，當(dāng)浮點數(shù)為非規(guī)格化數(shù)時，其表示*圍如下：2、浮點數(shù)的規(guī)格化P2301浮點數(shù)的規(guī)格化形式：2浮點數(shù)的規(guī)格化：3、補(bǔ)碼計算* + y定點計算P237 P237-241 例6.8 - 例6.16；P291 T6.19T6.19答案：1A + B = -0.010 0010 = -17/64；2A B = 0.101 1101 = 93/128；3A + B = 0.000 1100 = 3/32；4A B = -1000 1100 = -140溢出；5A + B = 101 1011 = 91實際參加

11、操作的兩個數(shù)符號一樣，結(jié)果與原操作數(shù)的符號不同，即為溢出4、原碼一位乘的加法和移位次數(shù)掌握概念即可IR：指令存放器第七章：指令系統(tǒng)1、指令的構(gòu)成，IR位數(shù)確實定1指令由操作碼和地址碼兩局部組成，指令的一般格式如下：2IR位數(shù)與機(jī)器字長一致2、各尋址方式及其特點數(shù)據(jù)尋址指令格式如下：尋址方式特點A形式地址 EA真實地址 OP操作碼立即尋址A就是操作數(shù)；指令執(zhí)行階段不訪存；A的位數(shù)限定立即數(shù)*圍直接尋址EA = A；訪存一次；A的位數(shù)限定尋址*圍；操作數(shù)地址不易修改必須修改A隱含尋址操作數(shù)地址隱含在OP中；指令字中少了一個地址字段，可縮短指令字長間接尋址EA =A；訪存兩次；可擴(kuò)大尋址*圍；便于編

12、程存放器尋址EA = A = QUOTE (存放器編號)；不訪存，只訪問存放器，速度快；指令字較短存放器間接EA = QUOTE ；訪存一次；EA在存放器中，操作數(shù)在存儲器中；便于編循環(huán)程序基址尋址EA =BR+ A，BR為基址存放器；可擴(kuò)大尋址*圍；A可變；有利于多道程序變址尋址EA =I*+ A，I*為變址存放器；可擴(kuò)大尋址*圍；I*可變；便于處理數(shù)組*相對尋址EA =PC+ A，PC為程序計數(shù)器；A 是相對于當(dāng)前指令的位移量；A的位數(shù)限定尋址*圍；轉(zhuǎn)移地址隨PC而變；利于編寫浮動程序堆棧尋址先進(jìn)后出；棧頂?shù)刂酚蒘P指出；進(jìn)棧SP- 1 SP；出棧SP+ 1 SP 3、指令格式設(shè)計P323

13、 例7.4第八章：CPU的構(gòu)造和功能1、CPU的存放器了解PC：程序計數(shù)器MAR：存儲器地址存放器M： 主存MDR：存儲器數(shù)據(jù)存放器IR：指令存放器2、指令周期的根本概念P342取指周期：取指令間指周期：取有效地址執(zhí)行周期：取操作數(shù)中斷周期：保護(hù)程序斷點3、CPU如何區(qū)分指令和數(shù)據(jù)根據(jù)時序判斷，取指周期中從內(nèi)存讀出的信息流是指令流，流向控制器；在執(zhí)行周期中從內(nèi)存取出的信息流是數(shù)據(jù)流，流向運算器。4、CPU響應(yīng)中斷的時間P3631CPU總是在指令執(zhí)行周期完畢后，響應(yīng)任何中斷源的請求2CPU在執(zhí)行周期的完畢時刻統(tǒng)一向所有中斷源發(fā)中斷查詢信號5、中斷屏蔽字設(shè)計、CPU執(zhí)行程序的軌跡圖P367-368

14、在不改變CPU響應(yīng)中斷的次序下，通過改變屏蔽字可以改變處理中斷的次序。P369 例8.2；第九章：控制單元的功能1、多級時序系統(tǒng)P38-387時鐘周期是計算機(jī)操作的最小單位時間2、CU的控制方式及其特點P387-340*1同步控制方式：任一微操作均由統(tǒng)一基準(zhǔn)時標(biāo)的時序信號控制采用定長的機(jī)器周期：以最長的微操作序列和最繁的微操作作為標(biāo)準(zhǔn)；每個機(jī)器周期內(nèi)節(jié)拍數(shù)一樣采用不定長的機(jī)器周期：每個機(jī)器周期內(nèi)節(jié)拍數(shù)不等采用中央控制和局部控制相結(jié)合的方法將大局部指令安排在統(tǒng)一的、較短的機(jī)器周期內(nèi)完成，稱為中央控制：將少數(shù)操作復(fù)雜的指令中的*些操作采用局部控制方式來完成；局部控制的節(jié)拍寬度與中央控制的節(jié)拍寬度一

15、致2異步控制方式：無基準(zhǔn)時標(biāo)信號，無固定的周期節(jié)拍，采用應(yīng)答方式3聯(lián)合控制方式：同步、異步相結(jié)合，對不同微操作區(qū)別對待4人工控制方式：Reset復(fù)位鍵、連續(xù)和單條指令執(zhí)行轉(zhuǎn)換開關(guān)、符合停機(jī)開關(guān)第十章：控制單元的設(shè)計1、機(jī)器指令與微程序之間的關(guān)系P404采用微程序設(shè)計方法設(shè)計控制單元的過程就是編寫每一條機(jī)器指令的微程序，它是按執(zhí)行每條機(jī)器指令所需的微操作命令的先后順序而編寫的，因此，一條機(jī)器指令對應(yīng)一個微程序。2、CU的根本組成了解P405 圖10.53、微程序的控制編碼方式的概念P4071直接編碼直接控制方式：在微程序的操作控制字段中，每一位代表一個微操作命令2字段直接編碼方式顯式編碼：將微指令的控制字段分成假設(shè)干段，每段經(jīng)譯碼后發(fā)出控制信號，每個字段中的命令是互斥的3字段間接編碼方式隱式編碼：一個字段的*些微命令由另一個字段中的*些