分立元件邏輯門課件_第1頁(yè)
分立元件邏輯門課件_第2頁(yè)
分立元件邏輯門課件_第3頁(yè)
分立元件邏輯門課件_第4頁(yè)
分立元件邏輯門課件_第5頁(yè)
已閱讀5頁(yè),還剩39頁(yè)未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、第二章 門電路內(nèi)容:分立元件邏輯門TTL與非門MOS門電路目的與要求: 掌握TTL與非門電路結(jié)構(gòu)、工作原理、電壓傳輸特性、輸入/輸出特性、主要參數(shù)及其測(cè)量方法;了解CMOS反相器、CMOS門電路、 CMOS傳輸門的邏輯功能和應(yīng)用。 重點(diǎn)與難點(diǎn): 重點(diǎn): TTL與非門; 難點(diǎn): TTL與非門的工作原理。 (2-1)2.1 概述門電路的作用:是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路,與基本邏輯關(guān)系相對(duì)應(yīng)。門電路的主要類型:與門、或門、與非門、或非門、異或門等。門電路的輸出狀態(tài)與賦值對(duì)應(yīng)關(guān)系:正邏輯:高電位對(duì)應(yīng)“1”;低電位對(duì)應(yīng)“0”?;旌线壿嫞狠斎胗谜壿嫛⑤敵鲇秘?fù)邏輯;或者輸入用負(fù)邏輯、輸出用正邏輯。一般采

2、用正邏輯負(fù)邏輯:高電位對(duì)應(yīng)“0”;低電位對(duì)應(yīng)“1”。(2-2)100VVcc在數(shù)字電路中,對(duì)電壓值為多少并不重要,只要能判斷高低電平即可。K開(kāi)-VO輸出高電平,對(duì)應(yīng)“1” 。K合-VO輸出低電平,對(duì)應(yīng)“0” 。VOKVccRVV2.1 概述(2-3)2.2 基本邏輯門電路 一、二極管與門FD1D2AB+12V邏輯變量邏輯函數(shù)( uD=0.3V )0 0 00 1 0 A B F1 0 01 1 1真值表:邏輯式:F=A B邏輯符號(hào):&ABF(2-4)二、二極管或門FD1D2AB-12V2.2 基本邏輯門電路電路0 0 00 1 1 A B F1 0 11 1 1邏輯式:F=A+B邏輯符號(hào):AB

3、F真值表:(2-5)R1DR2AF+12V+3V三、三極管非門嵌位二極管2.2 基本邏輯門電路電路邏輯式:邏輯符號(hào):1AF真值表:(2-6)R1DR2F+12V+3V三極管非門D1D2AB+12V二極管與門四、與非門邏輯式:&ABF邏輯符號(hào):2.2 基本邏輯門電路電路(2-7)2.3 TTL與非門數(shù)字集成電路:在一塊半導(dǎo)體基片上制作出一個(gè)完整的邏輯電路所需要的全部元件和連線。使用時(shí)接:電源、輸入和輸出。數(shù)字集成電路具有體積小、可靠性高、速度快、而且價(jià)格便宜的特點(diǎn)。TTL型電路:輸入和輸出端結(jié)構(gòu)都采用了半導(dǎo)體晶體管,稱之為: Transistor Transistor Logic。(2-8)2.

4、3.1 TTL與非門的基本原理一、結(jié)構(gòu)TTL與非門的內(nèi)部結(jié)構(gòu)+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC3603k7501002.3 TTL與非門(2-9)輸入級(jí)輸出級(jí)中間級(jí)+5VABCR1T1R2T2R3FR4R5T3T4T5T1 多發(fā)射極晶體管:實(shí)現(xiàn)“與”運(yùn)算。2.3 TTL與非門(2-10)+5VABCR1T1R2T2R3FR4R5T3T4T5“非”復(fù)合管形式與非門輸出級(jí)“與”2.3 TTL與非門(2-11)1. 任一輸入為低電平(0.3V)時(shí)“0”0.7V不足以讓T2、T5導(dǎo)通+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC3603k750100

5、二、工作原理三個(gè)PN結(jié)導(dǎo)通需2.1V2.3 TTL與非門(2-12)+5VFR4R2R13kR5R3T3T4T1T5b1c1ABC0.7V“0”uouo=5-uR2-ube3-ube43.4V 高電平!邏輯關(guān)系:任0則1。2.3 TTL與非門(2-13)+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC“1”全導(dǎo)通電位被嵌在2.1V全反偏1V截止2. 輸入全為高電平(3.4V)時(shí)2.3 TTL與非門(2-14)+5VFR2R13kT2R3T1T5b1c1ABC全反偏“1”飽和uF =0.3V輸入、輸出的邏輯關(guān)系式:邏輯關(guān)系:全1則0。2.3 TTL與非門(2-15)一、電壓傳輸

6、特性2.3.2 TTL與非門的特性和技術(shù)參數(shù)測(cè)試電路&+5Vuiuo 電壓傳輸特性是指輸出電壓 Vo隨輸入電壓 Vi變化的特性。2.3 TTL與非門(2-16)傳輸特性曲線uo(V)ui(V)123UOH“1”UOL(0.3V)閾值UT=1.4V理想的傳輸特性輸出高電平輸出低點(diǎn)平2.3 TTL與非門(2-17)1. 輸出高電平UOH、輸出低電平UOL UOH2.4V UOL 0.4V 便認(rèn)為合格。 典型值UOH=3.4V UOL=0.3V 。 2. 開(kāi)門電平UON和關(guān)門電平UOFFuiUTON=2.0V時(shí),是輸入高電平。2.3 TTL與非門3. 高電平噪聲容限 UNH和低電平噪聲容限UNL(2

7、-18)二、輸入、輸出負(fù)載特性&?分兩種情況討論: (1)前級(jí)輸出為 高電平時(shí) (2)前級(jí)輸出為 低電平時(shí)2.3 TTL與非門1. 扇出系數(shù):與非門電路輸出能驅(qū)動(dòng)同類門的個(gè)數(shù)。(2-19)IiH1IiH3IOH前級(jí)輸出為 高電平時(shí):+5VR4R2R5T3T4T1前級(jí)T1T1IiH22.3 TTL與非門(2-20)T1T1T1+5VR2R13kT2R3T1T5b1c1前級(jí)IOLIiL1IiL2IiL3前級(jí)輸出為低電平時(shí):與非門的扇出系數(shù)一般是10。2.3 TTL與非門(2-21)例:某TTL門電路,最大灌入電流IOL=10mA, 最大 拉出電流IOH=1mA, 輸入低電平電流IIL1.0mA,

8、輸入高電平電流IIH80A。求該門電路的扇出 系數(shù)。解:輸出為高電平時(shí)的扇出系數(shù):輸出為低電平時(shí)的扇出系數(shù):所以該門電路的扇出系數(shù)為10。(2-22)2. 平均傳輸延遲時(shí)間tui0tuo050%50%tPHLtPLH典型值:3 10 ns2.3 TTL與非門(2-23)+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCRui計(jì)算臨界電阻值:即:當(dāng)R1.45k時(shí),可以認(rèn)為輸入為“1”; 當(dāng)R UT導(dǎo)通有源負(fù)載(非線性電阻)實(shí)際結(jié)構(gòu)UCCuiuo2.5 MOS門電路一、MOS反相器(2-36)二. CMOS反相器NMOS管PMOS管CMOS電路工作原理:ui=0時(shí): ugs2=UC

9、C , T2導(dǎo)通、T1截止,uo=“”;ui=1時(shí): T1導(dǎo)通、T2截止,uo=“0”。UCCST2DT1uiuoDSComplementary -Symmetry MOS互補(bǔ)對(duì)稱式MOS,簡(jiǎn)稱CMOS。T1 : ONT2: OFF同一電平:OFFON2.5 MOS門電路(2-37)三. CMOS與非門&ABF工作原理:+UDDAFT2T1BT3T4SSSSGG結(jié)構(gòu)0 0 10 1 11 0 11 1 0A B T1 T2 T3 T4 F2.5 MOS門電路(2-38)A B T1 T2 T3 T4 FABF工作原理:+UDDFAT2T1BT3T4GGSSS結(jié)構(gòu)0 0 10 1 0 1 0 0

10、 1 1 0 四. CMOS或非門2.5 MOS門電路(2-39)附: 門電路的常見(jiàn)邏輯符號(hào) 與門 或門 非門F=AB F=A+B&ABFABFABFABFABFABFA1FAFAFAF(2-40) 與非門 或非門 OC門 (兩輸入與非)&ABFABFABFABFABFABF&ABFABFABF國(guó)標(biāo)(2-41)AB&AB&AB國(guó)家標(biāo)準(zhǔn) 三態(tài)門 (兩輸入與非) 與或非門+ABCDFABCDF&(2-42)本章小結(jié).利用半導(dǎo)體器件的開(kāi)關(guān)特性,可以構(gòu)成與門、或門、非門、與非門、或非門、與或非門、異或門等各種邏輯門電路,也可以構(gòu)成在電路結(jié)構(gòu)和特性兩方面都別具特色的三態(tài)門、OC門和傳輸門。2. TTL電路的優(yōu)點(diǎn)是開(kāi)關(guān)速度較高,抗干擾能力較強(qiáng),帶負(fù)載的能力也比較強(qiáng),缺點(diǎn)是功耗較大。3. CMOS電路具有制造工藝簡(jiǎn)單、功耗小、輸入阻抗高、集成度高、電源電壓范圍寬等優(yōu)點(diǎn),其主要缺點(diǎn)是工作速度稍低,但隨著集成工藝的不斷改進(jìn),CMOS電路的工作速度已有了大幅度的提高。(2-43)1. 三態(tài)門輸出高阻狀態(tài)時(shí), 是正確的說(shuō)法。 P.用電壓表測(cè)量指針不動(dòng) Q.相當(dāng)于懸空 R.電壓不高不低 S.測(cè)量電阻指針不動(dòng)2. 以下電路中可以實(shí)現(xiàn)“線與”功能的有 。 P.與非門 Q.三態(tài)輸出門 R.集電極開(kāi)路門 S.或非門3TTL電路的特點(diǎn)是工作速度 、負(fù)載能力 、功耗 ; CMOS電路的特點(diǎn)是集成度 、功耗

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論