計算機組成原理習題答案(蔣本珊)

1、第一章.電子數(shù)字計算機和電子模擬計算機的區(qū)別在哪里？解：電子數(shù)字計算機中處理的信息是在時間上離散的數(shù)字量，運算的過程是不連續(xù)的；電子模擬計算機中處理的信息是連續(xù)變化的物理量，運算的過程是連續(xù)的。.馮諾依曼計算機的特點是什么？其中最主要的一點是什么？解：馮諾依曼計算機的特點如下：計算機（指硬件）應由運算器、存儲器、控制器、輸入設備和輸出設備五大基本部件組成；計算機內部采用二進制來表示指令和數(shù)據(jù)；將編好的程序和原始數(shù)據(jù)事先存入存儲器中，然后再啟動計算機工作。第 點是最主要的一點。.計算機的硬件是由哪些部件組成的？它們各有哪些功能？解：計算機的硬件應由運算器、存儲器、控制器、輸入設備和輸出設備五大基

2、本部件組成。它們各自的功能是：輸入設備：把人們編好的程序和原始數(shù)據(jù)送到計算機中去，并且將它們轉換成計算機內部所能識別和接受的信息方式。輸出設備：將計算機的處理結果以人或其他設備所能接受的形式送出計算機。存儲器：用來存放程序和數(shù)據(jù)。運算器：對信息進行處理和運算。控制器：按照人們預先確定的操作步驟，控制整個計算機的各部件有條不紊地自動工作。.什么叫總線？簡述單總線結構的特點。解：總線是一組能為多個部件服務的公共信息傳送線路，它能分時地發(fā)送與接收各部件的信息。單總線結構即各大部件都連接在單一的一組總線上，這個總線被稱為系統(tǒng)總線。CPU與主存、CPU與外設之間可以直接進行信息交換，主存與外設、外設與外

3、設之間也可以直接進行信息交換，而無須經(jīng)過CPU的干預。.簡單描述計算機的層次結構，說明各層次的主要特點。解：現(xiàn)代計算機系統(tǒng)是一個硬件與軟件組成的綜合體，可以把它看成是按功能劃分的多級層次結構。第0級為硬件組成的實體。第1級是微程序級。這級的機器語言是微指令集，程序員用微指令編寫的微程序一般是 直接由硬件執(zhí)行的。第2級是傳統(tǒng)機器級。這級的機器語言是該機的指令集，程序員用機器指令編寫的程序 可以由微程序進行解釋。第3級是操作系統(tǒng)級。從操作系統(tǒng)的基本功能來看，一方面它要直接管理傳統(tǒng)機器中的 軟硬件資源，另一方面它又是傳統(tǒng)機器的延伸。第4級是匯編語言級。這級的機器語言是匯編語言，完成匯編語言翻譯的程序

4、叫做匯編 程序。第5級是高級語言級。這級的機器語言就是各種高級語言，通常用編譯程序來完成高級 語言翻譯的工作。第6級是應用語言級。這一級是為了使計算機滿足某種用途而專門設計的，因此這一級 語言就是各種面向問題的應用語言。.計算機系統(tǒng)的主要技術指標有哪些？解：計算機系統(tǒng)的主要技術指標有：機器字長、數(shù)據(jù)通路寬度、主存容量和運算速度等。機器字長是指參與運算的數(shù)的基本位數(shù)，它是由加法器、寄存器的位數(shù)決定的。數(shù)據(jù)通路寬度是指數(shù)據(jù)總線一次所能并行傳送信息的位數(shù)。主存容量是指主存儲器所能存儲的全部信息量。運算速度與機器的主頻、執(zhí)行什么樣的操作、主存本身的速度等許多因素有關。第二章1 .設機器數(shù)的字長8 位(

5、含1位符號位)，分別寫出下列各二進制數(shù)的原碼、補 碼和反碼：0, 0,0.1000 , 0.1000 ,0.1111 , 0.1 111 ,110 1， 110 1 O.已知下列數(shù)的原碼表示，分別寫出它們的補碼表示：XI 原=0 . 10 10 0 , X2 原=1 . 10 111 。解：XI 補=0 . 10 10 0 , X2 補=1 . 0 10 0 1 o.已知下列數(shù)的補碼表示，分別寫出它們的真值：X 1 補=0 . 10 10 0, X2 補=1 . 10 111。解：XI = 0.10100,X2 = 0.01001。.一個n位字長的二進制定點整數(shù)，其中1 位為符號位，分別寫出在

6、補碼和反碼兩種情況下：(1)模數(shù)；(2)最大的正數(shù)；(3)最負的數(shù)；(4)符號位的權；(5 ) 1的表小形式；(6 ) 0的表小形式。.某機字長1 6 位，問在下列幾種情況下所能表示數(shù)值的范圍：(1)無符號整數(shù)；(2)用原碼表示定點小數(shù)；(3)用補碼表示定點小數(shù)；(4)用原碼表示定點整數(shù)；(5 )用補碼表示定點整數(shù)。1 0 .某機字長3 2位，試分別寫出無符號整數(shù)和帶符號整數(shù) (補碼)的表示范圍(用 十進制數(shù)表示) 。11 .某浮點數(shù)字長1 2 位，其中階符1位，階碼數(shù)值3 位，數(shù)符1位，尾數(shù)數(shù)值7位，階碼以2為底，階碼和尾數(shù)均用補碼表示。它所能表示的最大正數(shù)是多少？最小規(guī)格化正數(shù)是多少？ 絕

7、對值最大的負數(shù)是多少？1 2 .某浮點數(shù)字長1 6 位，其中階碼部分6 位(含1位階符)，移碼表示，以2為底；尾數(shù)部分10位(含1位數(shù)符，位于尾數(shù)最高位)，補碼表示，規(guī)格化。分別寫出下列各題的二進制代碼與十進制真值。(1)非零最小正數(shù)；最大正數(shù)；絕對值最小負數(shù)；) 絕對值最大負數(shù)。1 3 . 一浮點數(shù)，其階碼部分為p位，尾數(shù)部分為q位，各包含1位符號位，均用補 碼表示；尾數(shù)基數(shù)r = 2 ,該浮點數(shù)格式所能表示數(shù)的上限、下限及非零的最小正數(shù)是多少？ 寫數(shù)據(jù)的機器層次表示出表達式。1 4 .若上題尾數(shù)基數(shù)r = 1 6 ,按上述要求寫出表達式1 5 .某浮點數(shù)字長3 2 位，格式如下。其中階碼部

8、分8 位，以2為底，移碼表示;尾數(shù)部分一共2 4 位（含1位數(shù)符），補碼表示。現(xiàn)有一浮點代碼為（8 C5 A3 E0，試寫出它所表示的十進制真值。1 6 .試將（一0.1101）2 用IEEE短浮點數(shù)格式表示出來將下列十進制數(shù)轉換為 IEEE 短浮點數(shù)：將下列 IEEE 短浮點數(shù)轉換為十進制數(shù)：(1 )1100 000 0(2 )00111111(3 )0100 001 1(4)0100 000 0(5 )0100 000 1(6)000000001 1 1 1 0 0 0 000000 0 0 1 0 0 0 000001 0 0 1 1 0 0 100000000000000000 0 1

9、 0 0 0 0 00000000000000000對下列 ASCII 碼進行譯碼：1 0 0 1 0 0 1 , 0 1 0 0 0 0 1 ,11 0 0 0 1 0 1 , 1 0 1 0 0 0 0 ,12 0 .以下列形式表示( 5 3 8 2 ) 1 0(1 )8 4 2 1 碼；(2 )1 0 0 0 0 10 10 111。余3碼；0 00000000 00000000 00000000 00000000 00000000 0000000,1110 111,0 10 0 10 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 0?O(3 )2

10、4 2 1 碼;(4)二進制數(shù)。填寫下列代碼的奇偶校驗位，現(xiàn)設為奇校驗：1 0 1 0 0 0 0 10 0 0 1 1 0 0 10 10 0 1110解：3個代碼的校驗位分別是0,0,1 2 2 .已知下面數(shù)據(jù)塊約定：橫向校驗、縱向校驗均為奇校驗，請指出至少有多少位出 錯。2 3 .求有效信息位為0 110 1110的海明校驗碼。2 4 .設計算機準備傳送的信息是：1010110010001111 式是X5 + X2 + 1 ，計算校驗位，寫出CRC碼。第三章1 .指令長度和機器字長有什么關系？半字長指令、單字長指令、雙字長指令分別表示什么意思？解：指令長度與機器字長沒有固定的關系，指令長

11、度可以等于機器字長，也可以大于或小于機器字長。通常，把指令長度等于機器字長的指令稱為單字長指令；指令長度等于半個機器字長的指令稱為半字長指令；指令長度等于兩個機器字長的指令稱為雙字長指令。2 .零地址指令的操作數(shù)來自哪里？一地址指令中，另一個操作數(shù)的地址通?？刹捎檬裁磳ぶ贩绞将@得？ 各舉一例說明。解：雙操作數(shù)的零地址指令的操作數(shù)來自堆棧的棧頂和次棧頂。雙操作數(shù)的一地址指令的另一個操作數(shù)通常可采用隱含尋址方式獲得，即將另一操作數(shù)預先存放在累加器中。例如，前述零地址和一地址的加法指令。3 .某機為定長指令字結構，指令長度1 6 位；每個操作數(shù)的地址碼長6位，指令分為無操作數(shù)、單操作數(shù)和雙操作數(shù)三類

12、。若雙操作數(shù)指令已有K 種，無操作數(shù)指令已有L種，問單操作數(shù)指令最多可能有多少種？上述三類指令各自允許的最大指令條數(shù)是多少？4 .設某機為定長指令字結構，指令長度1 2位，每個地址碼占3 位，試提出一種分配方案，使該指令系統(tǒng)包含：4條三地址指令，8條二地址指令，1 8 0條單地址指令。.指令格式同上題，能否構成：三地址指令4條，單地址指令2 5 5 條，零地址指令6 4條?為什么？.指令中地址碼的位數(shù)與直接訪問的主存容量和最小尋址單位有什么關系？ 解：主存容量越大，所需的地址碼位數(shù)就越長。對于相同容量來說，最小尋址單位越小， 地址碼的位數(shù)就越長。.試比較間接尋址和寄存器間址。解：間接尋址方式的

13、有效地址在主存中，操作數(shù)也在主存中；寄存器間址方式的有 效地址在寄存器中，操作數(shù)在主存中。所以間接尋址比較慢。.試比較基址尋址和變址尋址。解：基址尋址和變址尋址在形成有效地址時所用的算法是相同的，但是它們兩者實 際上是有區(qū)別的。一般來說，變址尋址中變址寄存器提供修改量(可變的)，而指令中提供基準值(固定的)；基址尋址中基址寄存器提供基準值(固定的)，而指令中提供位移量(可變的)。這兩種尋址方式應用的場合也不同，變址尋址是面向用戶的，用 于訪問字符串、向量和數(shù)組等成批數(shù)據(jù)；而基址尋址面向系統(tǒng)，主要用于邏輯地址和物 理地址的變換，用以解決程序在主存中的再定位和擴大尋址空間等問題。在某些大型機 中，

14、基址寄存器只能由特權指令來管理，用戶指令無權操作和修改。.某機字長為1 6 位，主存容量為6 4 K字，采用單字長單地址指令，共有5 0 條 指令。若有直接尋址、間接尋址、變址尋址、相對尋址四種尋址方式，試設計其指令格 式。解：操作碼6 位，尋址方式2 位，地址碼8 位。1 0 .某機字長為1 6 位，主存容量為6 4 K字，指令格式為單字長單地址，共有6 4條指令。試說明：(1 )若只采用直接尋址方式，指令能訪問多少主存單元？(2)為擴充指令的尋址范圍，可采用直接/間接尋址方式，若只增加一位直接/間接標志，指令可尋址范圍為多少？指令直接尋址的范圍為多少？(3)采用頁面尋址方式，若只增加一位Z

15、/C (零頁/現(xiàn)行頁)標志，指令尋址范圍為 多少？指令直接尋址范圍為多少？(4)采用(2) 、(3)兩種方式結合，指令的尋址范圍為多少？指令直接尋址范圍為多少？11 .設某機字長3 2 位，CPU有3 2個3 2位的通用寄存器，設計一個能容納6 4種操作的單字長指令系統(tǒng)。(1 )如果是存儲器間接尋址方式的寄存器- 存儲器型指令，能直接尋址的最大主存 空間是多少？(2)如果采用通用寄存器作為基址寄存器，能直接尋址的最大主存空間又是多少？解：因為計算機中共有6 4 條指令，所以操作碼占6 位；3 2個通用寄存器，寄 存器編號占5位；其余部分為地址碼或標志位。(1)如果是存儲器間接尋址方式的寄存器-

16、 存儲器型指令，操作碼6 位，寄存器編 號5位，問址標志1位，地址碼2 0 位，直接尋址的最大主存空間是 土一字。(2 )如果采用通用寄存器作為基址寄存器，二八=(島)一能直接尋址的最大主存空間是二，字。1 2 .已知某小型機字長為1 6 位，其雙操作數(shù)指令的格式如下：其中：OP為操作碼，R為通用寄存器地址。試說明下列各種情況下能訪問的最大主存區(qū) 域有多少機器字？(1) A為立即數(shù)。(2 ) A為直接主存單元地址。A為間接地址(非多重間址)。A為變址尋址的形式地址，假定變址寄存器為 R1 (字長為16位)。解：(1)1個機器字。(2 )2 5 6個機器字。(3 )6 5 5 3 6個機器字。(

17、4 )6 5 5 3 6個機器字。3 .計算下列4條指令的有效地址(指令長度為1 6 位)。000000 CQ(2)1 0 0 0 0 0 Q( 3 )170710Q(4)0 12 3 05 Q1 6 .舉例說明哪幾種尋址方式除去取指令以外不訪問存儲器？ 哪幾種尋址方式除去 取指令外只需訪問一次存儲器？ 完成什么樣的指令，包括取指令在內共訪問4 次存儲 器？解：除去取指令以外不訪問存儲器：立即尋址，寄存器尋址。除去取指令外只需訪問一次存儲器：直接尋址，寄存器間接尋址，變址尋址，基址尋址， 相對尋址，頁面尋址。二級間接尋址包括取指令在內共訪問4次存儲器。1 7 .設相對尋址的轉移指令占兩個字節(jié)，

18、第一個字節(jié)是操作碼，第二個字節(jié)是相對位 移量，用補碼表示。假設當前轉移指令第一字節(jié)所在的地址為2000H ,且CPU每取一個字節(jié)便自動完成(P。 + 1 PC的操作。試問當執(zhí)行JMP *+ 8和JMP * 9指 令(倡為相對尋址特征)時，轉移指令第二字節(jié)的內容各為多少？轉移的目的地址各是什么？轉移的目的地址分別為：2 0 0 AH , 1 FF9 H。.什么叫主程序和子程序？調用子程序時還可采用哪幾種方法保存返回地址？畫圖說明調用子程序的過程。解：主程序就是指通常的程序，而子程序是一組可以公用的指令序列，只要知道子 程序的入口地址就能調用它。保存返回地址的方法有多種：(1 )用子程序的第一個字

19、單元存放返回地址。轉子指令把返回地址存放在子程序的第 一個字單元中，子程序從第二個字單元開始執(zhí)行。返回時將第一個字單元地址作為間接 地址，采用問址方式返回主程序。(2)用寄存器存放返回地址。轉子指令先把返回地址放到某一個寄存器中，再由子程 序將寄存器中的內容轉移到另一個安全的地方。(3 )用堆棧保存返回地址。調用子程序的過程如圖3唱8 所示，此時返回地址保存在堆棧中。.在某些計算機中，調用子程序的方法是這樣實現(xiàn)的：轉子指令將返回地址存入子程 序的第一個字單元，然后從第二個字單元開始執(zhí)行子程序，請回答下列問題：(1 )為這種方法設計一條從子程序轉到主程序的返回指令。(2)在這種情況下，怎么在主、

20、子程序間進行參數(shù)的傳遞？(3 )上述方法是否可用于子程序的嵌套？(4)上述方法是否可用于子程序的遞歸(即某個子程序自己調用自己)？(5)如果改用堆棧方法，是否可實現(xiàn)(4)所提出的問題？解：(1 )返回指令通常為零地址指令。返回地址保存在堆棧中，執(zhí)行返回指令時 自動從堆棧中彈出。而目前返回地址是保存在子程序的第一個單元中，故此時返回指令 不能再是零地址指令了，而應當是一地址指令。如： 間接尋址可找到返回地址，然后無條件轉移到返回的位置。(2)在這種情況下，可利用寄存器或主存單元進行主、子程序間的參數(shù)傳遞。(3)可以用于子程序的嵌套(多重轉子)。因為每個返回地址都放在調用的子程序的第一個單元中。(

21、4)不可以用于子程序的遞歸，因為當某個子程序自己調用自己時，子程序第一個單 元的內容將被破壞。(5)如果改用堆棧方法，可以實現(xiàn)子程序的遞歸，因堆棧具有后進先出的功能。第四章.證明在全加器里，進位傳遞函數(shù) 片兒一根 二(爪。解：并行加法器中的每一個全加器都有一個從低位送來的進位和一個傳送給較高位的進位。進位表達式為+3盤)*欲證明H = 6也就是要證明，-用卡諾圖法，圖4 - 1 0 (a)和4 - 1 0 (b)分別是兩個邏輯表達式的卡諾圖。兩個卡 諾圖相同，兩個邏輯表達式就相等，則進位傳遞函數(shù)的兩種形式相等。.某加法器采用組內并行、組間并行的進位鏈，4位一組，寫出進位信號C6的邏輯表達式。.

22、設計一個9位先行進位加法器，每3 位為一組，采用兩級先行進位線路。.已知X和Y ,試用它們的變形補碼計算出X + Y ,并指出結果是否溢出。(1)X= 0.11011, Y =0.11111X = 0.11011,Y = 0.10101X= 0.10110,Y =- 0.0 0 0 0 1X= 0.11011,Y =0.11110.已知X和Y ,試用它們的變形補碼計算出X Y ,并指出結果是否溢出。(1)X = 0.11011, Y = 0.11111X= 0.10111,Y =0.11011X = 0.11011,Y = 0.10011X= 0.10110,Y =- 0.0 0 0 0 17

23、 .設下列數(shù)據(jù)長8位，包括1位符號位，采用補碼表示，分別寫出每個數(shù)據(jù)右移或 左移2位之后的結果。0.11001001.00110011.11001101.0000111.分別用原碼乘法和補碼乘法計算 X X Y。(1)X = 0.11011, Y = 0.11111X= 0.11010,Y =-0.01110XX Y = 0 . 0101101100,過程略。.根據(jù)補碼兩位乘法規(guī)則推導出補碼3位乘法的規(guī)則。解：先根據(jù)補碼1位乘法推出補碼2 位乘法規(guī)則，再根據(jù)補碼2位乘法推出補碼3 位乘法規(guī)則。0 .分別用原碼和補碼加減交替法計算 X + Y。(1)X= 0.10101, Y =0.11011X

24、= 0.10101 ,Y =0.11011X = 0.10001,Y = 0.10110X= 0.10110 ,Y = 0.1101111 .設浮點數(shù)的階碼和尾數(shù)部分均用補碼表示，按照浮點數(shù)的運算規(guī)則，計算下列各題：1 2 .設浮點數(shù)的階碼和尾數(shù)部分均用補碼表示，按照浮點數(shù)的運算規(guī)則，計算下列各題：1 3 .用流程圖描述浮點除法運算的算法步驟。1 4 .設計一個1 位5 4 2 1碼加法器。解：設1 位被加數(shù)為A4 A 3 A 2Al ,加數(shù)為B4 B 3 B 2 B 1 。5421碼的校正 關系如表4 -4所小。第五章.如何區(qū)別存儲器和寄存器？兩者是一回事的說法對嗎？解：存儲器和寄存器不是一

25、回事。存儲器在 CPU的外邊，專門用來存放程序和數(shù)據(jù)，訪問存儲器的速度較慢。寄存器屬于CPU 的一部分，訪問寄存器的速度很快。.存儲器的主要功能是什么？為什么要把存儲系統(tǒng)分成若干個不同層次？主要有哪些層次？解：存儲器的主要功能是用來保存程序和數(shù)據(jù)。存儲系統(tǒng)是由幾個容量、速度和價格各不相同的存儲器用硬件、軟件、硬件與軟件相結合的方法連接起來的系統(tǒng)。把存儲系統(tǒng)分成若干個不同層次的目的是為了解決存儲容量、存取速度和價格之間的矛盾。由高速緩沖存儲器、主存儲器、輔助存儲器構成的三級存儲系統(tǒng)可以分為兩個層次，其中高速緩存和主存間稱為 Cache 主存存儲層次( Cache 存儲系統(tǒng)) ；主存和輔存間稱為主

26、存 輔存存儲層次(虛擬存儲系統(tǒng)) 。.什么是半導體存儲器？它有什么特點？解：采用半導體器件制造的存儲器，主要有MOS存儲器和雙極型存儲器兩大類。半導體存儲器具有容量大、速度快、體積小、可靠性高等特點。半導體隨機存儲器存儲的信息會因為斷電而丟失。. SRAMB己憶單元電路的工作原理是什么？它和DRAME憶單元電路相比有何異同點？解：SRAME憶單元由6個MOSt組成，利用雙穩(wěn)態(tài)觸發(fā)器來存儲信息，可以對其 進行讀或寫，只要電源不斷電，信息將可保留。DRAME憶單元可以由4個和單個MOST組成，利用柵極電容存儲信息，需要定時刷新。.動態(tài)RAM為什么要刷新？一般有幾種刷新方式？各有什么優(yōu)缺點？解：DR

27、AME憶單元是通過柵極電容上存儲的電荷來暫存信息的，由于電容上的電荷會隨著時間的推移被逐漸泄放掉， 因此每隔一定的時間必須向柵極電容補充一次電荷，這個過程就叫做刷新。常見的刷新方式有集中式、分散式和異步式3種。集中方式的特點是讀寫操作時不受刷新工作的影響，系統(tǒng)的存取速度比較高；但有死區(qū)，而且存儲容量越大，死區(qū)就越長。分散方式的特點是沒有死區(qū)；但它加長了系統(tǒng)的存取周期，降低了整機的速度，且刷新過于頻繁，沒有充分利用所允許的最大刷新間隔。異步方式雖然 也有死區(qū)，但比集中方式的死區(qū)小得多，而且減少了刷新次數(shù)，是比較實用的一種刷新 方式。. 一般存儲芯片都設有片選端百，它有什么用途?解：片選線用來決定

28、該芯片是否被選中。 5，=（）,芯片被選中；心=1,芯片不 選中。. DRAMS片和SRAM芯片通常有何不同？解：主要區(qū)別有：DRAM記憶單元是利用柵極電容存儲信息；SRAMS憶單元利用雙穩(wěn)態(tài)觸發(fā)器來存儲信DRAM集成度高，功耗小，但存取速度慢，一般用來組成大容量主存系統(tǒng)；SRAM：存取速度快，但集成度低，功耗也較大，所以一般用來組成高速緩沖存儲器和小容量主存 系統(tǒng)。SRAM芯片需要有片選端E- , DRAMS片可以不設W，而用行選通信號K.、列選通E兼作片選信號。SRAM芯片的地址線直接與容量相關，而DRAM片常采用了地址復用技術，以減少地 址線的數(shù)量。.有哪幾種只讀存儲器？ 它們各自有何特

29、點？解：MROM可靠性高，集成度高，形成批量之后價格便宜，但用戶對制造廠的依賴 性過大，靈活性差。PROM允許用戶利用專門的設備（編程器）寫入自己的程序，但一旦寫入后，其內容將 無法改變。寫入都是不可逆的，所以只能進行一次性寫入。EPROM不僅可以由用戶利用編程器寫入信息，而且可以對其內容進行多次改寫。EPROMS可分為兩種：紫外線擦除（UVEPROMS電擦除（EEPROM 。閃速存儲器：既可在不加電的情況下長期保存信息，又能在線進行快速擦除與重寫，兼 備了 EEPROIMDRAM的優(yōu)點。.說明存取周期和存取時間的區(qū)別。解：存取周期是指主存進行一次完整的讀寫操作所需的全部時間，即連續(xù)兩次訪問

30、存儲器操作之間所需要的最短時間。存取時間是指從啟動一次存儲器操作到完成該操作 所經(jīng)歷的時間。存取周期一定大于存取時間。.一個1 K X 8的存儲芯片需要多少根地址線、數(shù)據(jù)輸入線和輸出線？解：需要1 0根地址線，8根數(shù)據(jù)輸入和輸出線。.某機字長為3 2 位，具存儲容量是6 4 KB ,按字編址的尋址范圍是多少？若主存以字節(jié)編址，試畫出主存字地址和字節(jié)地址的分配情況。解：某機字長為3 2 位，具存儲容量是6 4 KB ,按字編址的尋址范圍是1 6 KW。 若主存以字節(jié)編址，每一個存儲字包含4個單獨編址的存儲字節(jié)。假設采用大端方案，即享地址等于最高有效字節(jié)地址，且字地址總是等于4的整數(shù)倍，正好用地址

31、碼的最末兩位來區(qū)分同一個字中的4 個字節(jié)。主存字地址和字節(jié)地址的分配情況如圖5- 1 9所示。2 . 一個容量為1 6 K X 3 2位的存儲器，其地址線和數(shù)據(jù)線的總和是多少？當選用下列不同規(guī)格的存儲芯片時，各需要多少片？KX 4 位，2 KX 8 位，4 KX 4 位，16Kxi 位，4 KX 8 位，8 KX 8 位。解：地址線14 根，數(shù)據(jù)線3 2 根，共4 6根。若選用不同規(guī)格的存儲芯片，則需要：1 KX4位芯片1 2 8片，2 KX8位芯片3 2片，4 KX 4位芯片3 2片,16 Kx 1位芯片3 2片，4 KX 8位芯片16片，8 KX 8位芯片8 片。1 3 .現(xiàn)有1 0 2

32、4 XI的存儲芯片，若用它組成容量為1 6 K X 8的存儲器。 試求：(1 )實現(xiàn)該存儲器所需的芯片數(shù)量？(2)若將這些芯片分裝在若干塊板上，每塊板的容量為4K X 8，該存儲器所需的地址線總位數(shù)是多少？ 其中幾位用于選板？ 幾位用于選片？ 幾位用作片內地址？解：(1) 需1 0 2 4 X 1的芯片12 8 片。(2 )該存儲器所需的地址線總位數(shù)是1 4位，其中2位用于選板，2位用于選片，10位用作片內地址。1 4 .已知某機字長8位，現(xiàn)采用半導體存儲器作主存，其地址線為1 6 位，若使用1 K X 4的SRAM芯片組成該機所允許的最大主存空間，并采用存儲模板結構形式。(1)若每塊模板容量

33、為4 K X 8，共需多少塊存儲模板？(2 )畫出一個模板內各芯片的連接邏輯圖。解：(1 )根據(jù)題干可知存儲器容量為2 16= 6 4 KB ,故共需1 6塊存儲模板。(2 ) 一個模板內各芯片的連接邏輯圖如圖5- 2 0所示。1 5 .某半導體存儲器容量1 6 K X 8 ,可選SRAM片的容量為4 K X 4 ;地址 總線A1 5A 0 (低)，雙向數(shù)據(jù)總線D7D0 (低)，由R/W線控制讀/寫。 請設計并畫出該存儲器的邏輯圖，并注明地址分配、片選邏輯及片選信號的極性。解：存儲器的邏輯圖與圖5唱2 0 很相似，區(qū)別僅在于地址線的連接上，故省略。地址分配如下：1 6 .現(xiàn)有如下存儲芯片：2K

34、x 1的ROM、4Kx 1的RAM、8Kx 1的ROM。 若用它們組成容量為1 6 KB的存儲器，前4 KB為ROM、后1 2 KB為RAM、CPU的地址 總線1 6位。(1 )各種存儲芯片分別用多少片？(2)正確選用譯碼器及門電路，并畫出相應的邏輯結構圖。(3 ) 指出有無地址重疊現(xiàn)象。解：(1) 需要用2Kx 1的ROME片16 片，4 K X 1的RAM芯片2 4片。 不能使用8 K X 1的ROM芯片，因為它大于ROM應有的空間。(2 )各存儲芯片的地址分配如下：1 7 .用容量為1 6Kxi的DRAM芯片構成6 4 KB的存儲器。(1)畫出該存儲器的結構框圖。(2)設存儲器的讀/寫周

35、期均為0. 5 ns , CPU在1 s內至少要訪存一次，試問采用哪種刷新方式比較合理？ 相鄰兩行之間的刷新間隔是多少？ 對全部存儲單元刷新一遍所需的實際刷新時間是多少？解：(1 ) 存儲器的結構框圖如圖5 - 2 2所示。(2)因為要求CPU在1仙s內至少要訪存一次，所以不能使用集中刷新方式，分散和 異步刷新方式都可以使用，但異步刷新方式比較合理。相鄰兩行之間的刷新間隔= 最大刷新間隔時間+ 行數(shù)=2ms+128=15 . 6 2 5 仙 s。取15 . 5 ns ,即進行讀或寫操作3 1 次之后刷新一行。對全部存儲單元刷新一遍所需的實際刷新時間=0.5sX128=64s1 8 .有一個8位

36、機，采用單總線結構，地址總線1 6 位（A1 5A 0 ）,數(shù)據(jù) 總線8位（D7DO ），控制總線中與主存有關的信號有 MRE Q低電平有效允許訪 存）和R/W（高電平為讀命令，低電平為寫命令） 。主存地址分配如下：從08 19 1為系統(tǒng)程序區(qū)，由ROM芯片組成；從8 1 9 2 3 2 7 6 7為用戶程序區(qū)；最后（最大地址）2 K地址空間為系統(tǒng)程序工作區(qū)。（上述地址均用十 進制表示，按字節(jié)編址。）現(xiàn)有如下存儲芯片：8 K X 8的ROM, 1 6KX1、2KX8、4KX8、8K 乂 8的SRAMo請從上述規(guī)格中選用芯片設計該機主存儲器，畫出主存的連接框圖，并 請注意畫出片選邏輯及與CPU的

37、連接。解：根據(jù)CPU的地址線、數(shù)據(jù)線，可確定整個主存空間為6 4 K X 8。系統(tǒng)程序 區(qū)由ROM芯片組成；用戶程序區(qū)和系統(tǒng)程序工作區(qū)均由 RAM芯片組成。共需：8 K X 8 的ROME片1 片，8 K X 8的SRAM片3 片，2 K X 8的SRAME片1 片。主存 地址分配如圖5 - 2 3所示，主存的連接框圖如圖5 - 2 4所示。1 9 .某半導體存儲器容量1 5 KB ,其中固化區(qū)8 KB ,可選EPROM5片為4 K X 8 ; 可隨機讀/寫區(qū)7 KB ,可選SRAM片有：4K X4、2K X4、1KX4。地 址總線Al 5A 0 （A0為最低位），雙向數(shù)據(jù)總線D7DO （DO

38、為最低位）， R/W怪制讀/寫,MREQ低電平時允許存儲器工作信號。請設計并畫出該存儲器邏輯圖， 注明地址分配、片選邏輯、片選信號極性等。2 0 .某機地址總線1 6 位A1 5A 0 （A0為最低位）,訪存空間6 4 KB。外 圍設備與主存統(tǒng)一編址，I /O空間占用FC0 0FFFFH?，F(xiàn)用2 1 6 4 芯片（6 4 K X 1）構成主存儲器，請設計并畫出該存儲器邏輯圖，并畫出芯片地址線、數(shù)據(jù)線與總 線的連接邏輯以及行選信號與列選信號的邏輯式，使訪問I O 時不訪問主存。動態(tài)刷新邏輯可以暫不考慮。解：存儲器邏輯圖如圖5 -2 6所示，為簡單起見，在圖中沒有考慮行選信號和列選信 號，行選信號

39、和列選信號的邏輯式可參考下題。在6 4 KB空間的最后1 KB為I/O空間，在此區(qū)間CSE效，不訪問主存。2 1 .已知有1 6Kxi的DRAMS片，其引腳功能如下：地址輸入 A6A 0 ，行 地址選擇RAS,列地址選擇CAS,數(shù)據(jù)輸入端DIN ,數(shù)據(jù)輸出端DOUT,控制端WE。請 用給定芯片構成2 5 6 KB的存儲器，采用奇偶校驗，試問：需要芯片的總數(shù)是多少？ 并 請：（1 ）正確畫出存儲器的連接框圖。（2 ） 寫出各芯片RA羽CA%成條件。（3）若芯片內部采用1 2 8 X 1 2 8矩陣排列，求異步刷新時該存儲器的刷新問 隔。解：（1 ） 需要的芯片數(shù)=1 2 8片，存儲器的連接框圖如

40、圖5 - 2 7所示。 （3）若芯片內部采用1 2 8 X 1 2 8矩陣排列，設芯片的最大刷新間隔時間為2 ms ，則相 鄰兩行之間的刷新間隔為：刷新間隔=最大刷新間隔時間+ 行數(shù)=2 ms + 1 2 8 = 15 .625（is 可取刷新間隔1 5. 5仙s。2 2 .并行存儲器有哪幾種編址方式？簡述低位交叉編址存儲器的工作原理。解：并行存儲器有單體多字、多體單字和多體多字等幾種系統(tǒng)。多體交叉訪問存儲器可分為高位交叉編址存儲器和低位交叉編址存儲器。低位交叉編址又稱為橫向編址，連續(xù)的地址分布在相鄰的存儲體中，而同一存儲體內的地址都是不連續(xù)的。存儲器地址寄存器的低位部分經(jīng)過譯碼選擇不同的存儲

41、體，而高位部分則指向存儲體內的存儲字。如果采用分時啟動的方法，可以在不改變每個存儲體存取周期的前提下，提高整個主存的速度。2 2 .并行存儲器有哪幾種編址方式？簡述低位交叉編址存儲器的工作原理。解：并行存儲器有單體多字、多體單字和多體多字等幾種系統(tǒng)。多體交叉訪問存儲器可分為高位交叉編址存儲器和低位交叉編址存儲器。低位交叉編址又稱為橫向編址，連續(xù)的地址分布在相鄰的存儲體中，而同一存儲體內的地址都是不連續(xù)的。存儲器地址寄存器的低位部分經(jīng)過譯碼選擇不同的存儲體，而高位部分則指向存儲體內的存儲字。如果采用分時啟動的方法，可以在不改變每個存儲體存取周期的前提下，提高整個主存的速度。2 3 .什么是高速緩

42、沖存儲器？它與主存是什么關系？其基本工作過程如何？解：高速緩沖存儲器位于主存和CPU之間，用來存放當前正在執(zhí)行的程序段和數(shù)據(jù) 中的活躍部分，使CPU的訪存操作大多數(shù)針對Cache進行，從而使程序的執(zhí)行速度大大 提高。高速緩沖存儲器的存取速度接近于CPU的速度，但是容量較小，它保存的信息只是主存中最急需處理的若干塊的副本。當CPU發(fā)出讀請求時，如果Cache命中，就直接對 Cache 進行讀操作，與主存無關；如果Cache 不命中，則仍需訪問主存，并把該塊信息一次從主存調入 Cache 內。若此時Cache 已滿，則須根據(jù)某種替換算法，用這個塊替換掉 Cache 中原來的某塊信息。2 4 . C

43、ache做在CPU芯片內有什么好處？將指令Cache和數(shù)據(jù)Cache分開又有什么好處？解：Cache做在CPU芯片內可以提高CPU訪問Cache的速度。將指令Cache和數(shù)據(jù) Cache 分開的好處是分體緩存支持并行訪問，即在取指部件取指令的同時，取數(shù)部件要取數(shù)據(jù)。并且，指令在程序執(zhí)行中一般不需要修改，故指令Cache 中的內容不需寫回到主存中去。2 5 .設某機主存容量為4 MB , Cache容量為16 KB，每塊包含8個字，每字3 2位, 設計一個四路組相聯(lián)映像(即 Cache 每組內共有四個塊)的 Cache 組織，要求：(1 )畫出主存地址字段中各段的位數(shù)。設Cache的初態(tài)為空，C

44、PU依次從主存第0 、1 、2、？、99號單元讀出 1 0 0個字(主存一次讀出一個字)，并重復按此次序讀8 次，問命中率是多少？(3 ) 若Cache的速度是主存的6 倍，試問有Cache和無Cache相比，速度提高多少 倍？解：(1) 主存容量為4 MB,按字節(jié)編址，所以主存地址為2 2 位，地址格式如 圖5 - 2 9所示。(2)由于每個字塊有8 個字，所以主存第0、1 、2、？、99號字單元分別在字塊0 1 2中，采用四路組相聯(lián)映像將分別映像到第0組12組中，但Cache起始為空，所以第一次讀時每一塊中的第一個單元沒命中，但后面7次每個單元均可以命中。(3 )設Cache的存取周期為T

45、 ,則主存的存取周期為6 T。無Cache的訪存時間為6 T所以速度提高倍數(shù)=6 + 1.096 = 5 .47倍。2 6 .什么叫虛擬存儲器？采用虛擬存儲技術能解決什么問題？解：虛擬存儲器由主存儲器和聯(lián)機工作的輔助存儲器(通常為磁盤存儲器)共同組成，這兩個存儲器在硬件和系統(tǒng)軟件的共同管理下工作，對于應用程序員，可以把它們看作是一個單一的存儲器。采用虛擬存儲技術可以解決主存容量不足的問題。虛擬存儲器將主存和輔存的地址空間統(tǒng)一編址，形成一個龐大的存儲空間。在這個大空間里，用戶可以自由編程，完全不必考慮程序在主存是否裝得下以及這些程序將來在主存中的實際存放位置。2 7 .已知采用頁式虛擬存儲器，某

46、程序中一條指令的虛地址是：000001111111100000 o該程序的頁表起始地址是0 0 11,頁面大小1 K ,頁表中有關單兀最末四位(實頁號)見下表：請指出指令地址(虛地址)變換后的主存實地址。解：頁面大小1 K ,頁內地址1 0位，根據(jù)頁表，可以得出主存實地址為1 1 0 0 1 11 1 1 0 0 0 0 0 O第六章.控制器有哪幾種控制方式？各有何特點？解：控制器的控制方式可以分為3種：同步控制方式、異步控制方式和聯(lián)合控制方式。同步控制方式的各項操作都由統(tǒng)一的時序信號控制，在每個機器周期中產(chǎn)生統(tǒng)一數(shù)目的節(jié)拍電位和工作脈沖。這種控制方式設計簡單，容易實現(xiàn)；但是對于許多簡單指令來

47、說會有較多的空閑時間，造成較大數(shù)量的時間浪費，從而影響了指令的執(zhí)行速度。異步控制方式的各項操作不采用統(tǒng)一的時序信號控制，而根據(jù)指令或部件的具體情況決定，需要多少時間，就占用多少時間。異步控制方式?jīng)]有時間上的浪費，因而提高了機器的效率，但是控制比較復雜。聯(lián)合控制方式是同步控制和異步控制相結合的方式。.什么是三級時序系統(tǒng)？解：三級時序系統(tǒng)是指機器周期、節(jié)拍和工作脈沖。計算機中每個指令周期劃分為若干個機器周期，每個機器周期劃分為若干個節(jié)拍，每個節(jié)拍中設置一個或幾個工作脈沖。.控制器有哪些基本功能？它可分為哪幾類？分類的依據(jù)是什么？解：控制器的基本功能有：(1 )從主存中取出一條指令，并指出下一條指令

48、在主存中的位置。(2)對指令進行譯碼或測試，產(chǎn)生相應的操作控制信號，以便啟動規(guī)定的動作。(3 )指揮并控制CPU、主存和輸入輸出設備之間的數(shù)據(jù)流動?？刂破骺煞譃榻M合邏輯型、存儲邏輯型、組合邏輯與存儲邏輯結合型3 類，分類的依據(jù)在于控制器的核心一一一微操作信號發(fā)生器(控制單元CU的實現(xiàn)方法不同。.中央處理器有哪些功能？它由哪些基本部件所組成？解：從程序運行的角度來看， CPU 的基本功能就是對指令流和數(shù)據(jù)流在時間與空間上實施正確的控制。對于馮諾依曼結構的計算機而言，數(shù)據(jù)流是根據(jù)指令流的操作而形成的，也就是說數(shù)據(jù)流是由指令流來驅動的。中央處理器由運算器和控制器組成。.中央處理器中有哪幾個主要寄存器

49、？試說明它們的結構和功能。解： CPU 中的寄存器是用來暫時保存運算和控制過程中的中間結果、 最終結果及控制、狀態(tài)信息的，它可分為通用寄存器和專用寄存器兩大類。通用寄存器可用來存放原始數(shù)據(jù)和運算結果，有的還可以作為變址寄存器、計數(shù)器、地址指針等。專用寄存器是專門用來完成某一種特殊功能的寄存器，如程序計數(shù)器PC 、指令寄存器IR、存儲器地址寄存器MAR、存儲器數(shù)據(jù)寄存器MDR狀態(tài)標志寄存器PSWR 等。.某機CPU芯片的主振頻率為8 MHz,其時鐘周期是多少仙s ?若已知每個機器周 期平均包含4個時鐘周期，該機的平均指令執(zhí)行速度為0. 8 MIPS,試問：(1 )平均指令周期是多少s s ?(2

50、 )平均每個指令周期含有多少個機器周期？(3)若改用時鐘周期為0 . 4 ns的CPU芯片，則計算機的平均指令執(zhí)行速度又是多少 MIPS ？(4)若要得到4 0萬次/s的指令執(zhí)行速度，則應采用主振頻率為多少 MHz的CPUS 片？解：時鐘周期=1 + 8 MHz = 0 . 1 2 5仙s(1) 平均指令周期= 1 + 0 . 8 MIPS = 1 .25 ns(2)機器周期=0.125sX4 = 0.5s平均每個指令周期的機器周期數(shù)=1.25ns+0.5ns+4=2.5(4) 主振頻率= 4 MHz7 .以一條典型的單地址指令為例，簡要說明下列部件在計算機的取指周期和執(zhí)行周期 中的作用。(1

51、 )程序計數(shù)器PC ;(2)指令寄存器IR ;(3 ) 算術邏輯運算部件ALU ;(4 )存儲器數(shù)據(jù)寄存器MDR;(5 ) 存儲器地址寄存器MAR。解：(1) 程序計數(shù)器PC:存放指令地址；(2)指令寄存器IR :存放當前指令；(3 ) 算術邏輯運算部件ALU :進行算邏運算；(4)存儲器數(shù)據(jù)寄存器MDR:存放寫入或讀出的數(shù)據(jù)/指令；(5)存儲器地址寄存器MAR:存放寫入或讀出的數(shù)據(jù)/指令的地址。 以單地址指令“加 1 (INC A) ”為例，該指令分為3個周期：取指周期、分析取數(shù)周期、執(zhí)行周期。3 個 周期完成的操作如表6 -2所示。8 .什么是指令周期？ 什么是CPU周期？它們之間有什么關

52、系？解：指令周期是指取指令、分析取數(shù)到執(zhí)行指令所需的全部時間。CPU周期(機器周期)是完成一個基本操作的時間。一個指令周期劃分為若干個CPU周期。9 .指令和數(shù)據(jù)都存放在主存，如何識別從主存儲器中取出的是指令還是數(shù)據(jù)？解：指令和數(shù)據(jù)都存放在主存，它們都以二進制代碼形式出現(xiàn)，區(qū)分的方法為：(1)取指令或數(shù)據(jù)時所處的機器周期不同：取指周期取出的是指令；分析取數(shù)或執(zhí)行 周期取出的是數(shù)據(jù)。(2)取指令或數(shù)據(jù)時地址的來源不同：指令地址來源于程序計數(shù)器；數(shù)據(jù)地址來源于地址形成部件。0 . CPU中指令寄存器是否可以不要？指令譯碼器是否能直接對存儲器數(shù)據(jù)寄存器MDR中的信息譯碼？ 為什么？請以無條件轉移指令

53、JMP A為例說明。解：指令寄存器不可以不要。指令譯碼器不能直接對 MDR中的信息譯碼，因為在取 指周期MDR的內容是指令，而在取數(shù)周期MDR的內容是操作數(shù)。以JMP A指令為例，假 設指令占兩個字，第一個字為操作碼，第二個字為轉移地址，它們從主存中取出時都需要經(jīng)過MDR,其中只有第一個字需要送至指令寄存器，并且進行指令的譯碼，而第二個字不需要送指令寄存器。.設一地址指令格式如下： OP A現(xiàn)在有4條一地址指令：LOAD(取數(shù))、ISZ (加“1”為零跳)、DSZ(減“1” 為零跳)、STORE存數(shù))，在一臺單總線單累加器結構的機器上運行，試排出這4 條指令的微操作序列。要求：當排ISZ和DS

54、Z指令時不要破壞累加寄存器Acc原來的內容解：（1） LOAD （取數(shù)）指令PC - MAR , READ;取指令MM- MDRMDR- IR , PC + 1 - PCA - MAR , READ;取數(shù)據(jù)送 AccMM- MDRMDR- Acc（2 ） ISZ （加“ 1 ”為零跳）指令取指令微操作略。A - MAR , READ;取數(shù)據(jù)送 AccMM- MDRMDR- AccAcc+ 1 - Acc ;加 1If Z = 1 then PC + 1 - PC ；結果為 0 , PC + 1Acc - MDR , WRITE;保存結果MDR- MMAcc 1 - Acc;恢復 AccDSZ

55、(減“1 ”為零跳)指令取指令微操作略。A - MAR , READ;取數(shù)據(jù)送 AccMM- MDRMDR- AccAcc 1 - Acc ;減 1， PC ;保存結果AccAcc 中的數(shù)據(jù)寫If Z = 1 then PC + 1 - PCAcc - MDR , WRITEMDR- MMAcc+ 1 - AccSTORE(存數(shù))指令：取指令微操作略。A f MAR入主存單元Acc - MDR , WRITEMDR- MM1 2 .某計算機的CPU內部結構如圖6唱2 2 所示。兩組總線之間的所有數(shù)據(jù)傳送通 過ALU。ALU還具有完成以下功能的能力：F = A ; F = BF = A+1;F

56、= B+lF = A 1;F = B - 1寫出轉子指令（JSR）的取指和執(zhí)行周期的微操作序列。JSR指令占兩個字，第一個字是 操作碼，第二個字是子程序的入口地址。返回地址保存在存儲器堆棧中，堆棧指示器始終指向棧頂。解：PC - B , F = B , F - MAR , Read;取指令的第一個字PC - B,F = B + 1 ,F - PCMDR - B , F = B , F - IRPC - B,F = B,F - MAR , Read;取指令的第二個字PC - B,F = B + 1 ,F - PCMDR - B , F = B , F - YSP - B,F = B - 1 ,F

57、 - SP,F - MAR ;修改棧指針，返回地址壓 入堆棧 PC - B,F = B,F - MDR , WriteA,F = A,F - PC;子程序的首地址f PC End1 3 .某機主要部件如圖6 -2 3所示。(1 )請補充各部件間的主要連接線，并注明數(shù)據(jù)流動方向。(2)擬出指令ADD (RI ) , (R2 ) +的執(zhí)行流程(含取指過程與確定后繼指令地址) 。該指令的含義是進行加法操作，源操作數(shù)地址和目的操作數(shù)地址分別在寄存 器R1和R2中，目的操作數(shù)尋址方式為自增型寄存器問址。解：(1) 將各部件間的主要連接線補充完后如圖6- 2 4所示(2) 指令ADD (RI ) , (R

58、2 ) +的含義為(R1 ) ) + ( (R2 ) ) - (R2 )(R2 ) + 1 - R 2指令的執(zhí)行流程如下：(P。- MAR;取指令 Read M (MAR - MDR - IR(P。 + 1 - PC;取被加數(shù)；取加數(shù)；修改目的地址；求和并保存結果(R1 ) f MARReadM (MAR - MDR - C(R2 ) f MARReadM (MAR - MDR - D(R2 ) + 1 - R 2(Q + (D) - MDRWriteMDR- MM1 4 . CPU結構如圖6唱2 5 所示，其中有一個累加寄存器AC、一個狀態(tài)條件寄存器 和其他4個寄存器，各部件之間的連線表示數(shù)

59、據(jù)通路，箭頭表示信息傳送方向。(1)標明4個寄存器的名稱。(2 )簡述指令從主存取出送到控制器的數(shù)據(jù)通路。(3 )簡述數(shù)據(jù)在運算器和主存之間進行存取訪問的數(shù)據(jù)通路。解：(1) 這4個寄存器中，a為存儲器數(shù)據(jù)寄存器MDR, b為指令寄存器IR ,c 為存儲器地址寄存器MAR， d 為程序計數(shù)器PC 。(2) 取指令的數(shù)據(jù)通路：PC - MAR - MM - MDR - IR(3 ) 數(shù)據(jù)從主存中取出的數(shù)據(jù)通路(設數(shù)據(jù)地址為 X) : X - MAR - MM - MDR -ALU - AC數(shù)據(jù)存入主存中的數(shù)據(jù)通路(設數(shù)據(jù)地址為Y) : Y - MAR , AC - MDR - MM1 5 .什么

60、是微命令和微操作？什么是微指令？ 微程序和機器指令有何關系？ 微程序和程序之間有何關系？解：微命令是控制計算機各部件完成某個基本微操作的命令。微操作是指計算機中最基本的、不可再分解的操作。微命令和微操作是一一對應的，微命令是微操作的控制信號，微操作是微命令的操作過程。微令是若干個微命令的集合。微程序是機器指令的實時解釋器，每一條機器指令都對應一個微程序。微程序和程序是兩個不同的概念。微程序是由微指令組成的，用于描述機器指令，實際上是機器指令的實時解釋器，微程序是由計算機的設計者事先編制好并存放在控制存儲器中的，一般不提供給用戶；程序是由機器指令組成的，由程序員事先編制好并存放在主存儲器中。1