計(jì)算機(jī)控制系統(tǒng)：第7章 計(jì)算機(jī)控制系統(tǒng)的實(shí)現(xiàn)技術(shù)1

1、計(jì)算機(jī)控制系統(tǒng)哈爾濱工業(yè)大學(xué)（威海）控制科學(xué)與工程系Computer Control System第七章 計(jì)算機(jī)控制系統(tǒng)的實(shí)現(xiàn)技術(shù) 7.1 硬件組成與輸入輸出接口 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì) 7.3 量化效應(yīng)分析 7.4 采樣頻率的選取 7.5 抗干擾與可靠性技術(shù) 7.6 數(shù)字控制插補(bǔ)原理第七章 計(jì)算機(jī)控制系統(tǒng)的實(shí)現(xiàn)技術(shù) 7.1 硬件組成與輸入輸出接口 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì) 7.3 量化效應(yīng)分析 7.4 采樣頻率的選取 7.5 抗干擾與可靠性技術(shù) 7.6 數(shù)字控制插補(bǔ)原理 7.1 硬件組成與輸入輸出接口一、計(jì)算機(jī)控制系統(tǒng)的基本組成 7.1 硬件組成與輸入輸出接口一、計(jì)算機(jī)控制

2、系統(tǒng)的基本組成對(duì)控制用計(jì)算機(jī)系統(tǒng)的硬件要求1. 對(duì)計(jì)算機(jī)主機(jī)的要求 實(shí)時(shí)處理能力 比較完善的中斷系統(tǒng) 對(duì)指令系統(tǒng)的要求 對(duì)內(nèi)存的要求 2. 對(duì)過(guò)程輸入輸出通道的要求 有足夠的輸入通道數(shù)，并具有一定的擴(kuò)充能力有足夠的精度和分辨率 應(yīng)有足夠的變換速度 7.1 硬件組成與輸入輸出接口一、計(jì)算機(jī)控制系統(tǒng)的基本組成對(duì)控制用計(jì)算機(jī)系統(tǒng)的硬件要求3. 對(duì)應(yīng)用軟件系統(tǒng)的要求 實(shí)時(shí)性強(qiáng)、可靠性好、具有在線修改能力、輸入輸出功能強(qiáng)等4. 方便的人機(jī)聯(lián)系 顯示屏 、各種功能鍵 、輸入數(shù)據(jù)功能鍵等5. 系統(tǒng)的可靠性和可維護(hù)性 可靠性指系統(tǒng)無(wú)故障運(yùn)行能力 指標(biāo)平均無(wú)故障間隔時(shí)間。 7.1 硬件組成與輸入輸出接口一、計(jì)算

3、機(jī)控制系統(tǒng)的基本組成對(duì)控制用計(jì)算機(jī)的選擇1. 運(yùn)算速度影響因素：系統(tǒng)計(jì)算工作量、采樣周期、指令系統(tǒng)、硬件支持2. 計(jì)算機(jī)字長(zhǎng)量化誤差應(yīng)與A/D的字長(zhǎng)相協(xié)調(diào)信號(hào)的動(dòng)態(tài)范圍與采樣周期T的關(guān)系若T減小，但又希望量化誤差保持不變，則所需的計(jì)算機(jī)的字長(zhǎng)就要相應(yīng)增加 7.1 硬件組成與輸入輸出接口二、計(jì)算機(jī)控制系統(tǒng)的模擬輸出通道1. D/A的主要指標(biāo) 精度精度是反映實(shí)際輸出與理想數(shù)學(xué)模型輸出信號(hào)接近的程度。 分辨率分辨率可定義為當(dāng)輸入數(shù)字量發(fā)生單位數(shù)碼變化時(shí)輸出模擬量的變化量。分辨率也常用數(shù)字量的位數(shù)來(lái)表示。 轉(zhuǎn)換時(shí)間最小有效位常以LSB表示，故轉(zhuǎn)換時(shí)間定義為D/A轉(zhuǎn)換器中的輸入代碼有滿刻度值的變化時(shí)，其

4、輸出模擬信號(hào)達(dá)到滿刻度值LSB時(shí)所需要的時(shí)間。 7.1 硬件組成與輸入輸出接口二、計(jì)算機(jī)控制系統(tǒng)的模擬輸出通道2. D/A的選擇原則 在性能上必須滿足D/A轉(zhuǎn)換的技術(shù)要求 在結(jié)構(gòu)和應(yīng)用上滿足接口方便、外圍電路簡(jiǎn)單、價(jià)格低廉等要求 對(duì)于D/A轉(zhuǎn)換器字長(zhǎng)n的選擇，可以由其后的執(zhí)行機(jī)構(gòu)的動(dòng)態(tài)范圍來(lái)選定執(zhí)行機(jī)構(gòu)的死區(qū)電壓 執(zhí)行機(jī)構(gòu)最大輸入 7.1 硬件組成與輸入輸出接口二、計(jì)算機(jī)控制系統(tǒng)的模擬輸出通道3. 多路D/A輸出時(shí)的實(shí)現(xiàn)方式 7.1 硬件組成與輸入輸出接口三、計(jì)算機(jī)控制系統(tǒng)的模擬輸入通道 7.1 硬件組成與輸入輸出接口三、計(jì)算機(jī)控制系統(tǒng)的模擬輸入通道 1. A/D的主要指標(biāo)(1) 精度指對(duì)應(yīng)一

5、個(gè)給定的數(shù)字量的實(shí)際模擬量輸入與理論模擬量輸入接近的程度。(2) 分辨率指輸出數(shù)字量對(duì)輸入模擬量變化的分辨能力。即設(shè)A/D轉(zhuǎn)換器的位數(shù)為n，則A/D轉(zhuǎn)換器的分辨率為(3) 轉(zhuǎn)換時(shí)間從A/D轉(zhuǎn)換的啟動(dòng)信號(hào)加入時(shí)起，到獲得數(shù)字輸出信號(hào)為止，所需的時(shí)間。(4) 量程 指測(cè)量的模擬量的變化范圍。單極性（如0-10V）和雙極性（例如-5V-+5V） 7.1 硬件組成與輸入輸出接口三、計(jì)算機(jī)控制系統(tǒng)的模擬輸入通道 2. A/D的選擇(1) A/D輸出的方式、對(duì)啟動(dòng)信號(hào)的要求、A/D的轉(zhuǎn)換精度和轉(zhuǎn)換時(shí)間、穩(wěn)定性及抗干擾能力等(2) A/D轉(zhuǎn)換器的精度與傳感器的精度有關(guān)，一般比傳感器的精度高一個(gè)數(shù)量級(jí)；A/D

6、轉(zhuǎn)換器的轉(zhuǎn)換速率還與系統(tǒng)的頻帶有關(guān)(3) 根據(jù)輸入模擬信號(hào)的動(dòng)態(tài)范圍可選擇A/D轉(zhuǎn)換器位數(shù)n 模入信號(hào)的最大值 模入信號(hào)的最小值 7.1 硬件組成與輸入輸出接口三、計(jì)算機(jī)控制系統(tǒng)的模擬輸入通道 3. CPU和A/D轉(zhuǎn)換電路之間的I/O控制方式(1) 查詢方式 由CPU執(zhí)行I/O指令啟動(dòng)并完成。每次傳送數(shù)據(jù)之前，要先輸入A/D轉(zhuǎn)換器狀態(tài)，經(jīng)過(guò)查詢符合條件后才可以進(jìn)行數(shù)據(jù)的I/O。 應(yīng)用靈活，但在讀寫數(shù)據(jù)端口指令之前需要重復(fù)執(zhí)行多次查詢狀態(tài)的指令，當(dāng)外設(shè)速度比較慢時(shí)，會(huì)造成CPU效率的大大降低。 7.1 硬件組成與輸入輸出接口三、計(jì)算機(jī)控制系統(tǒng)的模擬輸入通道 3. CPU和A/D轉(zhuǎn)換電路之間的I/

7、O控制方式(2) 中斷方式 可以省掉重復(fù)繁瑣的查詢，并可及時(shí)響應(yīng)外設(shè)的要求。 在這種方式下，CPU和外設(shè)基本上實(shí)現(xiàn)了并行工作 由于增加了中斷管理功能，所以對(duì)應(yīng)的接口電路和程序要比查詢方式復(fù)雜。 7.1 硬件組成與輸入輸出接口三、計(jì)算機(jī)控制系統(tǒng)的模擬輸入通道 3. CPU和A/D轉(zhuǎn)換電路之間的I/O控制方式(3) DMA方式在高速數(shù)據(jù)采集系統(tǒng)中，不僅要選用高速A/D轉(zhuǎn)換電路，而且傳送轉(zhuǎn)換結(jié)果也要求非常及時(shí)迅速，可以考慮選用DMA方式 7.1 硬件組成與輸入輸出接口四、計(jì)算機(jī)控制系統(tǒng)的數(shù)字輸入輸出通道輸入緩沖器 對(duì)外部輸入信號(hào)進(jìn)行緩沖、加強(qiáng)和選通 輸出鎖存器將CPU輸出的數(shù)據(jù)或控制信號(hào)進(jìn)行鎖存，以

8、便放大驅(qū)動(dòng)執(zhí)行機(jī)構(gòu)作用于被控對(duì)象I/O電氣轉(zhuǎn)換部分的功能 濾波、電平轉(zhuǎn)換、隔離、功率驅(qū)動(dòng)等 7.1 硬件組成與輸入輸出接口四、計(jì)算機(jī)控制系統(tǒng)的數(shù)字輸入輸出通道 7.1 硬件組成與輸入輸出接口四、計(jì)算機(jī)控制系統(tǒng)的數(shù)字輸入輸出通道信號(hào)調(diào)理1. 直流電壓信號(hào)的調(diào)整設(shè)計(jì)相應(yīng)的調(diào)理電路（如分壓、放大等），將直流信號(hào)轉(zhuǎn)換成計(jì)算機(jī)所能接受電壓形式，再直接使用A/D轉(zhuǎn)換器。2. 直流電流信號(hào)的調(diào)理設(shè)計(jì)電流到電壓的轉(zhuǎn)換電路3. 數(shù)字信號(hào)的調(diào)理主要是進(jìn)行隔離、放大及限幅整形，將微弱的信號(hào)變成滿足接口要求的等幅脈沖序列。對(duì)于數(shù)字量的測(cè)量主要應(yīng)用于對(duì)頻率的測(cè)量和對(duì)轉(zhuǎn)速的測(cè)量。 7.1 硬件組成與輸入輸出接口五、總線總

9、線概念總線是一組信號(hào)線的集合。這些線是系統(tǒng)的各插件間（或插件內(nèi)部各芯片間）、各系統(tǒng)之間傳送規(guī)定信息的公共通道，有時(shí)也稱數(shù)據(jù)公路，通過(guò)它們可以把各種數(shù)據(jù)和命令傳送到各自要去的地方。 7.1 硬件組成與輸入輸出接口五、總線(1) STD 總線目前工業(yè)控制及工業(yè)檢測(cè)系統(tǒng)中使用廣泛兼容性好，能夠支持任何8位或16位微處理器具有以下特點(diǎn)：小板結(jié)構(gòu)，高度模塊化嚴(yán)格的標(biāo)準(zhǔn)化，廣泛的兼容性面向I/O的開放式設(shè)計(jì)，適合工業(yè)控制應(yīng)用高可靠性 7.1 硬件組成與輸入輸出接口五、總線(2) IBM PC/AT 總線 PC機(jī)的主板上設(shè)計(jì)了供輸入輸出用的總線，這些總線引至系統(tǒng)板上的5個(gè)或8個(gè)62腳的插座上，這些插座稱為擴(kuò)

10、展插槽PC/AT總線對(duì)環(huán)境要求較高，無(wú)法保證在工業(yè)現(xiàn)場(chǎng)可靠運(yùn)行。PCAT總線都是主要采取將微處理器芯片總線經(jīng)緩沖直接映射到系統(tǒng)總線上，沒(méi)有支持總線仲裁的硬件邏輯，因而不支持多主系統(tǒng)ISA / EASA / PCI / PCIE / AGP 7.1 硬件組成與輸入輸出接口五、總線(3) RS-232C 串行接口標(biāo)準(zhǔn)總線 采用RS232C作串行通訊時(shí)，傳輸數(shù)據(jù)的速率可調(diào)，一般可達(dá)幾十Kb。兩種連接系統(tǒng)的方式：近程（傳輸距離小于15m）通訊，這時(shí)可以用RS232C電纜直接連接遠(yuǎn)程（15m以上的長(zhǎng)距離）通訊，需要采用調(diào)制解調(diào)器（MODEM）經(jīng)電話線進(jìn)行 7.1 硬件組成與輸入輸出接口五、總線(4) 其

11、它總線 RS-422 / RS-485USBI2C （IIC）VXI現(xiàn)場(chǎng)總線第七章 計(jì)算機(jī)控制系統(tǒng)的實(shí)現(xiàn)技術(shù) 7.1 硬件組成與輸入輸出接口 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì) 7.3 量化效應(yīng)分析 7.4 采樣頻率的選取 7.5 抗干擾與可靠性技術(shù) 7.6 數(shù)字控制插補(bǔ)原理 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)一、軟件分類 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)二、實(shí)時(shí)控制程序設(shè)計(jì)語(yǔ)言的選用機(jī)器語(yǔ)言（即機(jī)器指令）匯編語(yǔ)言高級(jí)語(yǔ)言高級(jí)語(yǔ)言和匯編語(yǔ)言的混合使用 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)三、實(shí)時(shí)控制軟件(1) 實(shí)時(shí)管理軟件實(shí)時(shí)時(shí)鐘管理輸入輸出信息管理中斷管理功能任務(wù)調(diào)度人機(jī)聯(lián)系設(shè)置系統(tǒng)的初始狀態(tài)(2)

12、 過(guò)程監(jiān)視及控制算法計(jì)算軟件數(shù)據(jù)變換處理程序控制指令生成程序 事故處理程序 信息管理程序 基本運(yùn)算程序碼制及格式轉(zhuǎn)換程序 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)四、減少計(jì)算時(shí)延A/DD/AD(z)t1t2t3延時(shí)t算法I： 包括那些為了得到當(dāng)前輸出值而必須進(jìn)行的計(jì)算。算法II： 包括那些為了得到下一時(shí)刻輸出值而必須進(jìn)行的 計(jì)算，以及與當(dāng)前輸出無(wú)關(guān)的其它計(jì)算和管理算法。 控制算法的輸出時(shí)刻1控制算法的輸出時(shí)刻2控制算法的輸出時(shí)刻3 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)五、控制算法的編排結(jié)構(gòu)1. 直接型結(jié)構(gòu) 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)五、控制算法的編排結(jié)構(gòu)1. 直接型結(jié)構(gòu)直接型結(jié)構(gòu)的實(shí)現(xiàn)比較簡(jiǎn)單，不需

13、要做任何變換。嚴(yán)重的缺陷：如果控制器中任一系數(shù)存在誤差，則將使控制器所有的零極點(diǎn)產(chǎn)生相應(yīng)的變化。 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)五、控制算法的編排結(jié)構(gòu)2. 串聯(lián)型結(jié)構(gòu)Di為或?qū)(z)的分子分母因式分解，得一階或二階的環(huán)節(jié)乘積,可以用這些低階環(huán)節(jié)的編排結(jié)構(gòu)（采用直接型編排實(shí)現(xiàn)）進(jìn)行串聯(lián)而得。 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)五、控制算法的編排結(jié)構(gòu)2. 串聯(lián)型結(jié)構(gòu)Di為或 如果低階控制器中任一系數(shù)有誤差，不會(huì)使控制器所有的零極點(diǎn)產(chǎn)生相應(yīng)的變化。 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)五、控制算法的編排結(jié)構(gòu)3. 并聯(lián)型結(jié)構(gòu)Di為或?qū)(z)進(jìn)行部分分式展開 ，得一階或二階環(huán)節(jié)之和?？梢杂眠@些低階環(huán)節(jié)的

14、編排結(jié)構(gòu)（采用直接型編排實(shí)現(xiàn)）進(jìn)行并聯(lián)而得。 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)五、控制算法的編排結(jié)構(gòu)3. 并聯(lián)型結(jié)構(gòu) 如果低階控制器中任一系數(shù)有誤差，不會(huì)使控制器所有的零極點(diǎn)產(chǎn)生相應(yīng)的變化。 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)六、比例因子的配置原因：定點(diǎn)數(shù)要求、D/A前要求原則:(1) 絕大多數(shù)情況下，使各支路信號(hào)不上溢(2) 盡量減少動(dòng)態(tài)信號(hào)的下溢值，減小不靈敏區(qū)，提高分辨率 (3) 控制算法各支路的比例因子可以采用實(shí)際物理量的最大值與計(jì)算機(jī)代碼的最大值之比來(lái)確定，采用2的整次冪來(lái)縮放(4) 要保證配置比例因子前后，支路的增益與總的傳遞特性保持不變 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)六、比例因子

15、的配置原則:(5) A/D和D/A比例因子的計(jì)算A/D的傳遞系數(shù) KAD=1/uimax D/A具有傳遞系數(shù) KDA=uomax 為了不改變信號(hào)的傳遞關(guān)系，需要在計(jì)算機(jī)內(nèi)配置相應(yīng)的比例因子1/KAD和1/KDA。 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)五、比例因子的配置控制器增益大于1的情況: |D(z)|=K*|D1(z)|1，( K1且|D1(z)| 1) 處理方法: 計(jì)算機(jī)實(shí)現(xiàn)增益小于1的控制器D1(z)，其余增益移到系統(tǒng)模擬部分完成并設(shè)置限幅。 將大于1的增益放到最后，并在該增益之前設(shè)置數(shù)字限幅保護(hù)，防止輸入信號(hào)較大時(shí)發(fā)生上溢。 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)七、嵌入式實(shí)現(xiàn)技術(shù)1. 概念與

16、分類概念I(lǐng)EEE定義 ：“嵌入式系統(tǒng)是控制、監(jiān)視或輔助設(shè)備、機(jī)器甚至工廠操作的裝置。”一般定義：“以應(yīng)用為中心、以計(jì)算機(jī)技術(shù)為基礎(chǔ)、軟件硬件可裁剪、適應(yīng)應(yīng)用系統(tǒng)對(duì)功能、可靠性、成本、體積、功耗嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)。” 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)七、嵌入式實(shí)現(xiàn)技術(shù)1. 概念與分類嵌入式系統(tǒng)的特點(diǎn)小型系統(tǒng)內(nèi)核；專用性較強(qiáng)；系統(tǒng)精簡(jiǎn)，以減少控制系統(tǒng)成本，利于實(shí)現(xiàn)系統(tǒng)安全；采用高實(shí)時(shí)性的操作系統(tǒng)，且軟件要固化存儲(chǔ)；使用多任務(wù)的操作系統(tǒng)，使軟件開發(fā)標(biāo)準(zhǔn)化；嵌入式系統(tǒng)開發(fā)需要專門的工具和環(huán)境。 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)七、嵌入式實(shí)現(xiàn)技術(shù)1. 概念與分類分類硬件方面：芯片級(jí)嵌入（含程序或算

17、法的處理器）模塊級(jí)嵌入（系統(tǒng)中的某個(gè)核心模塊）系統(tǒng)級(jí)嵌入 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)七、嵌入式實(shí)現(xiàn)技術(shù)1. 概念與分類分類軟件方面（根據(jù)實(shí)時(shí)性要求）：非實(shí)時(shí)系統(tǒng)（例如PDA等）實(shí)時(shí)系統(tǒng)硬實(shí)時(shí)系統(tǒng)若系統(tǒng)在指定的時(shí)間內(nèi)未能實(shí)現(xiàn)某個(gè)確定的任務(wù)，就會(huì)引起系統(tǒng)崩潰或?qū)е轮旅e(cuò)誤（如導(dǎo)彈飛行姿態(tài)控制）。軟實(shí)時(shí)系統(tǒng)在該類系統(tǒng)中雖然響應(yīng)時(shí)間同樣重要，但是超時(shí)卻不會(huì)導(dǎo)致致命錯(cuò)誤，這也意味著偶爾超過(guò)時(shí)間限制是可以容忍的（如消費(fèi)類產(chǎn)品） 。 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)七、嵌入式實(shí)現(xiàn)技術(shù)2. 嵌入式處理器(1) 嵌入式微控制器 (MicoController Unit, MCU)典型代表是單片機(jī)單片機(jī)芯片

18、內(nèi)部集成ROM、RAM、總線、定時(shí)器/計(jì)時(shí)器、I/O、串行口、A/D、D/A等各種必要的功能和外設(shè)在工作溫度、抗電磁干擾、可靠性等方面一般都做了各種增強(qiáng)體積小、功耗成本低，比較適合控制。 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)七、嵌入式實(shí)現(xiàn)技術(shù)2. 嵌入式處理器(2) 嵌入式微處理器(Embedded MicroProcessor Unit, EMPU)基礎(chǔ)是通用計(jì)算機(jī)中的CPU只保留與嵌入式應(yīng)用密切相關(guān)的功能硬件，去掉其他冗余的功能部分目前的主要類型有ARM 、 PowerPC系列等 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)七、嵌入式實(shí)現(xiàn)技術(shù)2. 嵌入式處理器(3) 數(shù)字信號(hào)處理器 (Digital Si

19、gnal Processor, DSP) 專用于信號(hào)處理方面的處理器可進(jìn)行向量運(yùn)算、指針線性尋址等運(yùn)算量很大的數(shù)據(jù)處理具有很高編譯效率和指令執(zhí)行速度 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)七、嵌入式實(shí)現(xiàn)技術(shù)2. 嵌入式處理器(4) 嵌入式片上系統(tǒng) (System On Chip, SOC)在一個(gè)硅片上實(shí)現(xiàn)一個(gè)復(fù)雜的系統(tǒng)其最大的特點(diǎn)是實(shí)現(xiàn)了軟硬件的無(wú)縫結(jié)合，直接在處理器內(nèi)嵌入操作系統(tǒng)的代碼模塊 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)七、嵌入式實(shí)現(xiàn)技術(shù)3. 實(shí)時(shí)操作系統(tǒng)實(shí)時(shí)操作系統(tǒng)定義及特點(diǎn)實(shí)時(shí)操作系統(tǒng)RTOS是指能支持實(shí)時(shí)控制系統(tǒng)工作的操作系統(tǒng)，它可以在固定的時(shí)間內(nèi)對(duì)一個(gè)或多個(gè)由外設(shè)發(fā)出的信號(hào)做出適當(dāng)?shù)姆磻?yīng)

20、。實(shí)時(shí)操作系統(tǒng)的主要特征：規(guī)模小、中斷被屏蔽的時(shí)間很短、中斷處理時(shí)間短且任務(wù)切換很快。 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)七、嵌入式實(shí)現(xiàn)技術(shù)3. 實(shí)時(shí)操作系統(tǒng)商用的RTOS：VxWorks、pSOS、Palm OS等；功能穩(wěn)定可靠，具有比較完善的技術(shù)支持和售后服務(wù)價(jià)格昂貴而且都針對(duì)特定的硬件平臺(tái)。免費(fèi)的RTOS：Linux和C/OS等帶有源碼，但理解、消化并運(yùn)用在某應(yīng)用系統(tǒng)上也是一項(xiàng)艱苦的工作相應(yīng)的調(diào)試工具沒(méi)有免費(fèi)的。 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)七、嵌入式實(shí)現(xiàn)技術(shù)3. 實(shí)時(shí)操作系統(tǒng) 任務(wù)（或稱“線程”）及其任務(wù)工作狀態(tài)指擁有所有CPU資源的程序分段，為調(diào)度的基本單位整個(gè)應(yīng)用的一部分優(yōu)先級(jí)C

21、PU寄存器和?？臻g 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)七、嵌入式實(shí)現(xiàn)技術(shù)3. 實(shí)時(shí)操作系統(tǒng) 任務(wù)（或稱“線程”）及其任務(wù)工作狀態(tài) 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)七、嵌入式實(shí)現(xiàn)技術(shù)3. 實(shí)時(shí)操作系統(tǒng) 實(shí)時(shí)內(nèi)核實(shí)時(shí)內(nèi)核負(fù)責(zé)管理各個(gè)任務(wù)，為每個(gè)任務(wù)分配CPU時(shí)間，并負(fù)責(zé)任務(wù)間的通信。提供任務(wù)切換基本服務(wù)。 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)七、嵌入式實(shí)現(xiàn)技術(shù)3. 實(shí)時(shí)操作系統(tǒng)實(shí)時(shí)內(nèi)核可剝奪型不可剝奪型內(nèi)核可以剝奪正在運(yùn)行著的任務(wù)的CPU使用權(quán)內(nèi)核運(yùn)用某種算法決定任務(wù)運(yùn)行，直到該任務(wù)主動(dòng)將CPU控制權(quán)還回來(lái)。 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)七、嵌入式實(shí)現(xiàn)技術(shù)3. 實(shí)時(shí)操作系統(tǒng) 任務(wù)優(yōu)先級(jí)(priori

22、ty)任務(wù)按照其重要性被賦予優(yōu)先級(jí)靜態(tài)優(yōu)先級(jí)應(yīng)用程序執(zhí)行過(guò)程中諸任務(wù)優(yōu)先級(jí)不變?nèi)蝿?wù)及其時(shí)間約束在程序編譯時(shí)是已知的動(dòng)態(tài)優(yōu)先級(jí)應(yīng)用程序執(zhí)行過(guò)程中，任務(wù)的優(yōu)先級(jí)是可變的 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)七、嵌入式實(shí)現(xiàn)技術(shù)3. 實(shí)時(shí)操作系統(tǒng) 調(diào)度（dispatcher）內(nèi)核主要職責(zé)之一，決定哪個(gè)任務(wù)運(yùn)行調(diào)度是基于優(yōu)先級(jí)的基本調(diào)度算法先來(lái)先服務(wù) 最短周期優(yōu)先優(yōu)先級(jí)法 輪轉(zhuǎn)法多級(jí)隊(duì)列法 多級(jí)反饋隊(duì)列 多數(shù)實(shí)時(shí)內(nèi)核是基于優(yōu)先級(jí)調(diào)度的多種方法的復(fù)合 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)七、嵌入式實(shí)現(xiàn)技術(shù)3. 實(shí)時(shí)操作系統(tǒng) 其他重要概念互斥（Mutex）機(jī)制 信號(hào)量（Semaphore）機(jī)制 代碼臨界區(qū)（Crit

23、ical Section）臨界資源 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)七、嵌入式實(shí)現(xiàn)技術(shù)3. 實(shí)時(shí)操作系統(tǒng)評(píng)價(jià)指標(biāo)系統(tǒng)響應(yīng)時(shí)間（System response Time）：從系統(tǒng)發(fā)出處理要求，到系統(tǒng)給出應(yīng)答信號(hào)的過(guò)程所用的時(shí)間。任務(wù)切換時(shí)間（Context-switching time）：指任務(wù)之間切換所使用的時(shí)間。中斷延遲（Interrupt latency）：指從計(jì)算機(jī)接收到中斷信號(hào)到操作系統(tǒng)做出響應(yīng)，并完成切換轉(zhuǎn)入中斷服務(wù)程序的過(guò)程所用時(shí)間。 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)七、嵌入式實(shí)現(xiàn)技術(shù) 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)七、嵌入式實(shí)現(xiàn)技術(shù) 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)七、嵌入式實(shí)現(xiàn)技術(shù) 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)六、嵌入式實(shí)現(xiàn)技術(shù) 7.2 計(jì)算機(jī)控制系統(tǒng)的軟件設(shè)計(jì)七、嵌入式實(shí)現(xiàn)技術(shù)軟硬件協(xié)同設(shè)計(jì)技術(shù)