LCD工作原理介紹

1、LCD 控制器4.11.1 LCD工作原理如圖4-24 所示，LCD 的橫截面很像是很多層三明治疊在一起。每面最外一層是透明的玻璃基體，玻璃基體中間就是薄膜電晶體。顏色過(guò)濾器和液晶層可以顯示出紅、藍(lán)和綠三種最基本的顏色。通常，LCD后面都有照明燈以顯示畫(huà)面。1一般只要電流不變動(dòng)，液晶都在非結(jié)晶狀態(tài)。這時(shí)液晶允許任何光線通過(guò)。液晶層受到電壓變化的影響后，液晶只允許一定數(shù)量的光線通過(guò)。光線的反射角度按照液晶控制。當(dāng)液晶的供應(yīng)電壓變動(dòng)時(shí)，液晶就會(huì)產(chǎn)生變形，因而光線的折射角度就會(huì)不同，從而產(chǎn)生色彩的變化。2一個(gè)完整的TFT 顯示屏由很多像素構(gòu)成，每個(gè)像素象一個(gè)可以開(kāi)關(guān)的晶體管。這樣就可以控制TFT 顯

2、示屏的分辨率。如果一臺(tái)LCD的分辨率可以達(dá)到1024 x 768 像素 (SVGA)，它就有那么多像素可以顯示。 34.11.2 S3C44B0X LCD 控制器介紹S3C44B0X內(nèi)置LCD控制器可以支持規(guī)格為每像素2位（4級(jí)灰度）或每像素4位（16級(jí)灰度）的黑白LCD。也可以支持每像素8位（256級(jí)顏色）的彩色LCD屏。LCD控制器可以通過(guò)編程支持不同LCD屏的要求，例如行和列像素?cái)?shù)，數(shù)據(jù)總線寬度，接口時(shí)序和刷新頻率等。LCD控制器的主要的工作，是將定位在系統(tǒng)存儲(chǔ)器中的顯示緩沖區(qū)中的LCD圖像數(shù)據(jù)傳送到外部LCD驅(qū)動(dòng)器。其內(nèi)部結(jié)構(gòu)框圖如圖4-25所示。 4寄存器控制對(duì)18個(gè)可編程LCD控制

3、寄存器進(jìn)行配置；DMA傳送控制自動(dòng)將顯示幀緩沖區(qū)數(shù)據(jù)經(jīng)由數(shù)據(jù)控制,傳送到LCD屏；數(shù)據(jù)控制將顯示數(shù)據(jù)以4/8單掃描或4位雙掃描模式輸出數(shù)據(jù)VD7:0 ；信號(hào)產(chǎn)生電路產(chǎn)生 VFRAME、VLINE、VCLK、 VM等信號(hào)。5LCD控制器的外部接口信號(hào) VFRAME：LCD控制器和LCD驅(qū)動(dòng)器之間的幀同步信號(hào)。該信號(hào)告訴LCD屏新的一幀開(kāi)始了。LCD控制器在一個(gè)完整幀顯示完成后立即插入一個(gè)VFRAME信號(hào)，開(kāi)始新一幀的顯示；該信號(hào)與LCD模塊的YD信號(hào)相對(duì)應(yīng)。 VLINE：LCD控制器和LCD驅(qū)動(dòng)器之間的線同步脈沖信號(hào)，該信號(hào)用于LCD驅(qū)動(dòng)器將水平線（行）移位寄存器的內(nèi)容傳送給LCD屏顯示。LCD

4、控制器在整個(gè)水平線（整行）數(shù)據(jù)移入LCD驅(qū)動(dòng)器后，插入一個(gè)VLINE信號(hào)；該信號(hào)與LCD模塊的LP信號(hào)相對(duì)應(yīng)。6 VCLK：LCD控制器和LCD驅(qū)動(dòng)器之間的像素時(shí)鐘信號(hào)，由LCD控制器送出的數(shù)據(jù)在VCLK的上升沿處送出，在VCLK的下降沿處被LCD驅(qū)動(dòng)器采樣；該信號(hào)與LCD模塊的XCK信號(hào)相對(duì)應(yīng)。 VM：LCD驅(qū)動(dòng)器的AC信號(hào)。VM信號(hào)被LCD驅(qū)動(dòng)器用于改變行和列的電壓極性，從而控制像素點(diǎn)的顯示或熄滅。VM信號(hào)可以與每個(gè)幀同步，也可以與可變數(shù)量的VLINE信號(hào)同步；該信號(hào)與LCD模塊的DISP信號(hào)相對(duì)應(yīng)。 VD3:0：LCD像素點(diǎn)數(shù)據(jù)輸出端口。與LCD模塊的D3:0相對(duì)應(yīng)。VD7:4：LCD像

5、素點(diǎn)數(shù)據(jù)輸出端口。與LCD模塊的D7:4相對(duì)應(yīng)。74.11.3 LCD控制器的操作1. 顯示類型S3C44B0X的LCD控制器支持3種LCD驅(qū)動(dòng)器：4位雙掃描，4位單掃描，8位單掃描顯示模式。其中，8位單掃描方式如圖4-26所示。圖 4-26 8位單掃描方式8位單掃描顯示采用8位并行數(shù)據(jù)線進(jìn)行“行”數(shù)據(jù)連續(xù)移位輸出，直到整個(gè)幀的數(shù)據(jù)都被移出為止。彩色像素點(diǎn)的顯示要求3種顏色的圖像數(shù)據(jù)，這使得行數(shù)據(jù)移位寄存器需要傳輸3倍于每行像素點(diǎn)個(gè)數(shù)的數(shù)據(jù)。這個(gè)RGB數(shù)據(jù)通過(guò)平行數(shù)據(jù)線連續(xù)地移位至LCD驅(qū)動(dòng)器。8圖4-27是LM057QC1T01的掃描模式圖，可見(jiàn)LM057QC1T01是按照8位單掃描模式工作

6、的。在8位單掃描方式中，LCD控制器的8條（VD7:0）數(shù)據(jù)輸出可以直接與LCD驅(qū)動(dòng)器連接。圖 4-27 LM057QC1T01的掃描模式圖92. 像素點(diǎn)字節(jié)數(shù)據(jù)格式（BSWP=0）在彩色模式下，1個(gè)字節(jié)8位（3位紅色、3位綠色、2位藍(lán)色）的圖像數(shù)據(jù)對(duì)應(yīng)于一個(gè)像素點(diǎn)。像素點(diǎn)字節(jié)在存儲(chǔ)器中保存的格式為332模式，如表表4-59所示。 Bit7:5 Bit4:2 Bit1:0 紅 綠 藍(lán)表4-59 像素點(diǎn)字節(jié)數(shù)據(jù)格式表103. 虛擬顯示S3C44B0X支持硬件方式的平行或垂直滾動(dòng)。如果要使屏幕滾動(dòng)，可以通過(guò)修改LCDSADDR1和LCDSADDR2寄存器中的LCDBASEU和LCDBASEL的值來(lái)

7、實(shí)現(xiàn)。但不是通過(guò)修改PAGEWIDTH和OFFSIZE來(lái)實(shí)現(xiàn)。如果要實(shí)現(xiàn)滾動(dòng)，則顯示緩沖區(qū)的大小要大于LCD顯示屏的大小。LCDBASEU、LCDBASEL、PAGEWIDTH和OFFSIZE的定義如圖4-28所示，LCDBASEU幀緩沖區(qū)的開(kāi)始地址，在突發(fā)4字存取模式,最低4位必須取消。 11LCDBASEL由LCD尺寸和LCDBASEU值確定,公式為:LCDBASEL=LCDBASEU+(PAGEWIDTH+OFFSIZE)(LINEVAL+1)其中:PAGEWIDTH為顯示存儲(chǔ)區(qū)的可見(jiàn)幀寬度（半字?jǐn)?shù));OFFSIZE為某一行的第一個(gè)半字與前一行最后一個(gè)半字之間的距離;LCDBANK指定視

8、頻緩沖區(qū)在系統(tǒng)存儲(chǔ)器內(nèi)的bank地址（ENVID1時(shí)，該值不能改變）。124. 查找表S3C44B0X可以支持調(diào)色板表(即查找表)，用于各種色彩選擇或灰度級(jí)別的選擇。這種方法給予用戶很大的靈活性。查找表也稱為調(diào)色板，在灰度模式中，通過(guò)查找表可以在16級(jí)灰度中選擇4級(jí)灰度;在彩色模式中，1個(gè)字節(jié)的圖像數(shù)據(jù)是用3位來(lái)表示紅色，3位表示綠色，2位表示藍(lán)色。 13通過(guò)查找表，可以選擇16級(jí)紅色中的8級(jí)紅色，16級(jí)綠色中的8級(jí)綠色，16級(jí)藍(lán)色中4級(jí)藍(lán)色。256色意味著所有顏色都是由8種紅色，8種綠色和4種藍(lán)色構(gòu)成（884256）。參考后面小節(jié)關(guān)于查找表寄存器的說(shuō)明.例如:REDLUT（紅色查找表寄存器）

9、，1個(gè)字節(jié)的3位是表示紅色的，這3位可以取值000、001、010111共8個(gè)值。取某個(gè)值時(shí)，對(duì)應(yīng)的色彩級(jí)別究竟是多少，就在查找表中設(shè)定。每個(gè)色彩級(jí)別由4位數(shù)據(jù)表示，因此共有16個(gè)色彩級(jí)別可供選擇。144.11.4 LCD 控制器專用寄存器LCD控制器主要提供液晶屏顯示數(shù)據(jù)的傳送時(shí)鐘和各種信號(hào)產(chǎn)生與控制功能。1. LCD 控制參數(shù)設(shè)定VFRAME和VLINE脈沖的產(chǎn)生通過(guò)對(duì)LCDCON2寄存器的HOZVAL和LINEVAL域進(jìn)行配置來(lái)完成。每個(gè)域都與LCD的尺寸和顯示模式有關(guān)。HOZVAL和LINEVAL可以通過(guò)下式計(jì)算出來(lái):HOZVAL=(顯示寬度/VD數(shù)據(jù)線的位數(shù))1 15在彩色模式下：顯

10、示寬度=3每行的像素點(diǎn)數(shù)目例如:我們采用的LCD，HOZVAL=(3203/8)1在單掃描顯示類型下:LINEVAL=(顯示寬度)1；在雙掃描顯示類型下:LINEVAL=(顯示寬度/2)1；例如:對(duì)于我們采用的LCD，LINEVAL=240-116VCLK信號(hào)的頻率可以通過(guò)LCDCON1寄存器的CLKVAL域來(lái)確定。它們存在以下關(guān)系：VCLK(Hz)=MCLK/(CLKVAL2)LCD控制器的最大VCLK頻率為16.5MHz，這使得LCD控制器幾乎支持所有已有的LCD驅(qū)動(dòng)器。由于上述關(guān)系，CLKVAL的值決定了VCLK的頻率，為了確定CLKVAL的值，應(yīng)該計(jì)算一下LCD控制器向VD端口傳輸數(shù)據(jù)

11、的速率，使得VCLK的值大于數(shù)據(jù)傳輸?shù)乃俾省?17數(shù)據(jù)傳輸速率通過(guò)以下的公式計(jì)算：數(shù)據(jù)傳輸速率HSVSFRMV其中HS是LCD的行的尺寸,VS是LCD的列的尺寸，F(xiàn)R是幀速率，MV是模式值，取值如表4-60所示。單色4位單掃描1/416級(jí)灰度4位單掃描1/4單色8位單掃描1/816級(jí)灰度8位單掃描或4位單掃描1/84級(jí)灰度4位單掃描1/4彩色4位單掃描3/44級(jí)灰度8位單掃描或4位單掃描1/8彩色8位單掃描或4位單掃描3/8表4-60 顯示模式與MV對(duì)照表18假設(shè)HS = 320；VS = 240；FR =70;MV = 3/8。數(shù)據(jù)傳輸速率320240703/8 2016000VCLK的值應(yīng)

12、大于2M，小于16M，因此CLKVAL可以取值315。VFRAME信號(hào)的頻率與LCDCON1和LCDCON2寄存器中的WLH（VLINE脈沖寬度）,WHLY（VLINE脈沖之后VCLK的延時(shí)寬度），HOZVAL,VLINEBLANK,和LINEVAL有關(guān)。19大多數(shù)的LCD驅(qū)動(dòng)器需要適應(yīng)的幀頻率，LM057QC1T01的幀頻率范圍是70Hz80Hz。幀頻率的計(jì)算可以依據(jù)下式：幀頻率(Hz) = 1/(1/VCLK)(HOZVAL+1)+(1/MCLK)(WLH+WDLY+LINEBLANK)(LINEVAL+1)其中VCLK=8M,HOZVAL=119,MCLK=64M,LINEVAL=239

13、 202. LCD 控制寄存器1/2/3LCDCON1/2控制寄存器主要配置VFRME、VCLK、VLINE和VM控制信號(hào)，LCDCON3控制LCD刷新模式。如表4-61、4-62、4-63所示。3. 幀緩沖區(qū)起始地址寄存器 1/2/3LCDSADDR1/2/3 為幀緩沖區(qū)起始地址寄存器，其位定義如表4-64、表4-65、表4-66所示。4紅綠藍(lán)查找表寄存器紅色查找表寄存器定義如表4-67所示。5抖動(dòng)模式寄存器214.12 IIS-BUS 接口4.12.1 IIS-BUS概述S3C44B0X IIS（Inter-IC Sound）接口能用來(lái)連接一個(gè)外部8/16位立體聲聲音CODEC。IIS總線

14、接口對(duì)FIFO存取提供DMA傳輸模式代替中斷模式，它可以同時(shí)發(fā)送數(shù)據(jù)和接收數(shù)據(jù)也可以只發(fā)或只收。 221特征支持IIS格式與 MSB-justified格式，每個(gè)通道16，32，48fs 的串行位時(shí)鐘（fs為采樣頻率）每個(gè)通道可以8位或16位數(shù)據(jù)格式。256，384fs主時(shí)鐘對(duì)主時(shí)鐘和外部CODEC時(shí)鐘的可編程的頻率分頻器32字節(jié)（2*16）的發(fā)送和接收FIFO (每個(gè)FIFO組織為8*半字)正常和DMA傳輸模式232IISBUS 結(jié)構(gòu)24如圖4-29所示，BRFC包括:總線接口、內(nèi)部寄存器和狀態(tài)機(jī)，他控制總線接口邏輯和FIFO訪問(wèn)；3位的雙分頻器包括一個(gè)作為IIS總線主設(shè)備時(shí)鐘發(fā)生器，另外一

15、個(gè)作為外部編解碼器的時(shí)鐘發(fā)生器;16字節(jié)發(fā)送和接收FIFO完成發(fā)送數(shù)據(jù)寫(xiě)入發(fā)送FIFO，接收數(shù)據(jù)從接收FIFO中讀出功能；主設(shè)備串行比特時(shí)鐘發(fā)生器（主設(shè)備模式），將從主設(shè)備時(shí)鐘中分頻得到串行比特?cái)?shù)時(shí)鐘；聲道發(fā)生器和狀態(tài)器 生成和控制IISCLK和IISLRCK，并且控制數(shù)據(jù)的接受和發(fā)送；16移位寄存器在發(fā)送數(shù)據(jù)時(shí)將數(shù)據(jù)由串變并，接收數(shù)據(jù)時(shí)做相反的動(dòng)作。 254.12.2 傳輸方式1正常傳輸模式：IIS控制寄存器有一個(gè)FIFO準(zhǔn)備好標(biāo)志位，當(dāng)發(fā)送數(shù)據(jù)時(shí)，如果發(fā)送FIFO不空，該標(biāo)志為1，F(xiàn)IFO準(zhǔn)備好發(fā)送數(shù)據(jù)，如果送FIFO為空，該標(biāo)志為0。當(dāng)接收數(shù)據(jù)時(shí)，如果接收FIFO不滿，該標(biāo)志設(shè)置為1，指

16、示可以接收數(shù)據(jù)，若FIFO滿，則該標(biāo)志為0。通過(guò)該標(biāo)志位，可以確定CPU讀寫(xiě)FIFO的時(shí)間，通過(guò)該方式實(shí)現(xiàn)發(fā)送和接收FIFO的存取來(lái)發(fā)送和接收數(shù)據(jù)。 262DMA傳輸方式：發(fā)送和接收FIFO的存取有DMA控制器來(lái)實(shí)現(xiàn)，由FIFO準(zhǔn)備好標(biāo)志來(lái)自動(dòng)請(qǐng)求DMA的服務(wù)。3發(fā)送和接收同時(shí)模式：因?yàn)橹挥幸粋€(gè)DMA源，因此在該模式，只能是一個(gè)通道（如發(fā)送通道）用正常傳輸模式，另一個(gè)通道（接收通道）用DMA傳輸模式，反之亦然，從而實(shí)現(xiàn)同時(shí)工作目的。 274.12.2 聲音串口格式1IIS-BUS 格式IIS有四條線，串行數(shù)據(jù)輸入（IISDI），串行數(shù)據(jù)輸出(IISDO),左/右通道選擇（IISLRCK）和串行

17、位時(shí)鐘(IISCLK)；產(chǎn)生IISLRCK和IISCLK信號(hào)的為主設(shè)備，如圖4-30所示 。28串行數(shù)據(jù)以2的補(bǔ)碼發(fā)送，首先發(fā)送高位。發(fā)送器總是在IISLRCK變化的下一個(gè)時(shí)鐘周期發(fā)送下一個(gè)字的高位。LR通道選擇線指示當(dāng)前正發(fā)送的通道。圖 4-30 IIS-BUS格式（8或16位）292MSB JUSTIFIED 格式如圖4-31所示，MSB JUSTIFIED 格式與IIS不同的地方是它總是當(dāng)IISLRCK變化時(shí)發(fā)送下一個(gè)字的高位。圖 4-31 MSB JUSTIFIED 格式（8或16位）304.12.3 采樣頻率和主時(shí)鐘音頻系統(tǒng)主時(shí)鐘CODECLK，一般為采樣頻率的256倍或384倍，記

18、為256fs或384fs其中fs為采樣頻率。CODECLK通過(guò)處理器主時(shí)鐘分頻獲得，可以通過(guò)在程序中設(shè)定分頻寄存器獲取。分頻因子可以設(shè)為116。CODECLK與采樣頻率的對(duì)應(yīng)關(guān)系如表4-70所示。應(yīng)用中需要正確地選擇IISLRCK和CODECLK。串行時(shí)鐘頻率IISCLK可以為采樣頻率的16、32、48倍，如表4-71所示。 314.12.4 IIS操作啟動(dòng)IIS操作執(zhí)行下列過(guò)程：允許IISFCON寄存器的FIFO允許IISFCON寄存器的DMA請(qǐng)求允許IISFCON寄存器的啟動(dòng)32結(jié)束IIS操作執(zhí)行如下過(guò)程：不允許IISFCON寄存器的FIFO,如果你還想發(fā)送FIFO的剩余數(shù)據(jù),跳過(guò)這一步.

19、不允許IISFCON寄存器的DMA請(qǐng)求不允許IISFCON寄存器的啟動(dòng) 334.12.5 IIS-BUS 接口寄存器 IIS 控制寄存器IISCON是IIS控制寄存器，如表4-72所示。 IIS 模式寄存器IISMOD是IIS模式寄存器，如表 4-73所示。IIS 預(yù)定標(biāo)器寄存器IISPSR是IIS預(yù)定標(biāo)器寄存器,如表 4-74、表4-75所示IIS FIFO控制寄存器IISFCON是IIS FIFO控制寄存器，如表 4-76所示。IIS FIFO寄存器 IIS總線接口包含2個(gè)16字節(jié)發(fā)送和接收FIFO，每個(gè)FIFO有8個(gè)16位單元，可以通過(guò)IISFIF寄存器來(lái)存取發(fā)送和接收FIFO的數(shù)據(jù)。如

20、表4-77所示。344.13 其它接口管理4.13.1 S3C44B0X的 IIC 接口1. 概述(1) IIC-BUS結(jié)構(gòu)S3C44B0X微處理器能支持多主的 IIC-BUS串行接口。串行數(shù)據(jù)線 (SDA) 和串行時(shí)鐘線 (SCL) 在主設(shè)備和外圍設(shè)備之間進(jìn)行數(shù)據(jù)傳輸。SDA 和 SCL 線是雙方向的。 35在多主IIC-BUS模式中，多S3C44B0X 微處理器同從裝置間能接收或發(fā)送串行數(shù)據(jù)。主S3C44B0X負(fù)責(zé)開(kāi)始和終止數(shù)據(jù)傳送。S3C44B0X采用標(biāo)準(zhǔn)總線仲裁程序。圖4-32給出了IICBUS方框圖，為了控制多主IIC-BUS操作,需初始化寄存器: 控制寄存器IICCON控制/狀態(tài)寄

21、存器IICSTATTx/Rx 數(shù)據(jù)移位寄存器IICDS地址寄存器IICADD。 36(2) 開(kāi)始和結(jié)束信號(hào)如圖4-33所示，當(dāng)IIC總線空閑的時(shí)候，串行數(shù)據(jù)線和串行時(shí)鐘線都應(yīng)該處于高阻狀態(tài)。SCL高電平時(shí)，SDA從高到低跳變作為開(kāi)始信號(hào)；SDA從低到高的跳變作為結(jié)束信號(hào)。主設(shè)備控制產(chǎn)生開(kāi)始和結(jié)束信號(hào)。圖 4-33 開(kāi)始結(jié)束信號(hào)37開(kāi)始信號(hào)后，傳送的首字節(jié)的7位為從設(shè)備的地址，第8位為數(shù)據(jù)傳送方向位，如果第8位是0，指示一次寫(xiě)操作，否則指示一次讀數(shù)據(jù)的請(qǐng)求。數(shù)據(jù)傳送每次都是8位，而且從最高位開(kāi)始傳送，每一個(gè)字節(jié)必須緊跟著接收到ACK位進(jìn)行傳送，傳送字節(jié)數(shù)不限。 38在SDA串行數(shù)據(jù)線上檢測(cè)一個(gè)開(kāi)

22、始信號(hào)之前，IIC總線接口應(yīng)該處于從模式下。檢測(cè)到開(kāi)始信號(hào)后，接口的狀態(tài)轉(zhuǎn)變成主控制模式，產(chǎn)生SCL時(shí)鐘信號(hào)，啟動(dòng)數(shù)據(jù)傳送，總線進(jìn)入忙碌狀態(tài)。檢測(cè)到結(jié)束狀態(tài)后，總線又回到空閑狀態(tài)。如果控制器想繼續(xù)進(jìn)行數(shù)據(jù)傳送，它又會(huì)產(chǎn)生開(kāi)始信號(hào)，同時(shí)從控制器也是。39(3) 數(shù)據(jù)傳送格式如圖4-34所示，串行數(shù)據(jù)線上的每一個(gè)字節(jié)在長(zhǎng)度上都應(yīng)該是8位。每次傳送能夠傳送的字節(jié)數(shù)目是不受限制的。緊跟在開(kāi)始狀態(tài)后面的第一個(gè)字節(jié)應(yīng)該是地址域。當(dāng)IIC總線工作在主控制模式的時(shí)候，地址由控制器傳送。每一個(gè)字節(jié)后面應(yīng)該跟著一位確認(rèn)位ACK。串行數(shù)據(jù)地址的最高位總是被最先傳送。如圖4-35所示。 40(4) ACK 應(yīng)答信號(hào)如

23、圖4-36所示，發(fā)送器SCL產(chǎn)生9個(gè)時(shí)鐘周期，前8個(gè)周期發(fā)送器發(fā)送8位數(shù)據(jù)，第9個(gè)時(shí)鐘周期接收器發(fā)送一個(gè)應(yīng)答ACK位，完成一個(gè)字節(jié)的傳輸操作。當(dāng)ACK時(shí)鐘脈沖被收到時(shí), 發(fā)送器置SDA高電平，接收器置SDA低電平。在IICSTAT寄存器中，可以通過(guò)軟件使能ACK 應(yīng)答位。41(5) 讀寫(xiě)操作在發(fā)送器模式下，數(shù)據(jù)被發(fā)送之后，IIC 總線接口會(huì)等待直到 IICDS（IIC 數(shù)據(jù)移位寄存器）被程序?qū)懭胄碌臄?shù)據(jù)。在新的數(shù)據(jù)被寫(xiě)入之前，SCL 線都被拉低。新的數(shù)據(jù)寫(xiě)入之后，SCL 線被釋放。 42S3C44B0X 利用中斷來(lái)判別當(dāng)前數(shù)據(jù)字節(jié)是否已經(jīng)完全送出。在 CPU 接收到中斷請(qǐng)求后，再中斷處理中再次

24、將下一個(gè)新的數(shù)據(jù)寫(xiě)入 IICDS，如此循環(huán)。在接收模式下，數(shù)據(jù)被接收到后，IIC 總線接口將等待直到 IICDS 寄存器被程序讀出。在數(shù)據(jù)被讀出之前，SCL 線保持低電平。新的數(shù)據(jù)從讀出之后，SCL 線才釋放。S3C44B0X 也利用中斷來(lái)判別是否接收到了新的數(shù)據(jù)。CPU 收到中斷請(qǐng)求之后，處理程序?qū)?IICDS 讀取數(shù)據(jù)。 43(6) 總線仲裁程序串行數(shù)據(jù)線上的仲裁用來(lái)防止兩個(gè)控制器對(duì)總線的競(jìng)爭(zhēng)。如果一個(gè)主控制器使SDA數(shù)據(jù)線為高電平，它發(fā)現(xiàn)另一個(gè)主控制器使SDA數(shù)據(jù)線為低電平，它不會(huì)進(jìn)行一次數(shù)據(jù)傳送操作，因?yàn)榭偩€上當(dāng)前的狀態(tài)與自己的狀態(tài)不相符合，這時(shí)候仲裁程序?qū)⒁恢眻?zhí)行到SDA數(shù)據(jù)線變高

25、電平為止。44然而當(dāng)多個(gè)主控制器同時(shí)使SDA為低電平，每個(gè)主控制器發(fā)地址位給從控制器。因?yàn)榇袛?shù)據(jù)線上保持低電平的能力要比保持高電平的能力強(qiáng)。例如:一個(gè)控制器產(chǎn)生了一個(gè)低電平作為第一個(gè)地址位，同時(shí)另外一個(gè)控制器正保持高電平，在這種情況下，兩個(gè)控制器都會(huì)在總線上檢測(cè)到低電平，這種情況下，產(chǎn)生低電平的主控制器將會(huì)得到控制權(quán)，產(chǎn)生高電平的控制器將會(huì)釋放控制權(quán)。如果兩個(gè)主控制器都產(chǎn)生低電平作為地址的第一位，將對(duì)地址的第二位的仲裁，這種仲裁會(huì)持續(xù)到地址的最后一位。 45(7) 配置 IIC 總線要控制串行時(shí)鐘 SCL 的頻率，可以通過(guò) IICCON 寄存器中的 4 位預(yù)分頻值來(lái)設(shè)置。IIC 總線接口地址

26、保存在 IIC 總線地址寄存器 IICADD 內(nèi)。(8) 各種模式下的操作流程S3C44B0X 支持的操作模式有主設(shè)備發(fā)送模式、主設(shè)備接收模式、從設(shè)備發(fā)送模式和從設(shè)備接收模式。 46在IIC發(fā)送/接收操作中，遵循以下步驟： 如果需要，將本機(jī)地址寫(xiě)入地址寄存器 IICADD 中； 設(shè)置 IICCON 寄存器：a）使能中斷；b）定義 SCL 周期； 設(shè)置 IICSTAT ，使能串行輸出主控制器送/接收數(shù)據(jù)流程圖如圖4-37所示，從控制器發(fā)送/接收數(shù)據(jù)流程圖如圖4-38所示。472. IIC 總線接口專用寄存器(1) IIC 總線控制寄存器（IICCON）IICCON是IIC總線控制寄存器，定義如表

27、4-78所示。(2) IIC 狀態(tài)寄存器（IICSTAT）IICSTAT是IIC總線狀態(tài)寄存器，定義如表4-79所示。(3) IIC 總線地址寄存器IICADD是IIC總線地址寄存器，定義如表4-80所示。(4) IIC 總線發(fā)送/接收數(shù)據(jù)移位寄存器（IICDS）IICDS是IIC總線發(fā)送/接收數(shù)據(jù)移位寄存器，定義如表4-81所示。484.13.2 A/D轉(zhuǎn)換器1. S3C44B0X ADC概述S3C44B0X 具有 8 路模擬信號(hào)輸入的 10 位模/數(shù)轉(zhuǎn)換器（ADC），它是一個(gè)逐次逼近型的 ADC，內(nèi)部結(jié)構(gòu)中包括模擬輸入多路復(fù)用器，自動(dòng)調(diào)零比較器，時(shí)鐘產(chǎn)生器，10 位逐次逼近寄存器（SAR）

28、，輸出寄存器如下圖所示。這個(gè) ADC 還提供可編程選擇的睡眠模式，以節(jié)省功耗。49如圖4-39所示，S3C44B0X內(nèi)部ADC的結(jié)構(gòu)包括多路轉(zhuǎn)換器MUX、D/A轉(zhuǎn)換器、SAR邏輯、COMP比較器、預(yù)分頻器PSR、ADCDAT數(shù)據(jù)寄存器和控制邏輯等。另外，出于對(duì)電壓的穩(wěn)定性的考慮，正向參考電壓 REFT，反向參考電壓 REFB 和模擬共用電壓 VCOM 應(yīng)該相應(yīng)地連接一個(gè)旁路電容。主要特性是：分辨率：10 位；微分線性度誤差：積分線性度誤差：（最大）最大轉(zhuǎn)換速率：輸入電壓范圍：.輸入帶寬：（不具備采樣保持（/）電路）低功耗 502. ADC 轉(zhuǎn)換時(shí)間計(jì)算A/D 轉(zhuǎn)換時(shí)間即完成一次 A/D 轉(zhuǎn)換所

29、需要的時(shí)間。當(dāng)系統(tǒng)的時(shí)鐘頻率為 64MHz 且 ADC 時(shí)鐘源的預(yù)分頻值為 20 時(shí)，10 位數(shù)字量的轉(zhuǎn)換時(shí)間如下：64MHz / 2*(20+1) / 16（10 位操作至少要 16 個(gè)周期）95.2 KHz 10.5 usS3C44B0X 的這個(gè) ADC 不具有采樣保持電路，因此雖然它具有較高的采樣速度，但為了得到精確的轉(zhuǎn)換數(shù)據(jù)，輸入的模擬信號(hào)的頻率應(yīng)該不超過(guò) 100Hz。 513. ADC 的分辨率的計(jì)算S3C44B0X 的 ADC 的輸出為 10 位數(shù)字量，由于輸入的滿刻度電壓為 2.5V，因此，ADC 能分辨出來(lái)的輸入電壓變化的最小值為 :2.5V/210= 2.4mV。 524.

30、關(guān)于采樣保持器在對(duì)模擬信號(hào)進(jìn)行 A/D 轉(zhuǎn)換時(shí)，從啟動(dòng)變換到變換結(jié)束的數(shù)字量輸出，需要一定的時(shí)間，即A/D 轉(zhuǎn)換器的孔徑時(shí)間。當(dāng)輸入信號(hào)的頻率較高，在 A/D 轉(zhuǎn)換的孔徑時(shí)間內(nèi)輸入信號(hào)發(fā)生變化，就會(huì)造成較大的轉(zhuǎn)換誤差。要防止這種誤差的產(chǎn)生，必須在 A/D 轉(zhuǎn)換開(kāi)始時(shí)將信號(hào)電平保持住，即處于保持狀態(tài)。而在 A/D 轉(zhuǎn)換結(jié)束后又能跟蹤輸入信號(hào)的變化，即對(duì)輸入信號(hào)進(jìn)行采樣。完成這種功能的器件叫做采樣保持器。S3C44B0X 的 ADC 中不具備采樣保持器,只能夠?qū)︻l率小于 100Hz 的信號(hào)進(jìn)行轉(zhuǎn)換。535. ADC 的相關(guān)寄存器(1) A/D 轉(zhuǎn)換控制寄存器（ADCCON）ADCCON是A/D轉(zhuǎn)換

31、控制寄存器，如表4-82所示ADCCON位描述初始狀態(tài)標(biāo)志6ADC狀態(tài)標(biāo)志（只讀）0=正在進(jìn)行A/D轉(zhuǎn)換1=A/D轉(zhuǎn)換結(jié)束0睡眠5降低系統(tǒng)功耗0=正常模式 1=睡眠模式1輸入選擇4：2輸入選擇000=AIN0 001=AIN1 010=AIN2 011=AIN3100=AIN4 101=AIN5 110=AIN6 111=AIN700讀啟動(dòng)1通過(guò)讀操作啟動(dòng)A/D轉(zhuǎn)換操作0=禁止 1=允許00使能啟動(dòng)0通過(guò)使能操作啟動(dòng)A/D轉(zhuǎn)換操作如果讀啟動(dòng)位置1，則該位無(wú)效0=無(wú)操作 1=啟動(dòng)轉(zhuǎn)換且啟動(dòng)后清0054(2) A/D 轉(zhuǎn)換預(yù)分頻寄存器ADCPSR 是A/D轉(zhuǎn)換預(yù)分頻寄存器，存放8位預(yù)分頻值0255

32、，初始值為0。(3) A/D 轉(zhuǎn)換數(shù)據(jù)寄存器A/D轉(zhuǎn)換結(jié)束，可以從ADCDAT讀出轉(zhuǎn)換數(shù)據(jù)，ADCDAT轉(zhuǎn)換數(shù)據(jù)寄存器是10位值。554.13.4 SIO (同步I/O) S3C44B0X的SIO能與各種類型的串行外設(shè)接口。這個(gè)SIO模塊能以一定的頻率(由寄存器設(shè)置)發(fā)送或接收8位串行數(shù)據(jù)。時(shí)鐘源可以選擇內(nèi)部時(shí)鐘或外部時(shí)鐘。 SIO模塊具有以下功能： 8位數(shù)據(jù)緩沖（SIODAT） 12位的預(yù)定標(biāo)器(SBRDR) 8位間隔計(jì)數(shù)器(ITVCNT) 時(shí)鐘選擇邏輯串行數(shù)據(jù)I/O腳(SIORXD 和SIOTXD) 外部時(shí)鐘輸入/輸出腳(SIOCK) DMA 運(yùn)行模式 561. SIO正常操作模式 發(fā)送與

33、接收同時(shí)進(jìn)行,一個(gè)發(fā)送數(shù)據(jù)腳,一個(gè)接收數(shù)據(jù)腳,當(dāng)一個(gè)字節(jié)寫(xiě)入SIODAT數(shù)據(jù)寄存器,如果SIO運(yùn)行位設(shè)置和發(fā)送模式允許,則SIO開(kāi)始發(fā)送數(shù)據(jù) 為了對(duì)SIO模塊編程,應(yīng)該遵守如下步驟: 配置I/O腳(SIOTXD, SIOCLK, SIORXD). 設(shè)置SIOCON為適當(dāng)?shù)呐渲?設(shè)置串行I/O中斷允許位 如果想發(fā)送數(shù)據(jù),寫(xiě)數(shù)據(jù)到SIODAT. 設(shè)置SIOCON3為1,開(kāi)始數(shù)據(jù)移位操作 當(dāng)數(shù)據(jù)移位操作完成時(shí),SIO中斷被請(qǐng)求和 SIODAT接收到數(shù)據(jù) 返回第4步 572. SIO DMA 操作 自動(dòng)運(yùn)行模式(非握手模式) 在該模式,SIO等待直到發(fā)送的數(shù)據(jù)被外部目標(biāo)設(shè)備讀走.在每次8位數(shù)據(jù)發(fā)送后,

34、SIO插入一個(gè)可編程的間隔周期. 如圖4-42所示。 58(1) DMA發(fā)送數(shù)據(jù)步驟如下: 清DCNTZ為0,使SIO能請(qǐng)求DMA服務(wù).除了SIOCON1:0必須為00外, 適當(dāng)?shù)呐渲肧IO 適當(dāng)?shù)呐渲肈MA SIO被配置為DMA發(fā)送模式. SIO自動(dòng)請(qǐng)求DMA服務(wù) SIO發(fā)送數(shù)據(jù) 返回步驟4直到DMA計(jì)數(shù)為0 設(shè)置DCNTZ為1,停止SIO請(qǐng)求進(jìn)一步的DMA服務(wù). 如圖4-41所示。 59(2) DMA接收數(shù)據(jù)步驟如下: 清DCNTZ為0,使SIO能請(qǐng)求DMA服務(wù).除了SIOCON1:0必須為00外, 適當(dāng)?shù)呐渲肧IO 適當(dāng)?shù)呐渲肈MA SIO被配置為DMA只接模式. 設(shè)置SIOCON3 (

35、SIO 開(kāi)始位)來(lái)開(kāi)始接收操作 SIO在接收到8位數(shù)據(jù)后請(qǐng)求DMA服務(wù) 返回步驟5直到DMA計(jì)數(shù)為0 設(shè)置DCNTZ為1,停止SIO請(qǐng)求進(jìn)一步的DMA服務(wù).如圖4-41所示。 603. SIO 接口寄存器 (1) SIO 控制寄存器(SIOCON) SIOCON 是SIO 控制寄存器，定義如表4-83所示。表483 SIOCON控制寄存器 SIOCON位描 述初始狀態(tài)移位時(shí)鐘源選擇位 7 0=內(nèi)部時(shí)鐘 1=外部時(shí)鐘0數(shù)據(jù)傳送方向位 6 0=先發(fā)送MSB位 1=先發(fā)送LSB位0接收/發(fā)送選擇位 5 0=僅接收模式 1=接收/發(fā)送模式0時(shí)鐘邊沿選擇 4 0=時(shí)鐘下降沿存取數(shù)據(jù)1=時(shí)鐘上升沿存取數(shù)據(jù)

36、0SI0啟動(dòng)位 3 這位確定SI0是否運(yùn)行或停止當(dāng)BDMATx被用，該位應(yīng)當(dāng)為00=不激活 1=清3位計(jì)數(shù)器并啟動(dòng)移位這位用寫(xiě)入1來(lái)清除0移位操作 2 確定SI0的移位操作模式0=非握手模式（自動(dòng)運(yùn)行模式）1=保留0SI0模式選擇 1:0 確定SI0的操作，即SI0DATA如何讀/寫(xiě)00=無(wú)操作 01=SI0中斷模式10=BDMA0模式 11=BDMA1模式0061(2) SIO 數(shù)據(jù)寄存器(SIODAT) SIODAT是一個(gè)8位的SIO 數(shù)據(jù)寄存器，它用于存放要發(fā)送數(shù)據(jù)或已接收數(shù)據(jù)，初值為0。(3) SIO 波特率預(yù)定標(biāo)器寄存器(SBRDR) 波特率預(yù)定標(biāo)器寄存器(SBRDR)確定SIO的波

37、特率：SIO波特率 = MCLK/2/( SBRDR寄存器值 + 1) 波特率預(yù)定標(biāo)器寄存器SBRDR是12位寄存器，初值為0。(4) SIO 間隔計(jì)數(shù)寄存器(IVTCNT) 在自動(dòng)運(yùn)行模式, 每傳送8位數(shù)據(jù)插入一個(gè)時(shí)間間隔:時(shí)間間隔 = MCLK/4/( IVTCNT +1)IVTCNT是一個(gè)8位計(jì)數(shù)寄存器。62(5) DMA計(jì)數(shù)零寄存器(DCNTZ) 當(dāng)SIO工作在DMA模式時(shí)，對(duì)應(yīng)的DCNTZ必須為0，當(dāng)DMA完成時(shí)，對(duì)應(yīng)的DCNTZ設(shè)置為1，如表4-84所示。表484 DMA計(jì)數(shù)零寄存器（DCNTZ）DCNTZ位描 述初始狀態(tài)DCNTZ1 1 0：允許BDMA1服務(wù)請(qǐng)求，當(dāng)該位是0時(shí)，

38、SIO可以請(qǐng)求DMA服務(wù)。1：不允許BDMA1服務(wù)請(qǐng)求0DCNTZ0 0 0：允許BDMA0服務(wù)請(qǐng)求，當(dāng)該位是0時(shí)，SIO可以請(qǐng)求DMA服務(wù)1：不允許BDMA0服務(wù)請(qǐng)求063 4.14 本章小結(jié)本章主要介紹了S3C44B0X的體系結(jié)構(gòu)及各種功能接口，主要包括存儲(chǔ)器管理、系統(tǒng)總線及時(shí)鐘、中斷管理、DMA、I/O口、定時(shí)器、UART、LCD、A/D、I2C、SPI等接口結(jié)構(gòu)。64圖 4-24 LCD工作原理圖返回65其內(nèi)部結(jié)構(gòu)框圖如圖4-25所示。圖4-25 LCD控制器內(nèi)部結(jié)構(gòu)圖寄存器控制DMA傳送控制數(shù)據(jù)控制信號(hào)產(chǎn)生電路323232VCLKVLINEVFRAMEVIMVD3:0VD7:4系統(tǒng)總線返回66返回67圖 4-39 S3C44B0X內(nèi)部ADC結(jié)構(gòu)圖返回68IICCDS位描述初始狀態(tài)數(shù)據(jù)移位寄存器7：0IIC接口發(fā)送和接收數(shù)據(jù)所用的8位數(shù)據(jù)寄存器：當(dāng)IICSTAT中的串行數(shù)據(jù)輸出使能位為1，則IICDS寫(xiě)