北京科技大學計算機組成原理考研真題答案附后

1、北京科技高校 869 運算機組成原理考研真題答最新資料, WORD 格式,可編輯修改！案附后目 錄1北京科技高校運算機組成原理歷年考研真題.2022 年北京科技高校 869 運算機組成原理考研真題 . 2022 年北京科技高校 869 運算機組成原理考研真題 . 2江蘇高校運算機組成原理歷年考研真題.2022 年江蘇高校 850 運算機組成原理考研真題 . 2022 年江蘇高校 850 運算機組成原理考研真題 3杭州電子科技高校運算機組成原理歷年考研真題. .2022 年杭州電子科技高校852 運算機組成原理考研真題. 2022 年杭州電子科技高校852 運算機組成原理考研真題. 2022 年

2、杭州電子科技高校852 運算機組成原理考研真題. 2022 年杭州電子科技高校852 運算機組成原理考研真題. 4廣東工業(yè)高校運算機組成原理歷年考研真題.2022 年廣東工業(yè)高校 832 運算機組成原理考研真題 . 2022 年廣東工業(yè)高校 832 運算機組成原理考研真題 . 2022 年廣東工業(yè)高校 832 運算機組成原理考研真題 . 2022 年廣東工業(yè)高校 832 運算機組成原理考研真題 . 5沈陽航空航天高校運算機組成原理歷年考研真題.2022 年沈陽航空航天高校818 運算機組成原理考研真題. 2022 年沈陽航空航天高校818 運算機組成原理考研真題. 6沈陽工業(yè)高校運算機組成原理

3、歷年考研真題.2022 年沈陽工業(yè)高校 838 運算機組成原理考研真題 . 2022 年沈陽工業(yè)高校 838 運算機組成原理考研真題 . 7其他名校運算機組成原理歷年考研真題.2022 年華僑高校 848 運算機組成原理考研真題 . 說明： 精選了 17 套名校運算機組成原理歷年考研真題；1北京科技高校運算機組成原理歷年考研真題 2022 年北京科技高校 869 運算機組成原理考研真題試題編號： 869 試題名稱：運算機組成原理（共 9 頁）適用專業(yè)：運算機科學與技術、軟件工程、運算機技術（專業(yè)學位）、軟件工程 _（專業(yè)學位） _ 說明：全部答案必需寫在答題紙上,做在試題或草稿紙上無效；一、填

4、空（滿分 40 分,每題 2 分）1儲備程序原理是指 _,它是 _型運算機體系結構的核心思想；2設浮點數(shù)長 16 位,高 8 位是階碼,含 1 位階符,低 8 位是尾數(shù),含 1 位數(shù)符,階碼和尾數(shù)均用補碼表示,基值（底）為2,尾數(shù)為規(guī)格化、無隱匿位,機器數(shù)為 FC60H 的十進制真值是 _,十進制真值 ll /128 的規(guī)格化浮點編碼是 _（16 進制助記形式）；3已知 x 補=x0. x1x 2. xn,就 - x 補=_；4設機器數(shù)長 8 位,定點小數(shù),最高位是符號位,23 的原碼是 _,1283564的補碼是 _ ；5如浮點數(shù)格式中階碼的底肯定,且尾數(shù)采納規(guī)格化表示法,就浮點數(shù)的表示范疇

5、取決于 _的位數(shù),而精度取決于 _的位數(shù)； 6半導體隨機讀寫存 儲器包括 _和_,前者的速度比后者快,但集成度不如后者高；7儲備系統(tǒng)中, CPU 能直接拜訪 _ 和_ ,但不能直接拜訪磁盤和光盤；8設主儲備器容量為64K 32 位,就 CPU 中用做主存接口的寄存器MAR 的位數(shù)是 _,MBR 的位數(shù)是 _；9中斷周期前的 CPU 工作周期是 _,中斷周期后的 CPU 工作周期是 _；10移碼表示法主要用于表示 較大?。籣,以利于在加減運算的 _操作中比11某機指令字長 24 位,定長操作碼,共能完成 129 種操作,采納單地址格式可直接尋址的范疇是 _,采納二地址格式指令,可直接尋址范疇是

6、_；12用 74181 和 74182 組成 64 位多重進位運算器,就需 _片 74181 和 _片 74182；13寄存器間接尋址方式中, 操作數(shù)存放在 _,寄存器中存放的是 _；14CPU 從_取出一條指令并執(zhí)行這條指令的時間稱為 _；15微程序中的微指令是指 _；16當前正在執(zhí)行的指令儲存在CPU 的_寄存器中,運算結果如溢出、為負、為零等狀態(tài)標志儲存在 CPU 的_寄存器中；17設相對尋址的轉(zhuǎn)移指令占兩個字節(jié) 碼表示的相對位移量,如轉(zhuǎn)移指令地址為 移指令其次字節(jié)內(nèi)容為 _；, 第一字節(jié)是操作碼,其次字節(jié)是用補 200aH ,要求轉(zhuǎn)移到 2022H ,就該轉(zhuǎn)18為運算器構造的簡潔性,運

7、算方法中常采納 _加減法、 _乘除法或補碼乘除法；19組合規(guī)律掌握器的基本思想是：某一微操作掌握信號是 _譯碼輸出,_信號和各種狀態(tài)信號的規(guī)律函數(shù)；20組合規(guī)律掌握器所采納的三級時序是指 二、挑選（滿分 30 分,每題 1 分）_、_和脈沖等三級；1一個 8 位的二進制整數(shù),如采納補碼表示,且由3 個“ 1”和 5 個“ 0”組成,就最小值為 _；A-127 B-32 C-125 D-3 2以下數(shù)中最大的數(shù)是 _；A2 B（ 227）8 C（ 98）16 D（ 152）10 3如浮點數(shù)用補碼表示,就判定運算結果是否為規(guī)格化數(shù)的方法是 _；A階符與數(shù)符相同為規(guī)格化數(shù) B階符與數(shù)符相異為規(guī)格化數(shù)

8、C數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相異為規(guī)格化數(shù)D數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相同為規(guī)格化數(shù) 4假定以下字符碼中有奇偶校驗位,但沒有數(shù)據(jù)錯誤,采納偶校驗的字符碼 是_；A B C D_；5運算機的儲備器采納分級方式是為了 A削減主機箱的體積 B解決容量、速度、價格三者之間的沖突 C儲備大量數(shù)據(jù)便利 D操作便利 6下面所述不正確選項 _；ARAM 可隨機存取信息,掉電后信息丟失 B拜訪 RAM 時,拜訪時間與單元的物理位置無關 C內(nèi)存中儲備的信息均是不行轉(zhuǎn)變的D隨機儲備器和只讀儲備器可統(tǒng)一編址 7某運算機字長 32 位,儲備容量為 4MB ,如按半字編址,它的尋址范疇是 _；A4MB3M C2M D

9、1M8在定點二進制運算器中,減法運算一般通過 A原碼運算的二進制減法器 B補碼運算的二進制減法器 C補碼運算的十進制加法器 D補碼運算的二進制加法器_來實現(xiàn)；9在向下生成的堆棧中, 假如入棧指令 PUSH X 的操作定義為： SP （SP）+1,M （SP） M （X）,就出棧指令 POP X 應定義為 _；ASP（SP）-1 ,M （X）M （SP）BSP（SP）+1,M （X）M （SP）CM （X）M （SP）,SP（SP）-1 DM （X）M （SP）,SP（SP）+1 10以下四種類型指令中,執(zhí)行時間最長的是 _；ARR 型 BRS 型 CSS 型 DSR 型 11微程序掌握器中,機

10、器指令與微指令的關系是 _；A每一條機器指令由一條微指令來執(zhí)行 B每一條機器指令由一段微指令編寫的微程序來說明執(zhí)行 C每一條機器指令組成的程序可由一條微指令來執(zhí)行D一條微指令由如干條機器指令組成 12從掌握儲備器中讀取一條微指令并執(zhí)行相應操作的時間叫 _ ACPU 周期 B微周期C時鐘周期 D機器周期 13掛接在總線上的多個部件 _；A只能分時向總線發(fā)送數(shù)據(jù),并只能分時從總線接收數(shù)據(jù)B只能分時向總線發(fā)送數(shù)據(jù),但可同時從總線接收數(shù)據(jù) C可同時向總線發(fā)送數(shù)據(jù),并同時從總線接收數(shù)據(jù) D可同時向總線發(fā)送數(shù)據(jù),但只能分時從總線接收數(shù)據(jù) 14單地址指令中為了完成兩個數(shù)的算術運算,除地址碼指明的一個操作數(shù)外

11、,另一個常需采納 _；A堆棧尋址方式 B立刻尋址方式 C隱含尋址方式D間接尋址方式 15同步掌握是 _；A只適用于 CPU 掌握的方式B只適用于外圍設備掌握的方式 C由統(tǒng)一時序信號掌握的方式 D全部指令執(zhí)行時間都相同的方式 16為了便于實現(xiàn)多級中斷,儲存現(xiàn)場信息最有效的方法是采納 _；A通用寄存器 B堆棧 C儲備器 D外存 17下面浮點運算器的描述中正確的句子是：_；A尾數(shù)部件只進行乘法和除法運算 B階碼部件可實現(xiàn)加、減、乘、除四種運算 C階碼部件只進行階碼相加、相減和比較操作D尾數(shù)部件只進行乘法和減法運算 18在定點數(shù)運算中產(chǎn)生溢出的緣由是 _；A運算過程中最高位產(chǎn)生了進位或借位 B參與運算

12、的操作數(shù)超出了機器表示的范疇C寄存器的位數(shù)太少,不得不舍棄最低有效位D運算的結果超出了機器的表示范疇 _；19在浮點數(shù)加減法的對階過程中,A將被加（減）數(shù)的階碼向加（減）數(shù)的階碼看齊 B將加（減）數(shù)的階碼向被加（減）數(shù)的階碼看齊 C將較大的階碼向較小的階碼看齊 D將較小的階碼向較大的階碼看齊 20四片 74181 和 1 片 74812 器件相協(xié)作,具有如下進位傳遞功能 _；A串行進位 B組內(nèi)先行進位,組間先行進位 C組內(nèi)先行進位,組間串行進位 D組內(nèi)串行進位,組間先行進位 21指令系統(tǒng)采納不同尋址方式的目的是 _；A實現(xiàn)存貯程序和程序掌握；B縮短指令長度,擴大尋址空間,提高編程敏捷性；C可直

13、接拜訪外存；D供應擴展操作碼的可能并降低指令譯碼的難度；22系統(tǒng)總線地址的功能是 _；A挑選主存單元地址 B挑選進行信息傳輸?shù)脑O備 C挑選外存地址 D指定主存和 I / O 設備接口電路的地址 23算術右移指令執(zhí)行的操作是 _；A符號位填 0,并順次右移 1 位,最低位移至進位標志位B符號位不變,并順次右移1 位,最低位移至進位標志位C進位標志位移至符號位,順次右移 1 位,最低位移至進位標志位D符號位填 1,并順次右移 1 位,最低位移至進位標志位24某寄存器中的值有時是地址,因此只有運算機的 A譯碼器 B判定程序 C指令 D時序信號_才能識別它；25在虛擬存貯器中,當程序正在執(zhí)行時,由 _

14、完成地址映射；A程序員 B編譯器 C裝入程序 D操作系統(tǒng) 26周期挪用方式常用于 _方式的輸入 / 輸出中 ；ADMA B中斷 C程序傳送 D通道 27至今為止,運算機中的全部信息仍以二進制方式表示的理由是 _；A節(jié)省元件 B運算速度快 C物理器件的性能打算D信息處理便利 28以下表達中正確選項 _；A只有 I/ O 指令可以拜訪 I/ O 設備；B在統(tǒng)一編址下,不能直接拜訪 I/ O 設備；C拜訪儲備器的指令肯定不能拜訪 I/ O 設備；D在具有特地 I/ O 指令的運算機中, I/ O 設備才可以單獨編址；29在各種 I/ O 方式中,中斷方式的特點是 _；ACPU 與外設串行工作,傳送與

15、主程序串行工作；BCPU 與外設并行工作,傳送與主程序串行工作；CCPU 與外設串行工作,傳送與主程序并行工作；DCPU 與外設并行工作,傳送與主程序并行工作；30某運算機的掌握器采納微程序掌握方式,微指令中的操作掌握字段采納分段直接編碼法,共有 26 個微命令,構成 4 個互斥類,分別包含 3、5、12 和 6 個微命令,就操作掌握字段至少有 _位；A4 B12 C15 D26 三、簡答題（滿分 30 分,每題 5 分）1什么是軟件與硬件的規(guī)律等效性,并舉出兩個實例；2畫出微程序掌握器的構成框圖,并說明各部分的功能；3某四位加法器的四位進位信號分別為C4、C3、C2、C1,低位來的信號為C0

16、 ,請分別按下述兩種方式寫出（1） 串行進位方式C4、C3、C2、C1 的規(guī)律表達式；（2） 并行進位方式4當指令系統(tǒng)和數(shù)據(jù)通路結構確定后,給出組合規(guī)律掌握器的設計步驟；比 較組合規(guī)律掌握器和微程序掌握器的特點；5以打印機輸出為例說明中斷的全過程,并比較中斷方式和 DMA 方式的特 點；6比較 Cache 和虛擬儲備器,說明它們的相像點與不同；四、綜合題（共 50 分）1（6 分）（1）定點補碼加減運算溢出判定的三種方法是什么？分別列出邏 輯表達式并加以說明；（2）已知機器字長 8 位,x = - 0.0111100,y = +0.1100100,求 x 補,- x 補, y 補,- y 補,

17、x + y = ？,x - y = ？要求給出運算器的運算過程,并用溢 出判別方法判定結果是否溢出；2（4 分）已知 X=0.1010, Y=-0.1101, 用原碼一位乘法運算 X* Y=？其中寄存 4 位,要求寫出具體運算過程與說明；器、加法器的寬度均為 解： X 原 =_ Y 原 =_ X*Y 原 =_ X* Y =_ 實現(xiàn)的具體過程：C（進位P（部分積Y（除數(shù)說明觸發(fā)器）寄存器）寄存器）3（ 6 分）已知 X = -0.01101 01 211,Y = 0.110010 0 2-11（此處數(shù)均為二進制）；浮點數(shù)階碼用 4 位移碼,尾數(shù)用 8 位補碼表示（含符號位）,（1）寫出 X,Y

18、的浮點數(shù)表示（要求格式：（2）運算 X+Y,要求給出運算過程（舍入采納數(shù)符 階碼 尾數(shù)）；0 舍 1 入法）；（3）如何判定浮點補碼加減運算是否溢出 .并說明發(fā)生溢出時如何處理？并判定上述運算結果是否溢出；4（ 7 分）有一個全相聯(lián)Cache 系統(tǒng), Cache 由 8 個塊構成, CPU 送出的主存地址流序列分別為： 14、18、14、18、8、4、8、10,求（1）每次拜訪后, Cache 的地址安排情形；（2）當 Cache 的容量換成 4 個塊,地址流為6、15、6、13、11、10、8、7時,求采納先進先出替換算法的相應地址安排和操作；5（3 分）設指令字長為 16 位, 每個操作數(shù)

19、的地址碼為 6 位, 指令有零地址、一地址、二地址 3 種格式；（1）設指令系統(tǒng)的操作碼長度和位置固定,如零地址指令有 M 種,一地址指令有 N 種,就二地址指令最多有幾種？（2）采納擴展操作碼技術,二地址指令最多有幾種？（3）采納擴展操作碼技術,如二地址指令有P 條,零地址指令有Q 條,就一地址指令最多有幾種？6（ 6 分）設某機儲備字長、指令字長和機器字長均相等,該機的指令格式如下：5 3 8 OP M A 其中, A 為形式地址,補碼表示（包括一位符號位）；M 為尋址方式,M =0立刻尋址；M =1直接尋址（此時 A 視為無符號數(shù)）；M =2間接尋址（此時 A 視為無符號數(shù)）；M =3變

20、址尋址（ A 為位移量,變址寄存器為 Rx）；M =4 相對尋址；求：（ 1）該指令格式能定義多少種不同的操作？立刻尋址操作數(shù)的范疇是多少？（2）寫出各種尋址方式（ M =1、2、3、4）運算有效地址的表達式；（3）當 M =1、2、4 時,能拜訪的最大主存空間為多少機器字 . 7（8 分）某半導體儲備器容量4K 8 位；其中固化區(qū) 2K 8 位（低地址）,用 1K 8 位的 EPROM 芯片組成；隨機讀寫區(qū) 2K 8 位（高地址）,由 2K 4 位 的 SRAM 芯片組成；地址總線 A11 A 0,雙向數(shù)據(jù)總線 D 7 D 0,R W 掌握讀寫；試問：（1）數(shù)據(jù)緩沖寄存器多少位？地址寄存器多

21、少位？（2）二種芯片各需多少片？求每片芯片的片選規(guī)律式與地址安排完成下表；（3）設計并完成該儲備器規(guī)律圖, 注明芯片與地址總線、 數(shù)據(jù)總線和 R W 信 號線的聯(lián)結,并實現(xiàn)片選規(guī)律；芯片芯片芯片芯片片選規(guī)律地址范疇編號類型容量地址表達式1 EPROM1KA 9A 0CS1= 2 CS2= 3 CS3= 4 CS4= 規(guī)律圖：D7D 4D3D 0地址A A8（ 10 分）某運算機的數(shù)據(jù)通路如下圖所示,其中M 主存, MBR 主存數(shù)據(jù)寄存器,MAR 主存地址寄存器, R0R3通用寄存器,IR指令寄存器,PC程序計數(shù)器（具有自增才能）,C、D暫存器, ALU算術規(guī)律單元,移位器 左移、右移、直通傳送

22、；全部雙向箭頭表示信息可以雙向傳送；請按數(shù)據(jù)通路圖畫出以下指令的指令周期流程圖：（1）MOV R1,- （R2）,指令功能是（ R2）-1 R2,（ R2） R1；（2）ADD（R1）,（ R2）+,指令功能是（ R1）+（ R2）（ R1）,（R2）+1R2；移位器+1 IR +1 R0MBR ALU PC R1M A B C R2D R3MAR 2022 年北京科技高校 869 運算機組成原理考研真題 試題編號： 869 試題名稱：運算機組成原理 _（共 9 頁）適用專業(yè)：運算機科學與技術、軟件工程、運算機技術（專業(yè)學位）_、軟件工程 _（專業(yè)學位） _ 說明： 全部答案必需寫在答題紙上,

23、做在試題或草稿紙上無效；一、挑選（滿分 20 分,每題 1 分）1運算機中采納補碼運算的目的是為了（）A與手工運算方式保持一樣 B提高運算速度 C簡化運算機的設計 D提高運算的精度 2以下表達中,不正確選項（）A串行加法器位數(shù)越多加法時間越長 B超前進位加法器位數(shù)越多高位電路越復雜 C串行加法器比超前進位加法器的加法時間長的緣由是串行加法器進位串行 傳遞D串行加法器比超前進位加法器的加法時間長的緣由是串行加法器高位電路 復雜 3IEEE754 的浮點數(shù) C1E00000hex 代表的真實數(shù)值是（ ）A-7.0 B-28.0 C-14.0 D14.0 4關于海明校驗碼的說法中,正確選項（）A只能

24、檢測出一位出錯 B能檢測出兩位同時出錯 C不能指出哪一位出錯 D能訂正兩位錯誤 5以下幾種儲備器中,存取速度最快的是（）ACache B寄存器C內(nèi)存 D閃存6關于 DRAM刷新的說法中,錯誤選項（）A刷新是通過對儲備單元進行“ 讀但不輸出數(shù)據(jù)” 的操作來實現(xiàn)的 B刷新時指對 DRAM 中的儲備電容重新充電 C由于 DRAM 內(nèi)部設有特地的刷新電路,所以訪存期間答應刷新 D刷新是按行進行的7在程序的執(zhí)行過程中, Cache 與主存的地址映射是由（）A操作系統(tǒng)來治理的 B硬件自動完成的 C硬件和軟件共同完成的 D編譯器和程序員調(diào)度的8當拜訪 Cache 系統(tǒng)失效時,通常不僅主存向CPU 傳送信息,

25、同時仍需要將信息寫入 Cache ,在此過程中傳送和寫入的信息數(shù)據(jù)寬度各為（）A字,塊 B字,字 C塊,頁 D塊,塊 9關于 Cache 的說法中,正確選項（）ACache 的容量與主存容量的差距越大越好 B采納直接映像時, Cache 無需考慮替換問題 C采納直接映像時,一般用最近最少使用替換算法D假如采納最優(yōu)替換算法,就Cache 的命中率可達到 100% 10儲備中,信息按對齊方式儲備（整數(shù)邊界方式儲備）的含義是（）A信息的字節(jié)長度必需是整數(shù) B信息單元的字節(jié)長度必需是整數(shù) C信息單元的儲備地址必需是整數(shù) D信息單元的儲備地址是其節(jié)長度的整數(shù)倍 11虛擬儲備器中關于頁表、快表和慢表表達中

26、正確選項（）A快表與慢表都儲備在主存中,但快表比慢表容量小 B快表采納了優(yōu)化搜尋算法,因此查找速度快C快表采納高速儲備器件組成,按查找內(nèi)容拜訪,因此比慢表查找速度快 D快表比慢表命中率高,可以得到更多的搜尋結果 12虛擬儲備器不能解決的問題是（）A儲備系統(tǒng)成本高 B編程空間受限 C拜訪速度慢 D程序空間到物理空間的轉(zhuǎn)換 13如指令中地址碼給出的是操作數(shù)有效地址,這種尋址方式為（）A立刻尋址 B直接尋址 C間接尋址 D相對尋址 14運算機指令中要用到的操作數(shù)一般可來自（）部件A通用寄存器 B內(nèi)存儲備單元 C外設接口中的寄存器 D以上三種均可以 15CPU 功能不包括（）A執(zhí)行指令 B執(zhí)行子程序調(diào)

27、用 C執(zhí)行 DMA 操作 D檢測并響應中斷16在運算機中,存放微指令的掌握儲備器隸屬于（）A外存 B高速緩存 C內(nèi)存 DCPU 17在一個微指令周期中（）A只能執(zhí)行一個微操作 B能次序執(zhí)行多個微操作 C能并行執(zhí)行多個互斥微操作D能并行執(zhí)行多個相容微操作18以下說法正確選項（）A取指周期肯定等于機器周期B指令字長等于儲備字長的前提下,取指周期等于機器周期C指令字長等于機器字長的前提下,取指周期等于機器周期D取指周期與機器周期沒有必定的聯(lián)系19采納 DMA 方式傳送數(shù)據(jù)時,每傳送一個數(shù)據(jù)就要占用一個（）A指令周期B中斷周期C儲備周期D節(jié)拍周期20對于單重中斷處理過程,說法不正確選項（）A中斷懇求是

28、中斷源發(fā)出并送給 CPU 的掌握信號BCPU 在每個機器周期后要檢查是否有中斷懇求C開中斷是為了 CPU 能相應嵌套的中斷懇求D在進入中斷設備服務程序之前不需要開中斷二、填空（滿分 40 分,每題 2 分）1某機器字長 32 位,其中一位符號位,定點小數(shù)補碼最大數(shù) _最小數(shù)為_ 2如定點整數(shù) 64 位,含一位符號位,補碼表示,就所能表示的肯定值最大的負數(shù)為 _ H 按字節(jié)地址由小到大的儲備序列為 _ 4某儲備系統(tǒng)中, 主存容量是 Cache 容量的 1024 倍,Cache 被分為 8 個塊,當主存地址和 Cache 地址采納直接映像方式時, 地址映射表的大小為 _ （假設不考慮一樣愛護位）5

29、一個帶有 Cache 的運算機系統(tǒng)中, Cache 的容量為 256 KB ,主存的容量為 1024 MB ,就 Cache - 主存層次的等效容量為 _ 6在頁面尺寸為 4KB 的頁式儲備治理中,頁表中的內(nèi)容依次是 2、5、6、8、7、11,就物理地址 32773 對應的規(guī)律地址為 _ 7設相對尋址的轉(zhuǎn)移指令占兩個字節(jié)第一字節(jié)是操作碼,其次字節(jié)是用補碼表示的相對位移量,如轉(zhuǎn)移指令地址為 指令其次字節(jié)內(nèi)容為 _2022H ,要求轉(zhuǎn)移到 2022H ,就該轉(zhuǎn)移8一個五級流水線處理器,連續(xù)向此流水線輸入 100 條指令,如不考慮沖突情形,在第 78 個時鐘周期終止時,共執(zhí)行完的指令條數(shù)為 _條9設

30、指令字長 16 位,采納擴展操作碼,操作數(shù)地址需 4 位,該指令系統(tǒng)已有三地址指令 X 條,二地址指令 Y 條,無零地址指令,就一地址指令最多 _ 10假設某運算機共有 256 個微命令,假如采納字段直接編碼法,如 4 位為一個段,共需 _ 段,操作掌握字段需 _位11提高加法器運算速度的關鍵是 _ 12減法可以和加法使用同一部件的關鍵是 _ 13在指令格式設計中,采納擴展操作碼技術的目的是：_ 14在浮點數(shù)表示方法中,階碼表示 _ 越大；_, 階碼位數(shù)越多,該浮點數(shù)表示的15采納數(shù)據(jù)校驗碼的目的是 _；16常用的數(shù)據(jù)校驗碼有奇偶校驗碼、_和_ 17影響流水線性能的主要因素有 _ 18中斷響應

31、過程中,愛護程序計數(shù)器PC 的作用是 _ 19構成掌握信號序列的最小單位是 _ 20在機器碼中,零的表示唯獨的碼是_ 和_ 三、簡答題（滿分 30 分,每題 6 分）1溢出檢測是處理器設計必需考慮的問題,請簡述加 測方法,并給出示意電路圖；2簡述加法運算器中快速進位鏈的作用及其實現(xiàn)原理/ 減法運算器的溢出檢3簡述局部性原理,并給出一個程序執(zhí)行中符合某種局部性原理的例子；4簡述層次儲備系統(tǒng)中快表的組成及作用 5簡述中斷屏蔽字的作用四、綜合題（共 40 分）1已知 X= 0.0110001 2 11 , Y= 0.1100110 2-10 （此處數(shù)均為二進制）；浮點數(shù)階碼用 4 位移碼,尾數(shù)用 8

32、 位補碼表示（含符號位）（8 分）（1）寫出 X,Y 的浮點數(shù)表示（要求格式：數(shù)符 階碼 尾數(shù)）（1）運算 X+Y要求給出運算過程（舍入采納0 舍 1 入法）,并判定是否溢出2請寫出“1 位 Booth 乘法”6 x 7 = 42 的具體執(zhí)行過程；其中乘法器寬度為 4 位,要求根據(jù)：執(zhí)行周期、被乘數(shù)、部分積格式寫出執(zhí)行過程 ; 并畫出電路示意圖（ 8 分）3有一個全相聯(lián) Cache 系統(tǒng),Cache由 4 個塊構成, CPU 送出的主存地址流序列為： 2,12,9,12,2,8,7,5 分別給出先進先出替換算法和最近最少使 用替換算法的相應地址安排和操作；（8 分）先進先出替換算法 最近最少使

33、用替換算法4設有一臺運算機,其指令長度為16 位,指令格式如下：該指令的功能是（ R） （R）OP（M / D）其中 OP 為操作碼,占 5 位；第一操作數(shù) R 為寄存器直接尋址,其次操作數(shù) 由 M 和 D 共同打算尋址方式（ M 為尋址方式, D 為形式地址）且規(guī)定如下：M 000,為立刻尋址, D 為立刻數(shù)；M 001,為相對尋址, D 為位移量；M 010,為基址尋址, D 為位移量；M 011,為寄存器間接尋址, D 為寄存器號；假定要執(zhí)行的指令為加法指令（02,該指令執(zhí)行前儲備器內(nèi)容如圖ADD ）,存放在 002022 單元中, D 的值為 1 所示；通用寄存器組、變址寄存器和基址寄存器內(nèi)容如圖 2 所示；問：當 M 分別為以下幾種情形時,該指令執(zhí)行后,結果是 什么？（要求寫出運算過程）（8 分）（1）當 M 000 時,結果是什么？放在哪個寄存器中？（2）當 M 001 時,結果是什么？放在哪個寄存器中？（3）當 M 010 時,結果是什么？放在哪個寄存器中？（4）當 M 011 時,結果是什么？放在哪個