07電科電子檔科技學(xué)院2011屆

目..............................................................II 第一章緒 偽隨機序列的應(yīng) 偽隨機序列的研究目 研究內(nèi) 第二章m序列的基本原 m序列的定 m序列的產(chǎn) m序列的性 第三章基于FPGA的m序列設(shè)計與誤碼檢 基于FPGA的m序列實 誤碼檢 第四章結(jié)論與展 參考文 致 在通信系統(tǒng)中的隨機噪聲會使模擬信號產(chǎn)生失真和數(shù)字信號出現(xiàn)誤碼，并且，它還是限制信道容量的一個重要因素。因此，人們經(jīng)常希望消除或減小通信系統(tǒng)中的隨機噪聲。另一方面，有時人們會希望獲得隨機噪聲。例如，在試驗室中對通信設(shè)備或系統(tǒng)性能進試時，可能要故意加入一定的隨機噪聲。又如，為了實現(xiàn)高可靠的通信，也希望利用隨機噪聲。為了上述目的，必須能夠獲得符合要求的隨機噪聲。然而，利用隨機噪聲的最大時它難以重復(fù)產(chǎn)生和處理。因此，20世紀60年代，偽隨機序列噪聲的發(fā)明才使得得到解決。用的m01兩種狀態(tài)。二進制為隨即序列通常是通過移位寄存器加反饋電路共同產(chǎn)生。同時本設(shè)計介紹了偽隨機序列的通信中的應(yīng)用，研究目的以及偽FPGAm以Alter的QuartusII為開發(fā)平臺，利用VHDL語言進行編程，給出7級m的序列符合m檢測系統(tǒng)。偽隨機序列;m序列;VHDL語言BasedOnFPGAPseudoRandomSsequenceAndErrorTherandomnoiseinthecommunicationsystemwillmakeogsignalsgeneratedistortionanddigitalsignal,anditappearserrororlimitchannelcapacityofanimportantfactor.Therefore,peopleoftenhopetoeliminateorreducecommunicationsystemofrandomOntheotherhand,sometimespeoplewillhopetogainarandomnoise.Forexample,inthelaboratoryofcommunicationequipmentorsystemperformancetesting,maymeantoaddsomerandomnoise.Belikeagain,inordertoachievehighreliablesecuritycommunication,alsohopetouserandomnoise.Forthispurpose,mustbeabletogettomeettherequirementsofrandomnoise.However,thebiggestdifficultiesusingrandomnoisewhenitisdifficulttorepeatproductionandprocessing.Therefore,inthe1960s,pseudorandomsequencethatmakesdifficulttheinventionofthenoisebesolved.Pseummediaysequencesorcalledimmediayyards,isbasedonrandomsequenceofrandomcharacteristicsandproduceacodeword,alsocalledpseudonoisesequenceorfalsenoisecode.Indigitalcommunication,therearemanyfalseimmediaysequenceheremainlyintroducesthemseriesiswidelyused.Engineeringapplication,withbinarypseudorandomsequenceinsequence,andthereforeby"0"and"1"twostate.Binarysequenceisusuallyforimmediaybyshiftregisterwithfeedbackcircuitcommonproduce.Meanwhile,thedesignofpseudorandomsequenceisintroduced,thepurposesofthecorrespondenceapplicationandpseudorandomsequence,thebasicprinciplesofsequenceisproposedbasedonFPGAproducedthemseriesmethod.ToAltertheQuartusIIforsoftwaredevelopmentplatform,usingVHDLprogramminglanguage,level7mseriesarethesimulationwaveform,sequencestatisticalpropertiesysisshowsthatthemethodhasthesequenceofrandomsequencewithm,provedtobecorrect.Andfinallytointroduceerrordetectionsystem.Keywords:pseudorandomsequence;msequence;VHDLlanguage偽隨機序列的應(yīng)偽隨機序列作為一種信號形式，具有良好的相關(guān)特性，在很多方面都得到廣泛的，主要變現(xiàn)在以下幾個方面:在通信加密中的應(yīng)用，m序列自相關(guān)性較好，比較容易重復(fù)產(chǎn)生和處理，并且具有偽隨機性，利用m序列加密數(shù)學(xué)信號使加密后的序號在攜帶原始信息的同時具有偽噪聲的性質(zhì)，從而到達在信號傳輸過程中的隱蔽性；再信號接收端，利用m序列對其加以，是原始信號得到恢復(fù)。在設(shè)計中的應(yīng)用，近年興起的擴展頻譜所采用的信號時已調(diào)制的具有類似噪聲性質(zhì)的偽隨機序列，它具有很高的距離距離分辨率和速度分辨率。這種的采用相關(guān)解調(diào)的工作方式，能夠在低信噪比的條件下工作，而且還具有很強的能力。該型實質(zhì)上是一種連續(xù)波，具有低截獲概率性，是一種體制新、性能高，適應(yīng)現(xiàn)代高技術(shù)需要的。它采用隨機序列作為發(fā)射信號的系統(tǒng)具有許多比較突出的優(yōu)點。首先，它是一種連續(xù)波，可以較好的利用發(fā)射機的功率。其次，它在一定的信噪比時，能夠到達很好的測量精度，保證測量的單值性，比單脈沖具有更高的距離分辨率和速度分辨率。最后，它具有較強的可干擾，敵方要干擾這種寬帶信號，將比干擾普通的雷達信號的多。在通信系統(tǒng)中的應(yīng)用，偽隨機序列是一種看似隨機，實際上是一種有規(guī)律的周期性二進制序列，具有類似噪聲序列的性質(zhì)，在CDMA中，地址碼都是從偽隨機序列中選取的，在CDMA中使用一種最易實現(xiàn)的偽隨機序m序列，利用m序列的不同相位來區(qū)分不同用戶；為了數(shù)據(jù)安全，在CDMA的尋呼信道和正向業(yè)務(wù)信道中使用了數(shù)據(jù)擾亂技術(shù)，其方法是用長度為2241的序列用于對業(yè)務(wù)信道進行擾碼，它在分組交織器輸出的調(diào)制字符上進行，通過交織輸出字符與長碼PN碼片的二進制模工相加而完成。偽隨機序列的研究目隨機噪聲的最大時它難以重復(fù)產(chǎn)生和處理。因此，20世紀60年代，偽隨機序列噪研究內(nèi)首先研究了m序列的產(chǎn)生原理以及m種基于FPGA的m序列產(chǎn)生的方法，以Alter的QuartusII為發(fā)平7m序列進行編程，其程序利用VHDL語言進行編程，給出了m序列的仿真RTL圖以及仿真波形，并對其進行了簡單的說明。最后再對誤碼檢測系統(tǒng)原理進行了闡述。第二章mm的定m器產(chǎn)生的周期最長的一種序列[1]。m的產(chǎn)最大長度線性反饋遺存器序列，通常簡稱為mm2.1n21狀態(tài)，必然是2n個狀態(tài)之一，其中每一狀態(tài)代表了一個n位的二進制數(shù)字；但是，必須把全0排斥在外，因為如果一個進入全0，不論反饋線多少或在哪些級，這種狀態(tài)就不0的2n1狀態(tài)之一。這個電路的輸出序列這里所謂“各態(tài)歷經(jīng)”就是所有2n1個狀態(tài)都經(jīng)過了。由此可見，應(yīng)用n器所產(chǎn)生的序列的周期最長是2n1。同時由于這種序列雖然是周期的，但當n0101，看來好像是隨機的，所以又稱為偽隨機碼；又因為它的某一些性質(zhì)和隨機噪聲很相似，所以又稱為偽噪聲碼（PN）。2.1要用n級移位寄存器來產(chǎn)生m序列，關(guān)鍵在于選擇哪幾級移位寄存器作為反饋。[5]將移位寄存器用一個n階的多項式f(x)表示，這個多項式的0次冪系數(shù)或常數(shù)為1，其k次冪系數(shù)為1時代表第k級移位寄存器有反饋線；否則無反饋線。這里的系數(shù)只能取01，xxf(x例如特征多項式f(

2g(x)

f

mg(xf(x件（1）f（x）（xm+1，m=2n-（xq+1，q<m；2.2m由上述可見，只要找到了本原多項式，就能由它構(gòu)成mm的性均衡性m10說，“10游程發(fā)布把一個序列中取值相同的那些相繼（連在一起）的元素合稱為一個“游程”。在一個游程中元素的個數(shù)稱為游程長度。例如，n=15的m序列可以寫成：{…10001111010110010…} （2-1）m=15在其一個周期（m個元素）中，共有84的游程1111長度為3000211和“0011和兩個“0一般來說，在m11/2；21≦k≦（n-1）。而且在長度為k（1≦k≦（n-2））,連“1”的游移位相加性一個m序列MpMr模2Mp的某次延遲移位序列Ms，即M⊕Mr=Ms （2-2自相關(guān)函數(shù)mm+10，用-11此時定義：設(shè)長為pm

a,a,a,,

p2n1。經(jīng)過j 序列為aj1aj2aj3,ajp，其中aip（以pppa1aj1a2aj2a3aj3apajpaiaj

（2-來衡量一個mjma1a2a3,apppR(j)aiaji

（2-當采用二進制數(shù)字0和1R(j)ADA

（2-A

的數(shù)[]0p

的數(shù)

（2-由移位相加特性可知，aiaij仍是mm01m中0比1的個數(shù)少一個，故得A-D=-1(jp(j1/R(j)1/

jj1,2,,(p

（2-m(11/p)。R(j)R(j)R(jkp)，式中，k=1,2,…,p=(2n-1)R(j)是偶函數(shù)，即R(j)R(

j=2.3RR1－3－2 0 P－12.3m令m序列長度為N,T

Tc為碼片寬。相應(yīng)的雙極性波形為c(t)

a(tnTa(t1,1，為mc(tr()1Tc(c(t

（2-TN

()

TcT

則r

11N

11N

ct的功率譜密度G()r()互 變G()FrFr()F1

（2- N 周期性函數(shù)r1()可以展為級數(shù)1

e00

1

T1FnT12

rejn0tdt

jn0tdtT

（2-

T

N1TSa2

2n Tn

（2-F12

（2-N GFrF12TcN

Sa2

2 N

2N1

Sa2

N

2

2n0N2

（2-雙極性m為離散譜，間隔為0

T

帶寬近似為

Tc

（

1Tcc譜線的包絡(luò)以Sa2 2規(guī)律變化c

1的強度與碼長的平方N2成反比N2.3m

…+-++---+-++-- （2-11/2；21/4；31/8k12k，而且在長度為k函數(shù)()。當≠0(=0。僅當=0(1由于m很相似，所以通常將m（PN）序列,或稱為偽隨機序列[2]。 基于FPGA的m序列設(shè)計與誤碼基于FPGAm序列實3.1[3]3.1n 圖3.1中，xi表示寄存器所處的狀態(tài)，通常用0和1來代表兩個可能的狀態(tài)。并01GF(2[4]。f(x，x?xGF(2) （x0x1xn-1）可以表示成一線性齊次函數(shù)時，即f（x0x1xn-1 Cn1i,Cn1iGF

生的序列就稱為線性移位寄器序列。m對于一個n級m序列移位寄存器來說，它在每一時刻的狀態(tài)都可以看成是有刻狀態(tài)的轉(zhuǎn)移規(guī)律，或者說反饋函數(shù)定義了nm7，m=27-1，若其反饋系數(shù)選為八進制的數(shù)值為235，2101111，即c7c6c5c4c3c2c1 3.23.2m=7VHDL建模思想為：由圖3.2的建構(gòu)模型，設(shè)置敏感信號（時鐘信號clk和操作控制信號load，在時鐘的上升沿控制之下，當load=“1”時，給移位寄存器預(yù)置初始信號為“100000load=“03.2構(gòu)模型規(guī)律進行操作，具體的VHDL程序libraryuseentityVhdl1 port(clk:instd_logic;load:instd_logic;q:outstd_logicendarchitecturebehaveofVhdl1signalc0,c1,c2,c3,c4,c5,c6,c7:std_logic; ifclk'eventandclk='1' if(load='1')then c0<=c7xorc4xorc3xor endif;endendprocess;endbehave;如圖3.3所示是該序列程序在QuartusII開發(fā)平臺中實現(xiàn)的RTL圖3.37級m序列RTL圖3.4所示是該序列在QuartusII開發(fā)平臺中的仿真時，1個CLK周期設(shè)置10ns，周期為27-1的m序列仿真時間需要5．16s。所產(chǎn)生的序列如下：圖3.4仿真波形3.4“l(fā)oad”在“1”電平期間對偽隨機序列發(fā)生器置初始信號，而在電平期間的一段時間后的偽隨機序列發(fā)生器進行移位操作；其中“clk”表示移位寄存器的同步信號；“q”表示串行偽隨機序列的信號輸出,27-1誤碼檢誤碼儀收端模塊所的最主要問題是如何準確地實現(xiàn)本地產(chǎn)生的m序列與收到的數(shù)據(jù)圖3.2隨動同步的原理框圖通過上述知道，周期為2r-1的m序列發(fā)生器由r級移位寄存器組成。同時，由r收端模塊的邏輯狀態(tài)轉(zhuǎn)移圖如圖3.3

圖3.3在誤碼測試邏輯中，接收到的總比特數(shù)與誤碼個數(shù)均以二進制方式在的邏總比特數(shù)的