電路基礎培訓課件

電路基礎培訓中興通訊CDMA事業(yè)部設計開發(fā)部郭丹旦2005.5電路基礎培訓中興通訊CDMA事業(yè)部硬件人員的基本素質硬件人員的基本素質本次課程內容回顧常用的電路基礎常識了解設計開發(fā)部設計需要的一些基本電路知識接口時鐘/定時上下拉互聯(lián)中的問題——SI，熱拔插通過案例了解一些電路設計的常見問題本次課程內容回顧常用的電路基礎常識電路常識電阻，歐姆定律基爾霍夫定律（KCL，KVL）電容：電壓不能突變電感：電流不能突變電路常識電阻，歐姆定律戴維寧等效線性疊加定理戴維寧等效諾頓等效戴維寧等效線性疊加定理電路常識一階RC電路使信號變緩濾去窄脈沖消除高頻分量電路常識一階RC電路電路常識一階RL電路當開關斷開時，電感電流不能斷續(xù)會感應出高電壓為了防止開關（電子開關）損壞，對電感需要添加續(xù)流電路繼電器線圈，電機線圈等都是電感負載電路常識一階RL電路電路常識器件遠不是理想的電源額定功率，內阻，紋波，頻率特性，負載特性……電阻：額定功率，阻值誤差，溫度系數(shù)，噪聲，寄生參數(shù)……電容擊穿電壓，ESR，ESL，漏電流，介質吸收，溫度，濕度，漏液（液體鋁電解電容），明火（固體鉭電解電容）……電感電阻，寄生電容，功率……電路常識器件遠不是理想的電路常識參考資料電路分析基礎（很多教材可選）廠商器件手冊和應用注記（電容，電感，電阻和磁珠的廠家也有手冊，不要忽略喲！）H&H,TheArtofElectronics,2ndEditionAnalogDevicesAN-348AvoidingPassive-ComponentPitfalls電路常識參考資料硬件開發(fā)人員常用知識電源線性電源開關電源PLD接口時鐘/定時電路互聯(lián)可靠性專門知識DSP，MCU，橋片，混合電路……簡單單板示意硬件開發(fā)人員常用知識電源簡單單板示意接口我們常用的接口電平LVTTL，LVCMOSRS-232，RS-485LVDS，BLVDS，MLVDSCML，PECL/LVPECL單端/差分傳輸單端：TTL，CMOS，RS-232RS-485，LVDS，CML，PECL并行/串行傳輸將低速的并行信號復用，通過高速串行鏈路或者光纖傳輸。接口我們常用的接口電平接口——LVTTL/LVCMOS用于一般速率的數(shù)據(jù)傳送，板內時鐘分發(fā)單端傳輸簡單，成熟，便宜最常用的電平（3.3VLVTTL器件）：VOH2.4V,VOL0.4V,VIH2.0V,VIL0.8V，有400mV的裕度實際的切換電平在0.8~2.0V之間的某一個電平，可能隨電源、溫度、廠商等有一些變化VOH（VOL）隨著輸出負載電流的降低（增加）信號完整性問題使噪聲裕度進一步降低接口——LVTTL/LVCMOS用于一般速率的數(shù)據(jù)傳送，板內接口——RS-232/RS-485成熟，低速232電平（來源于TIA/EIA-232-F-1997）適用于點到點傳輸-15~-3VMarking（Logic1）+3~+15VSpacing（Logic0）接收端電阻3KOhm~7KOhm（典型5KOhm），電容不大于2500pF（電纜長度受到電容的限制）485電平（來源于TIA/EIA-485-A-1998）差分傳輸最高10Mbps共模電壓-7V~+12V，最大輸入電壓范圍-7~+15V輸出差分電壓1.5~6V(開路)，輸入差分電壓0.2~5V接口——RS-232/RS-485成熟，低速接口——LVDS（LowVoltageDifferentialSignaling）

高速，低擺幅，低功耗Multi-dropLVDSBLVDS(NSC)10mA電流MLVDS(TI，TIA/EIA-899)11.3mA電流，控制擺率（1ns）LVDS基本原理TIMLVDS閾值接口——LVDS（LowVoltageDifferen接口——CML/ECLCML（CurrentModeLogic）ECL（Emitter-CoupledLogic）NECL（-5.2VVee）PECL（+5VVcc）LVPECL（+3.3VVcc）輸出50歐姆端接到Vcc-2V，輸入共模電平Vcc-1.3VCheckthedatasheetfordetailedinformation接口——CML/ECLCML（CurrentModeL接口——直流耦合，交流耦合和平衡高速串行鏈路多種標準需要進行接口電壓擺幅共模電平范圍端接直流耦合直接接口，需要仔細處理接口的共模電平范圍交流耦合通過電容隔直，可以單獨設置共模偏置，設計容易交流耦合時，數(shù)據(jù)中0-1個數(shù)不同，會導致傳輸失敗，需要直流平衡編碼——CIMT，8B/10B接口——直流耦合，交流耦合和平衡高速串行鏈路多種標準需要進行接口部分參考資料器件廠商器件手冊《普通邏輯電平接口器件應用指導書》TIA/EIA-232-F-1997TIA/EIA-485-A-1998TexasInstrumentLVDSApplicationandDataHandbookNationalSemiconductor

LVDSUserManualTexasInstrumentApplicationnotesaboutInterfacingbetweensignalsONSemiApplationnotesaboutPECL接口部分參考資料器件廠商器件手冊時鐘——系統(tǒng)的心臟觸發(fā)器與同步電路輸入只在時鐘切換的時候對輸出產生影響，或是說“與時鐘同步”為什么使用同步電路？避免器件受溫度，電壓，工藝的影響；易于消除電路的毛刺，使設計更可靠同步電路可以很容易地組織流水線，提高運行速度系統(tǒng)在時鐘的“驅動”下工作，時鐘在系統(tǒng)中至關重要時鐘——系統(tǒng)的心臟觸發(fā)器與同步電路時鐘偏斜時鐘偏斜（Skew）定義：時鐘實際到達時間和期望到達時間之間的差異來源同一器件不同輸出之間的偏斜不同器件之間的偏斜不同路徑延遲導致的偏斜不同級數(shù)的時鐘樹要控制傳輸路徑延遲，而不是線長不同負載狀況導致的偏斜時鐘偏斜時鐘偏斜（Skew）時鐘抖動時鐘抖動（Jitter）頻偏，漂動和抖動抖動的分類確定性抖動，隨機抖動抖動的來源抖動的影響多級鎖相環(huán)系統(tǒng)可能產生諧振多時鐘系統(tǒng)中會打破系統(tǒng)定時狀況——用FIFO解決FIFO系統(tǒng)中 會使FIFO中的數(shù)據(jù)量發(fā)生變化時鐘抖動時鐘抖動（Jitter）定時時鐘的單調性一些常見參數(shù)Tco:ClocktooutputdelayTsu:SetuptimeTh:HoldtimeTpd:Propagationdelay建立時間問題和保持時間問題異步時序可能存在問題同步時序的最長延遲問題和最短延遲問題定時時鐘的單調性時鐘/定時部分參考資料HowardJohnson,MartinGraham

High-SpeedSignalPropagation–AHandbookofAdvancedBlackMagic，Chapter12CypressSemiconductorPerfectTiming部分高速設計譯文時鐘/定時部分參考資料HowardJohnson,Mar上下拉——重要但是被忽略的問題為什么信號線上要加上下拉？什么時候要加上下拉？上拉還是下拉？用多大的電阻上下拉？上下拉——重要但是被忽略的問題為什么信號線上要加上下拉？上下拉為什么要加上下拉？預置電平

總線上下拉，復位預置，控制線上下拉防止輸入浮空普通器件未用輸入端，可能3態(tài)的信號線（總線上下拉）建立電平OC/OD，I2C，CML，PECL測試需要對于固定高/低的信號，為了測試激勵需要，需要上下拉端接在CML，PECL電路中常見類似上下拉的情況上下拉為什么要加上下拉？上下拉器件內置的上下拉總線保持器件節(jié)省了上下拉電阻使設計考慮復雜化ISPMACH4000EPLDCycloneFPGA單獨可編程的上拉，或者懸空全局可編程的上拉，下拉，懸空，或者總線保持上下拉器件內置的上下拉上下拉怎么選擇上拉或者下拉？數(shù)據(jù)線/總線根據(jù)需要電平選擇上下拉受控OE端一般選擇讓器件無效怎么選擇電阻？對于CMOS器件，我們一般選擇10K都可以滿足要求多個負載可能需要不同的電阻充分考慮器件內部的上下拉情況下拉比上拉電阻小是TTL時代留下來的慣例上下拉怎么選擇上拉或者下拉？互聯(lián)接口電平兼容——最起碼的要求驅動能力熱拔插場合會出現(xiàn)什么問題？高速電路中會有什么問題？互聯(lián)接口電平兼容——最起碼的要求互聯(lián)熱拔插應用Ioff和PU3S保護二極管的影響模擬開關和其他帶有鉗位保護二極管的器件上拉還是下拉？I2C器件能否在熱拔插場合工作？互聯(lián)熱拔插應用互聯(lián)高速設計中，PCB走線就是理想導線嗎？信號就是理想的樣子嗎？互聯(lián)高速設計中，PCB走線就是理想導線嗎？上下拉、互聯(lián)部分參考資料器件廠商器件手冊《普通邏輯電平接口器件應用指導書》HowardJohnson《高速數(shù)字設計》上下拉、互聯(lián)部分參考資料器件廠商器件手冊案例分析采用另外文稿授課案例分析采用另外文稿授課Q&A大家有什么問題？Q&A大家有什么問題？電路基礎培訓中興通訊CDMA事業(yè)部設計開發(fā)部郭丹旦2005.5電路基礎培訓中興通訊CDMA事業(yè)部硬件人員的基本素質硬件人員的基本素質本次課程內容回顧常用的電路基礎常識了解設計開發(fā)部設計需要的一些基本電路知識接口時鐘/定時上下拉互聯(lián)中的問題——SI，熱拔插通過案例了解一些電路設計的常見問題本次課程內容回顧常用的電路基礎常識電路常識電阻，歐姆定律基爾霍夫定律（KCL，KVL）電容：電壓不能突變電感：電流不能突變電路常識電阻，歐姆定律戴維寧等效線性疊加定理戴維寧等效諾頓等效戴維寧等效線性疊加定理電路常識一階RC電路使信號變緩濾去窄脈沖消除高頻分量電路常識一階RC電路電路常識一階RL電路當開關斷開時，電感電流不能斷續(xù)會感應出高電壓為了防止開關（電子開關）損壞，對電感需要添加續(xù)流電路繼電器線圈，電機線圈等都是電感負載電路常識一階RL電路電路常識器件遠不是理想的電源額定功率，內阻，紋波，頻率特性，負載特性……電阻：額定功率，阻值誤差，溫度系數(shù)，噪聲，寄生參數(shù)……電容擊穿電壓，ESR，ESL，漏電流，介質吸收，溫度，濕度，漏液（液體鋁電解電容），明火（固體鉭電解電容）……電感電阻，寄生電容，功率……電路常識器件遠不是理想的電路常識參考資料電路分析基礎（很多教材可選）廠商器件手冊和應用注記（電容，電感，電阻和磁珠的廠家也有手冊，不要忽略喲?。〩&H,TheArtofElectronics,2ndEditionAnalogDevicesAN-348AvoidingPassive-ComponentPitfalls電路常識參考資料硬件開發(fā)人員常用知識電源線性電源開關電源PLD接口時鐘/定時電路互聯(lián)可靠性專門知識DSP，MCU，橋片，混合電路……簡單單板示意硬件開發(fā)人員常用知識電源簡單單板示意接口我們常用的接口電平LVTTL，LVCMOSRS-232，RS-485LVDS，BLVDS，MLVDSCML，PECL/LVPECL單端/差分傳輸單端：TTL，CMOS，RS-232RS-485，LVDS，CML，PECL并行/串行傳輸將低速的并行信號復用，通過高速串行鏈路或者光纖傳輸。接口我們常用的接口電平接口——LVTTL/LVCMOS用于一般速率的數(shù)據(jù)傳送，板內時鐘分發(fā)單端傳輸簡單，成熟，便宜最常用的電平（3.3VLVTTL器件）：VOH2.4V,VOL0.4V,VIH2.0V,VIL0.8V，有400mV的裕度實際的切換電平在0.8~2.0V之間的某一個電平，可能隨電源、溫度、廠商等有一些變化VOH（VOL）隨著輸出負載電流的降低（增加）信號完整性問題使噪聲裕度進一步降低接口——LVTTL/LVCMOS用于一般速率的數(shù)據(jù)傳送，板內接口——RS-232/RS-485成熟，低速232電平（來源于TIA/EIA-232-F-1997）適用于點到點傳輸-15~-3VMarking（Logic1）+3~+15VSpacing（Logic0）接收端電阻3KOhm~7KOhm（典型5KOhm），電容不大于2500pF（電纜長度受到電容的限制）485電平（來源于TIA/EIA-485-A-1998）差分傳輸最高10Mbps共模電壓-7V~+12V，最大輸入電壓范圍-7~+15V輸出差分電壓1.5~6V(開路)，輸入差分電壓0.2~5V接口——RS-232/RS-485成熟，低速接口——LVDS（LowVoltageDifferentialSignaling）

高速，低擺幅，低功耗Multi-dropLVDSBLVDS(NSC)10mA電流MLVDS(TI，TIA/EIA-899)11.3mA電流，控制擺率（1ns）LVDS基本原理TIMLVDS閾值接口——LVDS（LowVoltageDifferen接口——CML/ECLCML（CurrentModeLogic）ECL（Emitter-CoupledLogic）NECL（-5.2VVee）PECL（+5VVcc）LVPECL（+3.3VVcc）輸出50歐姆端接到Vcc-2V，輸入共模電平Vcc-1.3VCheckthedatasheetfordetailedinformation接口——CML/ECLCML（CurrentModeL接口——直流耦合，交流耦合和平衡高速串行鏈路多種標準需要進行接口電壓擺幅共模電平范圍端接直流耦合直接接口，需要仔細處理接口的共模電平范圍交流耦合通過電容隔直，可以單獨設置共模偏置，設計容易交流耦合時，數(shù)據(jù)中0-1個數(shù)不同，會導致傳輸失敗，需要直流平衡編碼——CIMT，8B/10B接口——直流耦合，交流耦合和平衡高速串行鏈路多種標準需要進行接口部分參考資料器件廠商器件手冊《普通邏輯電平接口器件應用指導書》TIA/EIA-232-F-1997TIA/EIA-485-A-1998TexasInstrumentLVDSApplicationandDataHandbookNationalSemiconductor

LVDSUserManualTexasInstrumentApplicationnotesaboutInterfacingbetweensignalsONSemiApplationnotesaboutPECL接口部分參考資料器件廠商器件手冊時鐘——系統(tǒng)的心臟觸發(fā)器與同步電路輸入只在時鐘切換的時候對輸出產生影響，或是說“與時鐘同步”為什么使用同步電路？避免器件受溫度，電壓，工藝的影響；易于消除電路的毛刺，使設計更可靠同步電路可以很容易地組織流水線，提高運行速度系統(tǒng)在時鐘的“驅動”下工作，時鐘在系統(tǒng)中至關重要時鐘——系統(tǒng)的心臟觸發(fā)器與同步電路時鐘偏斜時鐘偏斜（Skew）定義：時鐘實際到達時間和期望到達時間之間的差異來源同一器件不同輸出之間的偏斜不同器件之間的偏斜不同路徑延遲導致的偏斜不同級數(shù)的時鐘樹要控制傳輸路徑延遲，而不是線長不同負載狀況導致的偏斜時鐘偏斜時鐘偏斜（Skew）時鐘抖動時鐘抖動（Jitter）頻偏，漂動和抖動抖動的分類確定性抖動，隨機抖動抖動的來源抖動的影響多級鎖相環(huán)系統(tǒng)可能產生諧振多時鐘系統(tǒng)中會打破系統(tǒng)定時狀況——用FIFO解決FIFO系統(tǒng)中 會使FIFO中的數(shù)據(jù)量發(fā)生變化時鐘抖動時鐘抖動（Jitter）定時時鐘的單調性一些常見參數(shù)Tco:ClocktooutputdelayTsu:SetuptimeTh:HoldtimeTpd:Propagationdelay建立時間問題和保持時間問題異步時序可能存在問題同步時序的最長延遲問題和最短延遲問題定時時鐘的單調性時鐘/定時部分參考資料HowardJohnson,MartinGraham

High-SpeedSignalPropagation–AHandbookofAdvancedBlackMagic，Chapter12CypressSemiconductorPerfectTiming部分高速設計譯文時鐘/定時部分參考資料HowardJohnson,Mar上下拉——重要但是被忽略的問題為什么信號線上要加上下拉？什么時候要加上下拉？上拉還是下拉？用多大