半導(dǎo)體集成電路課程教學(xué)教案

244/244《半導(dǎo)體集成電路》課程教學(xué)教案山東大學(xué)信息科學(xué)與工程學(xué)院電子科學(xué)與技術(shù)教研室(微電)張新課程總體介紹：教材：選用上?？萍汲霭嫔绯霭娴?，由電子工業(yè)部教材辦公室組織編寫的高等學(xué)校教材《半導(dǎo)體集成電路》一書。該教材參考教學(xué)學(xué)時為120學(xué)時。目前實際教學(xué)學(xué)時數(shù)：課內(nèi)66+實驗6，共計72學(xué)時。教學(xué)內(nèi)容：(按72學(xué)時刪減)第一篇雙極型邏輯集成電路26學(xué)時第一章集成電路的寄生效應(yīng)（含序論）7學(xué)時第二章TTL集成電路12學(xué)時第三章TTL中大規(guī)模集成電路3學(xué)時第四章TTL電路版圖設(shè)計4學(xué)時第二篇MOS邏輯集成電路26學(xué)時有關(guān)MOS管+前言3學(xué)時第六章nMOS邏輯集成電路9學(xué)時第七章CMOS集成電路8學(xué)時第八章動態(tài),準(zhǔn)靜態(tài)MOS電路簡介2學(xué)時第九章MOS集成電路版圖設(shè)計4學(xué)時第三篇模擬集成電路20學(xué)時第十一章模擬集成電路中的專門元件8學(xué)時第十二章模擬集成電路中的差不多單元9學(xué)時第十三章集成運(yùn)算放大器簡介3學(xué)時課程教案:序言1學(xué)時內(nèi)容:1集成電路1.1集成電路定義1.2集成電路特點(diǎn)1.3集成電路分類半導(dǎo)體集成電路2.1半導(dǎo)體集成電路分類2.2有關(guān)半導(dǎo)體集成電路的集成度2.3半導(dǎo)體集成電路的優(yōu)缺點(diǎn)課程內(nèi)容介紹及參考書課程重點(diǎn)：介紹了何謂集成電路，集成電路是如何分類的（即可分為膜集成電路.半導(dǎo)體集成電路和混合集成電路），集成電路有何特點(diǎn)；介紹了何謂半導(dǎo)體集成電路，半導(dǎo)體集成電路的分類（即按照電路中晶體管的導(dǎo)電載流子狀況分類，可分為雙極型集成電路和單極型集成電路兩種；按照電路工作性質(zhì)分類，可分為數(shù)字集成電路和模擬集成電路兩種），半導(dǎo)體集成電路的重要概念-集成度，以及半導(dǎo)體集成電路的優(yōu)點(diǎn)（即體積小重量輕；技術(shù)指標(biāo)先進(jìn)可靠性高以及便于大批量生產(chǎn)和成本低等）。最后給出了課程總體內(nèi)容介紹，并給出了有關(guān)參考書。課程難點(diǎn)：有關(guān)半導(dǎo)體集成電路的定義，不同方法的分類；有關(guān)半導(dǎo)體集成電路集成度的兩種定義方法，以及半導(dǎo)體集成電路的最突出的優(yōu)點(diǎn)。差不多概念：1集成電路-將某一電路所需的若干元器件（晶體管；二極管；電阻和電容）均制作于一個（或幾個）基片上，通過布線連接構(gòu)成的完整電路。2膜集成電路-由金屬和金屬合金薄膜以及半導(dǎo)體薄膜制成元器件，布線連接構(gòu)成的集成電路。3半導(dǎo)體集成電路-以半導(dǎo)體（硅）單晶為基片，以外延平面工藝為基礎(chǔ)工藝，將構(gòu)成電路的各元器件制作于同一基片上，布線連接構(gòu)成的功能電路。4混合集成電路（組合集成電路）-由半導(dǎo)體集成電路，膜集成電路和分離元件中至少兩種構(gòu)成的集成電路。5雙極型集成電路-由一般平面雙極晶體管構(gòu)成的集成電路，其載流子為電子和空穴。6單極型集成電路（MOS集成電路）-由MOS場效應(yīng)管構(gòu)成的集成電路，其導(dǎo)電載流子僅有電子（或空穴）一種。7數(shù)字集成電路-處理數(shù)字量信號的集成電路。數(shù)字量指以某一最小單元作不連續(xù)變化的量。8模擬集成電路-處理模擬量信號的集成電路。模擬量指能夠連續(xù)變化的量。9集成電路的集成度-單位面積芯片上最多可容納的元器件個數(shù)。單位；元器件個數(shù)/平方毫米。10集成電路的規(guī)模-以單個芯片上最多可容納的元器件個數(shù)為劃分依據(jù)。單位；元器件個數(shù)/單芯片。差不多要求：掌握集成電路的定義及分類；半導(dǎo)體集成電路的定義及分類；了解半導(dǎo)體集成電路的應(yīng)用場合；明白以規(guī)模定義的半導(dǎo)體集成電路的集成度以及集成度定義的擴(kuò)展。課程參考書目及要求：對雙極型部分：1器件原理部分：書目：《半導(dǎo)體物理》已開過課程；《晶體管原理》與本課程同期開課；《半導(dǎo)體器件物理》同名書目。要求：熟悉晶體管單結(jié)特性及相關(guān)公式；熟悉晶體管雙結(jié)特性及部分相關(guān)公式；熟悉晶體管瞬態(tài)（頻率）特性。2工藝原理部分：書目：《半導(dǎo)體器件工藝原理》77年統(tǒng)編教材；《超大規(guī)模集成電路技術(shù)基礎(chǔ)》99年由電子工業(yè)出版社出版；《集成電路制造技術(shù)》與本課程同期開課。要求：熟悉pn結(jié)形成的工藝原理及平面結(jié)工藝結(jié)構(gòu)；熟悉pn結(jié)形成時的工藝阻礙因素；熟悉常規(guī)集成電路工藝剖面結(jié)構(gòu)以及各電性區(qū)的作用，集成電路制造帶來的各種寄生。3電路及集成電路構(gòu)成基礎(chǔ)知識部分：書目：《電子技術(shù)基礎(chǔ)》已開過課程；《數(shù)字集成電路》已開過課程；《模擬集成電路》已開過課程。要求：熟悉各種門電路的差不多線路構(gòu)成；熟悉構(gòu)成各種門電路的各種差不多元器件；熟悉各種門電路的差不多工作原理；熟悉各種門電路的組合；熟悉各種二進(jìn)制規(guī)則及邏輯關(guān)系的變換。MOS集成電路部分：書目：〈晶體管原理〉第八章場效應(yīng)晶體管；〈單極型晶體管〉。要求：熟悉MOS晶體管結(jié)構(gòu)；熟悉MOS晶體管工作原理；熟悉MOS晶體管類型及不同工作條件下的特性；熟悉MOS晶體管各種電流-電壓關(guān)系式。第一篇雙極型邏輯集成電路《26學(xué)時》第一章集成電路的寄生效應(yīng)(6學(xué)時)§1.1集成電路的專門工藝及結(jié)構(gòu)1學(xué)時內(nèi)容:1典型pn結(jié)隔離工藝pn結(jié)隔離工藝的工藝流程典型pn結(jié)隔離的實現(xiàn)及埋層作用pn結(jié)隔離結(jié)構(gòu)形成的講明2介質(zhì)隔離工藝2.1介質(zhì)隔離工藝的工藝流程2.2介質(zhì)隔離工藝中晶體管和電阻的結(jié)構(gòu)剖圖2.3介質(zhì)隔離工藝的工藝特點(diǎn)3pn結(jié)-介質(zhì)混合隔離3.1pn結(jié)-介質(zhì)混合隔離剖面結(jié)構(gòu)3.2pn結(jié)-介質(zhì)混合隔離結(jié)構(gòu)特點(diǎn)課程重點(diǎn):本節(jié)要緊介紹了雙極型邏輯集成電路制造中常用的典型pn結(jié)隔離工藝以及補(bǔ)充了性能更優(yōu)越的介質(zhì)隔離和pn結(jié)-介質(zhì)混合隔離工藝,對三種工藝的工藝流程和工藝剖面結(jié)構(gòu)分不作了介紹,并對三種工藝的工藝特點(diǎn)作了對比。其中最重要的是典型的pn結(jié)隔離的工藝內(nèi)容，這仍然是雙極型邏輯集成電路制造中最最常用的隔離工藝，因為該工藝與常規(guī)平面制造工藝相容性最好。對三種工藝所制造的埋層結(jié)構(gòu)做了介紹，并介紹了埋層所起到的兩個作用，即解決了正面連線造成的集電極串聯(lián)電阻增大的問題，又解決了器件功率特性和頻率特性對材料要求的矛盾。強(qiáng)調(diào)了常規(guī)pn結(jié)隔離是如何從工藝上實現(xiàn)的，即隔離擴(kuò)散的各擴(kuò)散區(qū)均必須擴(kuò)穿外延層而與p襯底連通（或稱各隔離墻均有效）；強(qiáng)調(diào)了常規(guī)pn結(jié)隔離集成電路在使用時是如何給予電性保證的，即p襯底連接電路最低電位（保證隔離pn結(jié)二極管處于反向偏置）。課程難點(diǎn)：三種隔離方法是如何達(dá)到使半導(dǎo)體集成電路中各元器件在電性能上達(dá)到絕緣隔離的；三種工藝中制造的埋層在集成電路中作用的原理；pn結(jié)隔離是如何工藝實現(xiàn)的，如何在使用時給予電性保證的。差不多概念：1pn結(jié)隔離-利用反向pn結(jié)的大電阻特性實現(xiàn)集成電路中各元器件間電性隔離方法。2介質(zhì)隔離-使用絕緣介質(zhì)取代反向pn結(jié)，實現(xiàn)集成電路中各元器件間電性隔離方法。3混合隔離-在實現(xiàn)集成電路中各元器件間電性隔離時，既使用了反向pn結(jié)的大電阻特性又使用了絕緣介質(zhì)電性絕緣性質(zhì)的方法。差不多要求：了解三種隔離方法各自的工藝流程，流程中重點(diǎn)工序的工藝方法和工藝特點(diǎn)。了解三種隔離方法各自的隔離特點(diǎn)和隔離性能對比，特不是隔離結(jié)構(gòu)帶來的有源寄生和無源寄生性能的對比。著重掌握典型pn結(jié)隔離的工藝流程和各工序的作用，了解典型pn結(jié)隔離集成電路的pn結(jié)隔離是如何工藝實現(xiàn)的，如何在使用時給予電性保證的；清晰的明白埋層是如何制造的，埋層有何特點(diǎn)，埋層在半導(dǎo)體集成電路結(jié)構(gòu)中有何作用以及埋層制造質(zhì)量對集成電路電性的能阻礙?！?.2集成電路中元器件的結(jié)構(gòu)和寄生效應(yīng)1學(xué)時內(nèi)容：1集成電路中npn管結(jié)構(gòu)帶來的寄生效應(yīng)1.1典型pn結(jié)隔離結(jié)構(gòu)中npn管帶來的寄生效應(yīng)1.2pn-介質(zhì)混合隔離結(jié)構(gòu)中npn管帶來的寄生效應(yīng)1.3介質(zhì)隔離結(jié)構(gòu)中npn管帶來的寄生效應(yīng)2集成電路中電阻結(jié)構(gòu)帶來的寄生效應(yīng)2.1典型pn結(jié)隔離結(jié)構(gòu)中電阻的結(jié)構(gòu)特點(diǎn)2.2引入的寄生器件2.3電路中電阻的使用特點(diǎn)2.4集成電路中電阻結(jié)構(gòu)引入的寄生電容3集成電路中典型倒相器引入的寄生效應(yīng)3.1集成倒相器的構(gòu)成及其寄生3.2去除有源寄生的措施課程重點(diǎn)：本節(jié)要緊介紹了常規(guī)集成電路制造中典型元件-基區(qū)擴(kuò)散電阻制造帶來的寄生效應(yīng)，它在集成電路中的典型工藝剖面結(jié)構(gòu)為三層二結(jié)結(jié)構(gòu)；典型器件npn管制造帶來的寄生效應(yīng)，它在集成電路中的典型工藝剖面結(jié)構(gòu)為四層三結(jié)結(jié)構(gòu)；典型倒相器制造帶來的寄生效應(yīng)，它應(yīng)含有電阻制造帶來的寄生和npn管制造帶來的寄生。這些寄生均分為有源寄生效應(yīng)和無源寄生效應(yīng)，有源寄生效應(yīng)阻礙集成電路的直流特性和瞬態(tài)特性，是極其有害的；而無源寄生僅阻礙電路的瞬態(tài)特性。本節(jié)重點(diǎn)是npn管制造帶來的寄生效應(yīng)，其有源寄生-寄生晶體管對集成電路性能帶來的不良阻礙。介紹了如何從工藝上采取措施消除這種有源寄生的阻礙，所采取的工藝措施是在npn管集電區(qū)摻金（相當(dāng)于在pnp管基區(qū)摻金）和在npn管集電區(qū)設(shè)置高濃度n型埋層（阻礙pnp管基區(qū)性質(zhì)），它們的作用原理是：摻金的作用，使pnp管基區(qū)中高復(fù)合中心數(shù)增加，少數(shù)載流子在基區(qū)復(fù)合加劇，由于非平衡少數(shù)載流子不可能到達(dá)集電區(qū)從而使pnp管電流放大系數(shù)大大降低。埋層的作用有兩個，其一，埋層的下反擴(kuò)散導(dǎo)致pnp管基區(qū)寬度增加，非平衡少數(shù)載流子基區(qū)渡越時刻增長，非平衡少數(shù)載流子在基區(qū)的復(fù)合率增大，從而使pnp管電流放大系數(shù)降低；其二，埋層的上反擴(kuò)散導(dǎo)致pnp管基區(qū)摻雜濃度增大，基區(qū)方塊電阻減小，由晶體管原理可知，這將導(dǎo)致發(fā)射效率下降從而使pnp管電流放大系數(shù)降低，綜上所述，各作用的結(jié)果使寄生pnp管的電流放大系數(shù)降至0.01以下，則有源寄生轉(zhuǎn)變?yōu)闊o源寄生，僅體現(xiàn)為勢壘電容的性質(zhì)。課程難點(diǎn)：集成電阻制造.集成晶體管的制造.集成倒相器的制造在集成電路中實際帶來的無源寄生-電容；有源寄生-晶體管均將參與電路工作。由集成電阻和集成晶體管在集成電路中可能工作狀態(tài)的分析，集成晶體管結(jié)構(gòu)將帶來有源寄生，從而阻礙集成電路的直流工作性能。因此，需盡可能采取各種工藝措施來消除這種有源寄生的阻礙。差不多概念：1埋層的上反擴(kuò)散-在工藝制造過程中的各高溫條件下，在濃度梯度的作用下，高濃度的n型埋層向低濃度的n型外延層的擴(kuò)散。2埋層的下反擴(kuò)散-在工藝制造過程中的各高溫條件下，在濃度梯度的作用下，高濃度的n型埋層向低濃度的p型襯底的擴(kuò)散。3典型集成電阻的三層二結(jié)結(jié)構(gòu)-指p型擴(kuò)散電阻區(qū)-n型外延層-p型襯底三層，以及三層之間的兩個pn結(jié)如此的工藝結(jié)構(gòu)。4典型集成晶體管的四層三結(jié)結(jié)構(gòu)--指npn管的高濃度n型擴(kuò)散發(fā)射區(qū)-npn管的p型擴(kuò)散基區(qū)-n型外延層（npn管的集電區(qū)）-p型襯底四層，以及四層之間的三個pn結(jié)如此的工藝結(jié)構(gòu)。5有源寄生-存在寄生晶體管的現(xiàn)象，可為寄生pnp管（襯底參與構(gòu)成的pnp管），也可為寄生npn管（多發(fā)射極輸入晶體管各發(fā)射區(qū)與基區(qū)構(gòu)成的npn管）。6無源寄生-存在寄生元件的現(xiàn)象，可為寄生電容，也可為寄生電阻。差不多要求：了解集成電路制造中的特有工藝結(jié)構(gòu)隔離島和隔離墻的形成，明白隔離結(jié)構(gòu)的存在會使集成元器件制造時帶來寄生效應(yīng)，而寄生效應(yīng)分為產(chǎn)生有源寄生器件和產(chǎn)生無源寄生元件兩種情況。當(dāng)工藝條件或電性條件滿足時，有源寄生能夠轉(zhuǎn)變?yōu)闊o源寄生。在三種隔離結(jié)構(gòu)中，集成元器件的制造所引入的寄生效應(yīng)種類不同，且強(qiáng)弱不同的分析，明白三種隔離結(jié)構(gòu)寄生特點(diǎn)的區(qū)不。掌握在集成電路制造和使用中，如何去除集成元器件結(jié)構(gòu)帶入的有源寄生效應(yīng)，使有源寄生變?yōu)闊o源寄生。了解集成電阻和集成npn管在集成電路中的電性等效結(jié)構(gòu)和工藝剖面結(jié)構(gòu)，進(jìn)而了解由它們構(gòu)成集成倒相器時，各自的寄生是如何阻礙倒相器的電性能的，明白如何去除集成倒相器制造中產(chǎn)生的有源寄生?！?.3多結(jié)晶體管的埃伯斯-莫爾模型2學(xué)時內(nèi)容：1理想二極管的模型1.1pn結(jié)二極管的V-I特性1.2pn結(jié)二極管的V-I特性分析1.3典型硅pn結(jié)二極管的V-I特性1.4理想pn結(jié)模型2雙結(jié)晶體管的E-M模型2.1雙結(jié)晶體管的結(jié)構(gòu)及電流定義2.2注入型E-M模型2.3其它模型3四層三結(jié)結(jié)構(gòu)npn管的E-M模型3.1集成電路中npn管的四層三結(jié)結(jié)構(gòu)及分析3.2四層三結(jié)結(jié)構(gòu)中的電流分析3.3四層三結(jié)結(jié)構(gòu)的E-M模型4摻金電路中晶體管的瞬態(tài)模型4.1四層三結(jié)結(jié)構(gòu)的瞬態(tài)模型4.2摻金電路的瞬態(tài)摸型課程重點(diǎn)：本節(jié)開始介紹了簡單的硅二極管的伏安特性，從硅二極管的電流電壓關(guān)系公式，分析了它的正向特性和反向特性，由正向特性分析中可知，現(xiàn)在電流的大小除了與結(jié)上的正向電壓有關(guān)外還與結(jié)兩側(cè)攙雜濃度有關(guān)，從公式分析中表明，應(yīng)與攙雜濃度小的一側(cè)雜質(zhì)濃度有關(guān)，從硅二極管的伏安特性曲線進(jìn)而討論了它的理想情況，引出了理想pn結(jié)模型。由單結(jié)模型擴(kuò)展到雙結(jié)晶體管E-M模型,從兩種結(jié)構(gòu)進(jìn)行了分析，一種是當(dāng)基區(qū)足夠?qū)挄r，表現(xiàn)為兩個互不干擾的pn結(jié)二極管結(jié)構(gòu)，這時可用單結(jié)模型分析兩結(jié)各自的伏安特性；另一種是當(dāng)基區(qū)足夠薄時，這時必須考慮兩結(jié)的互作用，伏安特性分析可知，兩結(jié)的結(jié)電流中除了各自的注入電流外還與相鄰結(jié)注入電流被本結(jié)汲取的部分有關(guān)系，雙結(jié)晶體管E-M模型是以后一種情況為依據(jù)建立的。進(jìn)而又?jǐn)U展到集成電路中的實際晶體管的四層三結(jié)結(jié)構(gòu)的E-M模型，電路分析可知，一是多了一個pn結(jié)，二是認(rèn)為npn管基區(qū)足夠薄同時寄生pnp管基區(qū)（n型外延層）也足夠薄，如此各結(jié)均要考慮相鄰結(jié)的互作用，據(jù)此建立了四層三結(jié)結(jié)構(gòu)晶體管的E-M模型。其中，重點(diǎn)是四層三結(jié)結(jié)構(gòu)的E-M模型。在該模型中清晰的看到，由于寄生pn結(jié)的引入產(chǎn)生了寄生晶體管，而該寄生晶體管可阻礙集成電路的電性能，包括阻礙直流特性和瞬態(tài)特性。因為不希望寄生阻礙集成電路的直流特性，則依照上節(jié)的結(jié)論討論了如何消除這種有源寄生的阻礙，建立了摻金電路的瞬態(tài)模型，該電路模型采取了如下措施：npn管集電區(qū)摻金；npn管集電區(qū)設(shè)置高濃度n型埋層；p型襯底的電極S極接電路最低電位，因此，該電路模型消除了有源寄生，去除了部分無源寄生。課程難點(diǎn)：集成電路中晶體管的四層三結(jié)結(jié)構(gòu)的直流E-M模型和瞬態(tài)E-M模型的建立，該二模型的電流和電壓分析，在該二模型中，有源寄生是如何阻礙集成電路直流特性和瞬態(tài)特性的分析。在應(yīng)用其直流特性時，如何樣可消除有源寄生的阻礙；而采納摻金工藝又如何能夠簡化瞬態(tài)模型。差不多概念：1αR-晶體管反向運(yùn)用時共基極短路電流增益。2αF-晶體管正向運(yùn)用時共基極短路電流增益。3注入型E-M模型-電路的端電流是以結(jié)的注入電流表述的。4傳輸型E-M模型-電路的端電流是以晶體管的少數(shù)載流子正向傳輸電流及晶體管的少數(shù)載流子反向傳輸電流表述的。5結(jié)電流-在E-M模型中流過結(jié)的電流，其大小與結(jié)電壓有關(guān)，有方向性。6端電流-在E-M模型中的外端口流過的電流，是相關(guān)結(jié)電流的綜合，也具有方向性。差不多要求：了解單結(jié)和雙結(jié)結(jié)構(gòu)的E-M模型，進(jìn)而了解四層三結(jié)結(jié)構(gòu)的E-M模型，清晰注入型E-M模型與其它類模型定義和本質(zhì)上的區(qū)不。熟悉四層三結(jié)結(jié)構(gòu)的直流E-M模型以及如何消除該模型中有源寄生的方法；了解四層三結(jié)結(jié)構(gòu)的瞬態(tài)E-M模型，明白模型中阻礙瞬態(tài)特性的因素和集成電路制造中可能引入的阻礙瞬態(tài)特性的因素。熟悉直流模型V-I特性的電流和電壓分析，熟知電流電壓公式；熟知各種結(jié)構(gòu)的E-M方程?！?.4集成電路中晶體管有源寄生效應(yīng)1學(xué)時內(nèi)容：1npn管工作于反向有源區(qū)npn管及寄生pnp管的工作狀態(tài)1.2工作狀態(tài)分析1.3寄生pnp管對npn管電性阻礙的結(jié)論采納工藝措施減小寄生pnp管的阻礙2npn管工作于飽和區(qū)2.1npn管及寄生pnp管的工作狀態(tài)2.2工作狀態(tài)分析2.3集成電路中npn管的飽和分析課程重點(diǎn)：當(dāng)npn管集電結(jié)正向偏置時，寄生pnp管正向有源放大，則寄生pnp管將阻礙npn管的電性能，進(jìn)而阻礙集成電路的電性能。本節(jié)重點(diǎn)介紹了npn管集電結(jié)可能正向偏置的兩種情況，即npn管處于反向工作狀態(tài)或飽和工作狀態(tài)。在上述兩種狀態(tài)下，寄生pnp管正向放大，為有源寄生。因此，著重討論了工作于上述兩種工作狀態(tài)下的npn管的電性能受到的有源寄生的所有阻礙。當(dāng)npn管處于反向有源工作狀態(tài)時，通過電路分析和E-M方程分析可知：現(xiàn)在寄生pnp管正向有源放大，使得npn管中一部分“發(fā)射極”電流通過寄生pnp管集電結(jié)流失，這是npn管處于反向有源工作狀態(tài)時寄生pnp管對npn管性能進(jìn)而對集成電路性能造成的阻礙。當(dāng)npn管處于飽和工作狀態(tài)時，通過電路分析和E-M方程分析可知：現(xiàn)在寄生pnp管正向有源放大，使得npn晶體管的飽和壓降VCES下降，這是npn管處于飽和工作狀態(tài)時寄生pnp管對npn管性能進(jìn)而對集成電路性能造成的阻礙。課程難點(diǎn)：在雙極型集成電路應(yīng)用時，集成電路中npn管的工作狀態(tài)對有源寄生的阻礙專門大。當(dāng)npn管工作于正向放大態(tài)或截止態(tài)時，使得寄生pnp管的發(fā)射結(jié)（npn管的集電結(jié)）反向偏置，而電路應(yīng)用時其集電結(jié)（襯底結(jié)）必定反偏，這使寄生管失去電性放大作用而體現(xiàn)為無源寄生；當(dāng)npn管反向有源或飽和工作時，寄生pnp管的發(fā)射結(jié)（npn管的集電結(jié)）正向偏置，而其集電結(jié)必定反偏，寄生pnp管為正向有源放大，它將參與npn管的電性工作。則判定npn管的工作狀態(tài)是重要的。對綜合分析帶有有源寄生管的npn管電性能，進(jìn)而分析集成電路的電性能也是重要的。差不多要求：了解集成電路中寄生pnp管與電路中npn管有何關(guān)系，會分析為何npn管處于反向有源或飽和工作狀態(tài)時會使寄生pnp管正向有源放大導(dǎo)通，會對npn管電性能進(jìn)而對集成電路電性能帶來阻礙。了解上述兩種狀態(tài)下npn管的受寄生管阻礙的模型及其E-M方程；清晰在npn管處于反向有源或飽和工作狀態(tài)時，寄生pnp管會對npn管電性能進(jìn)而對集成電路電性能帶來如何樣的阻礙；明白如何去除和減輕上述兩狀態(tài)下的寄生pnp管的有源寄生阻礙。了解集成電路中npn管飽和工作特性，明白其飽和程度的界定，并了解集成電路中晶體管與分離晶體管飽和時的不同。§1.5集成電路中的寄生電容1學(xué)時內(nèi)容：1各種pn結(jié)工作狀態(tài)下結(jié)電容的求取固定反偏電壓下pn結(jié)電容CJ(V)（結(jié)電壓V小于零，且固定）正偏電壓下pn結(jié)電容CJ（結(jié)電壓V大于零，固定或變化）零偏電壓下pn結(jié)電容CJ0（結(jié)電壓V等于零）變化反偏電壓下pn結(jié)電容CJ(V)（結(jié)電壓V小于零，且變化）2計算舉例2.1求取結(jié)電容步驟2.2講明2.3舉例：簡易TTL與非門中晶體管的各結(jié)電容計算課程重點(diǎn)：集成電路中的無源寄生將阻礙集成電路的瞬態(tài)特性，而無源寄生元件要緊是寄生結(jié)電容。pn結(jié)電容的大小與結(jié)的結(jié)構(gòu)和所處的狀態(tài)有關(guān)，即與pn結(jié)上所加的偏壓有關(guān)；與pn結(jié)的面積有關(guān)；且與pn結(jié)面是側(cè)面依舊底面有關(guān)。因此，在考慮計算寄生結(jié)電容時，必須和pn結(jié)的實際結(jié)構(gòu)結(jié)合起來，還必須和pn結(jié)在某個瞬態(tài)過程中實際電性狀態(tài)變化結(jié)合起來。課程難點(diǎn)：分清各種偏壓下的pn結(jié)的狀態(tài)，應(yīng)用合適的pn結(jié)電容公式。其中，分析和判定在某一電性過程中pn結(jié)上所處的偏壓狀態(tài)是重要的，特不是結(jié)處于變化反偏狀態(tài)時，且pn結(jié)兩側(cè)電壓均變化的情況尤要注意；另外，在pn結(jié)的面積計算時，注意其側(cè)面積為四分之一圓柱面積，這是由于擴(kuò)散形成電性區(qū)時存在橫向擴(kuò)散所致。差不多要求：掌握各種偏壓下的pn結(jié)電容求取公式，能夠分析在某個電性過程中，pn結(jié)上的偏壓狀態(tài)如何，是固定的依舊變化的，是零偏、正偏、反偏依舊三種狀態(tài)都發(fā)生了。熟悉結(jié)電容的求取方法，能熟練的應(yīng)用結(jié)電容求取公式求得各種偏壓下的pn結(jié)電容。第一章：集成電路的寄生效應(yīng)（含序言）作業(yè)補(bǔ)充考慮題5題+課本習(xí)題5題第二章：TTL集成電路（12學(xué)時）§2.1雙極門電路的進(jìn)展1學(xué)時內(nèi)容：1差不多邏輯門電路1.1完成邏輯和的電路-或門1.2完成邏輯乘的電路-與門1.3完成邏輯否定的電路-非門1.4復(fù)合門2雙極門電路的進(jìn)展2.1DCTL電路（直接耦合晶體管邏輯電路）2.2RTL和RCTL電路（電阻晶體管和阻容晶體管邏輯電路）2.3DTL電路（二極管-晶體管邏輯電路）2.4TTL電路（晶體管-晶體管邏輯電路）課程重點(diǎn)：本節(jié)介紹了構(gòu)成邏輯集成電路的各種差不多門電路，介紹了雙極門電路的進(jìn)展，從早期邏輯門直到當(dāng)今廣泛應(yīng)用的TTL邏輯門電路，其中，DTL邏輯電路和TTL邏輯電路是課程重點(diǎn)。尤其要注意，DTL邏輯電路和TTL邏輯電路性能上的區(qū)不，以及TTL邏輯電路性能參數(shù)上的優(yōu)越性。課程難點(diǎn)：邏輯集成電路進(jìn)展過程中每一次電路改進(jìn)的緣故，以及通過電路元器件的變化而使電路參數(shù)改進(jìn)的實際分析。差不多概念：1或門-完成邏輯和的電路門。指對有若干輸入端的門電路，其具有當(dāng)輸入均為“0”時，輸出為“0”；當(dāng)輸入端中至少有一個為“1”時，輸出即為“1”的邏輯功能。2與門-完成邏輯乘的電路門。指對有若干輸入端的門電路，其具有當(dāng)輸入均為“1”時，輸出為“1”；當(dāng)輸入端中至少有一個為“0”時，輸出即為“0”的邏輯功能。3非門-完成邏輯否定的電路門。指對有一個輸入端的門電路，其具有當(dāng)輸入為“1”時，輸出為“0”；當(dāng)輸入為“0”時，輸出為“1”的邏輯功能。4DCTL電路-直接偶合晶體管邏輯電路。Direct-CoupledTransistorsLogic(Circuit).5RTL電路-電阻晶體管邏輯電路。Resistances-TransistorsLogic(Circuit).6RCTL電路-阻容晶體管邏輯電路。Resistances-Capacitances-TransistorsLogic(Circuit).7DTL電路-二極管-晶體管邏輯電路。Diodes-TransistorsLogic(Circuit).8TTL電路-晶體管-晶體管邏輯電路。Transistors-TransistorsLogic(Circuit).差不多要求：了解邏輯電路差不多門的構(gòu)成，了解雙極門電路的進(jìn)展過程，以及雙極門電路每一次電路結(jié)構(gòu)的變化使電路性能得到的改善。明白DTL電路和TTL電路完成的功能，它們各自的電性能及它們之間性能的不同。清晰TTL邏輯電路從電性能上比DTL邏輯電路以及所述早期邏輯門電路有哪些優(yōu)越性，這些優(yōu)越性與電路結(jié)構(gòu)的改變有什么直接關(guān)系?！?.2簡易TTL與非門4學(xué)時內(nèi)容：1簡易TTL與非門電路結(jié)構(gòu)及工作原理電路結(jié)構(gòu)工作原理1.2.1電路關(guān)態(tài)分析1.2.2電路開態(tài)分析2電路的電壓傳輸特性-電路E-M模型2.1輸入全部短接時電路特點(diǎn)及電流分析2.2列電壓傳輸方程（2-1）——（2-6）式2.3電壓傳輸曲線及分析3簡易TTL與非門電路要緊參數(shù)3.1電路靜態(tài)參數(shù)3.1.1與抗干擾能力有關(guān)的參數(shù)3.1.2與帶負(fù)載能力有關(guān)的參數(shù)3.1.3與靜態(tài)功耗有關(guān)的參數(shù)3.2電路瞬態(tài)參數(shù)3.2.1電路瞬態(tài)等效電路及特性3.2.2引入的瞬態(tài)參數(shù)（定義、分析、計算）4簡易TTL與非門的改進(jìn)4.1簡易TTL與非門存在的問題4.2四管單元TTL與非門4.3五管單元TTL與非門課程重點(diǎn)：簡易TTL與非門是TTL門電路的基礎(chǔ)門，是構(gòu)成TTL集成電路的差不多單元。更復(fù)雜的與非門及更復(fù)雜的若干其它功能的門電路均由簡易TTL與非門擴(kuò)展而形成，它們的功能也可由簡易TTL與非門功能講明或者由簡易TTL與非門功能擴(kuò)展來講明。因此，本節(jié)是第二章的重點(diǎn)。在本節(jié)中，簡易TTL與非門的靜態(tài)電路分析和靜態(tài)參量定義.分析.求取是重點(diǎn)，同時要兼顧電路的瞬態(tài)特性。在分析靜態(tài)電路時，要注意兩個穩(wěn)態(tài)（靜態(tài)）中簡易TTL與非門各元器件工作狀態(tài)的不同；在分析參量時，電路的電壓傳輸特性是分析與抗干擾能力有關(guān)參數(shù)的基礎(chǔ)，而與帶負(fù)載能力有關(guān)的參數(shù)及與靜態(tài)功耗有關(guān)的參數(shù)的分析則與特定的電路構(gòu)成狀態(tài)有關(guān)。在本節(jié)中，還討論了簡易TTL與非門存在的抗干擾能力不強(qiáng)；帶負(fù)載能力專門弱和工作速度不高三個缺點(diǎn)，同時介紹了為改進(jìn)簡易TTL與非門性能而引入的四管單元TTL與非門；而四管單元TTL與非門改善了簡易TTL與非門性能但靜態(tài)功耗過大，為改善了簡易TTL與非門性能又要消除四管單元TTL與非門的不足，引入了五管單元TTL與非門電路；因為電路結(jié)構(gòu)上的緣故（輸出管均帶有基極泄流電阻R3），四管單元TTL與非門和五管單元TTL與非門仍存在問題，本節(jié)又設(shè)想了改進(jìn)方案。課程難點(diǎn)：簡易TTL與非門的靜態(tài)電路分析，簡易TTL與非門的與抗干擾能力有關(guān)參數(shù)的定義與分析，簡易TTL與非門的與帶負(fù)載能力有關(guān)參數(shù)的定義與分析，簡易TTL與非門的與靜態(tài)功耗有關(guān)參數(shù)的定義與分析；簡易TTL與非門的瞬態(tài)等效電路及分析，簡易TTL與非門的瞬態(tài)參數(shù)的定義與分析。簡易TTL與非門存在問題的分析討論，引入了四管單元TTL與非門電路對簡易TTL與非門性能的改進(jìn)分析討論以及四管單元TTL與非門仍存在問題的分析，引入了五管單元TTL與非門電路對簡易TTL與非門和四管單元TTL與非門性能的改進(jìn)分析討論以及四管單元TTL與非門和五管單元TTL與非門電路仍存在問題的分析，對電路性能改進(jìn)的設(shè)想。差不多概念：1電路的關(guān)態(tài)-指電路的輸出管處于截止工作狀態(tài)時的電路狀態(tài)，現(xiàn)在在電路輸出端可得到VO=VOH，電路輸出高電平。2電路的開態(tài)-指電路的輸出管處于飽和工作狀態(tài)時的電路狀態(tài)，現(xiàn)在在輸出端可得到VO=VOL，電路輸出低電平。3電路的電壓傳輸特性-指電路的輸出電壓VO隨輸入電壓Vi變化而變化的性質(zhì)或關(guān)系（可用曲線表示，與晶體管電壓傳輸特性相似）。4輸出高電平VOH-與非門電路輸入端中至少一個接低電平常的輸出電平。5輸出低電平VOL-與非門電路輸入端全部接高電平常的輸出電平。6開門電平VIHmin-為保證輸出為額定低電平常的最小輸入高電平(VON)。7關(guān)門電平VILmax-為保證輸出為額定高電平常的最大輸入低電平(VOFF)。8邏輯擺幅VL-輸出電平的最大變化區(qū)間，VL=VOH-VOL。9過渡區(qū)寬度VW-輸出不確定區(qū)域（非靜態(tài)區(qū)域）寬度，VW=VIHmin-VILmax。10低電平噪聲容限VNML-輸入低電平常，所容許的最大噪聲電壓。其表達(dá)式為VNML=VILmax-VILmin=VILmax-VOL(有用電路)。11高電平噪聲容限VNMH-輸入高電平常，所容許的最大噪聲電壓。其表達(dá)式為VNMH=VIHmax-VIHmin=VOH-VIHmin(有用電路)。12電路的帶負(fù)載能力（電路的扇出系數(shù)）-指在保證電路的正常邏輯功能時，該電路最多可驅(qū)動的同類門個數(shù)。對門電路來講，輸出有兩種穩(wěn)定狀態(tài)，即應(yīng)同時考慮電路開態(tài)的帶負(fù)載能力和電路關(guān)態(tài)的帶負(fù)載能力。13輸入短路電流IIL-指電路被測輸入端接地，而其它輸入端開路時，流過接地輸入端的電流。14輸入漏電流（拉電流，高電平輸入電流，輸入交叉漏電流）IIH-指電路被測輸入端接高電平，而其它輸入端接地時，流過接高電平輸入端的電流。15靜態(tài)功耗-指某穩(wěn)定狀態(tài)下消耗的功率，是電源電壓與電源電流之乘積。電路有兩個穩(wěn)態(tài)，則有導(dǎo)通功耗和截止功耗，電路靜態(tài)功耗取兩者平均值，稱為平均靜態(tài)功耗。16瞬態(tài)延遲時刻td-從輸入電壓Vi上跳到輸出電壓Vo開始下降的時刻間隔。Delay-延遲。17瞬態(tài)下降時刻tf-輸出電壓Vo從高電平VOH下降到低電平VOL的時刻間隔。Fall-下降。18瞬態(tài)存儲時刻ts-從輸入電壓Vi下跳到輸出電壓Vo開始上升的時刻間隔。Storage-存儲。19瞬態(tài)上升時刻tr-輸出電壓Vo從低電平VOL上升到高電平VOH的時刻間隔。Rise-上升。20瞬態(tài)導(dǎo)通延遲時刻tPHL-（有用電路）從輸入電壓上升沿中點(diǎn)到輸出電壓下降沿中點(diǎn)所需要的時刻。21瞬態(tài)截止延遲時刻tPLH-（有用電路）從輸入電壓下降沿中點(diǎn)到輸出電壓上升沿中點(diǎn)所需要的時刻。22平均傳輸延遲時刻tpd-為瞬態(tài)導(dǎo)通延遲時刻tPHL和瞬態(tài)截止延遲時刻tPLH的平均值，是討論電路瞬態(tài)的有用參數(shù)。差不多要求：熟知簡易TTL與非門電路結(jié)構(gòu)及電路工作原理，了解在靜態(tài)電路分析時，為何給出三個假定。能獨(dú)自進(jìn)行簡易TTL與非門電路的關(guān)態(tài)分析和開態(tài)分析；熟悉簡易TTL與非門電路的電壓傳輸特性及特性曲線，了解曲線對應(yīng)各部分的工作條件及與電路性能的關(guān)系；了解電路要緊靜態(tài)工作參數(shù)的定義.分析和求取；了解電路的要緊瞬態(tài)參數(shù)及參數(shù)的定義區(qū)間。清晰地明白簡易TTL與非門在應(yīng)用于集成電路中時存在的問題，并了解為改進(jìn)簡易TTL與非門而引入的四管單元TTL與非門的電路結(jié)構(gòu)，電路特性及對簡易TTL與非門性能的改進(jìn)；了解引入的五管單元TTL與非門的電路結(jié)構(gòu)，電路特性及對簡易TTL與非門性能和四管單元TTL與非門性能的改進(jìn)。了解四管單元TTL與非門和五管單元TTL與非門仍存在的問題及與存在的問題相對應(yīng)的電路結(jié)構(gòu)的缺陷，設(shè)想改進(jìn)存在問題的方法。§2.3六管單元TTL與非門2學(xué)時內(nèi)容：1六管單元TTL與非門電路結(jié)構(gòu)及工作原理六管單元TTL與非門電路結(jié)構(gòu)六管單元TTL與非門電路工作原理2六管TTL與非門的電壓傳輸曲線3電路的靜態(tài)參數(shù)及輸入愛護(hù)3.1電路的靜態(tài)參數(shù)3.2電路的輸入愛護(hù)3.2.1輸入嵌位電壓定義及設(shè)定3.2.2實際電路中對輸入的愛護(hù)措施4電路的瞬態(tài)參數(shù)4.1瞬態(tài)延遲4.2瞬態(tài)功耗5六管TTL與非門的優(yōu)點(diǎn)六管TTL與非門的線路設(shè)計6.1各晶體管的選取6.2各電阻值得計算選取T6網(wǎng)絡(luò)的設(shè)計課程重點(diǎn)：本節(jié)介紹了性能較為完美的六管單元TTL與非門電路，該電路對五管單元TTL與非門進(jìn)行了改進(jìn)，其電路措施是用T6網(wǎng)絡(luò)取代了五管單元TTL與非門中輸出管T5的基極泄流電阻R3.。T6網(wǎng)絡(luò)在六管單元TTL與非門中的作用確實是五管單元TTL與非門性能得以改進(jìn)的緣故，T6網(wǎng)絡(luò)在電路的導(dǎo)通瞬間呈現(xiàn)高阻態(tài)，而在電路的截止瞬間呈現(xiàn)低阻態(tài)，這使得電路的瞬態(tài)特性得到改善，電路開關(guān)特性好，兩個靜態(tài)更加穩(wěn)定。本節(jié)介紹了六管單元TTL與非門電路靜態(tài)特性及靜態(tài)參數(shù)，通過分析可知，該電路在兩個靜態(tài)時的輸出電平更加穩(wěn)定；由于T6網(wǎng)絡(luò)引入，電路導(dǎo)通時只有在Vi≥1.3v(VB2≥1.4v)時T2和T5才同時導(dǎo)通,這就消除了電壓傳輸曲線上高電平輸出部分的折線段，去除了四管單元TTL與非門和五管單元TTL與非門電路結(jié)構(gòu)缺陷帶來的阻礙電路性能的弊端。本節(jié)分析了六管單元TTL與非門電路瞬態(tài)特性及瞬態(tài)參數(shù)，在瞬態(tài)等效電路中，將所有的電容等效為5個電容，每個電容的構(gòu)成在講義第38頁已詳細(xì)列出，并對列入各節(jié)點(diǎn)的電容做出了四點(diǎn)講明；依照電路瞬態(tài)分析，對td、tf、ts和tr四個瞬態(tài)過程中各個電容的充放電進(jìn)行了討論；依照電路由截止到導(dǎo)通和由導(dǎo)通到截止兩個瞬態(tài)過程的電性分析，發(fā)覺兩個瞬態(tài)過程中均有瞬態(tài)大電流流通，而且以導(dǎo)通到截止瞬態(tài)過程中瞬態(tài)大電流為主，由此造成較大的瞬態(tài)功耗。課程難點(diǎn)：由于對TTL與非門性能的改進(jìn)是T6網(wǎng)絡(luò)在電路中的引入帶來的，則能正確分析T6網(wǎng)絡(luò)在電路的導(dǎo)通瞬間本身的電特性及對整個電路電特性的作用；能正確分析T6網(wǎng)絡(luò)在電路的截止瞬間本身的電特性及對整個電路電特性的作用是十分重要的。由于六管單元TTL與非門電路元器件增多，引入的寄生也多，因此具有更復(fù)雜的瞬態(tài)特性，這給分析電路的四個瞬態(tài)過程中各個電容的充放電、計算四個瞬態(tài)過程中的四個瞬態(tài)參數(shù)帶來一定的難度。差不多要求：了解六管單元TTL與非門電路的電路結(jié)構(gòu)，電路工作原理。了解該電路中T6網(wǎng)絡(luò)所起到的作用，明白T6網(wǎng)絡(luò)在電路的導(dǎo)通時如何保證了T2和T5管同時導(dǎo)通，且在導(dǎo)通瞬間T6網(wǎng)絡(luò)本身呈現(xiàn)高阻特性，不對T5管分流，而使得T5管盡快導(dǎo)通并飽和；T6網(wǎng)絡(luò)在電路的截止瞬間始終不截止，呈現(xiàn)低阻特性，為T5管退飽和提供了有效的基極泄放回路，而使T5管盡快截止。能獨(dú)立完成六管單元TTL與非門電路的線路設(shè)計，明白晶體管的選取規(guī)則并能選取出合適的六只晶體管；明白電阻值得選取原則并能通過分析計算得到六管單元TTL與非門電路中所需要的所有電阻；明白T6網(wǎng)絡(luò)的三種類型，能通過Rc和Rb的搭配完成T6網(wǎng)絡(luò)類型的選取，明白在六管單元TTL與非門電路中T6網(wǎng)絡(luò)選擇了淺飽和型并能分析計算給出Rc和Rb的值?！?.4STTL和LSTTL電路1.5學(xué)時內(nèi)容：1兩電路的結(jié)構(gòu)及特點(diǎn)1.1電路的結(jié)構(gòu)1.1.1STTL電路的結(jié)構(gòu)1.1.2LSTTL電路的結(jié)構(gòu)1.2電路的定義及特點(diǎn)1.2.1STTL電路的定義及特點(diǎn)1.2.2LSTTL電路的定義及特點(diǎn)2有關(guān)SBD及SBD嵌位2.1有關(guān)SBD2.1.1SBD定義2.1.2SBD性質(zhì)及特點(diǎn)2.2有關(guān)SBD嵌位2.2.1限制TTL電路速度的緣故2.2.2SBD嵌位晶體管結(jié)構(gòu)2.2.3SBD嵌位的作用2.3SBD嵌位晶體管在集成電路中的實際應(yīng)用2.4引入SBD嵌位的注意事項3STTL電路4LSTTL電路4.1LSTTL電路的結(jié)構(gòu)特點(diǎn)4.1.1輸入結(jié)構(gòu)特點(diǎn)4.1.2輸出結(jié)構(gòu)特點(diǎn)4.2LSTTL電路工藝制造時采取的工藝措施課程重點(diǎn)：本節(jié)介紹了肖特基勢壘二極管（SBD）的性質(zhì)和特點(diǎn)，肖特基勢壘二極管（SBD）具有與硅pn結(jié)二極管相似的伏安特性，即正向大于閾值電壓時的大電流特性，反向大電阻特性；肖特基勢壘二極管（SBD）具有可用于改善集成電路三個特點(diǎn)，即正向壓降低、開關(guān)時刻短和反向擊穿電壓高。討論了SBD在TTL集成電路中起到的嵌位作用，這是由于TTL集成電路在提高電路速度時存在矛盾，即要想減少電路導(dǎo)通延遲時刻，能夠通過加大輸出管的基極驅(qū)動電流來實現(xiàn)，這勢必使輸出管在電路導(dǎo)通態(tài)的飽和深度增加，輸出管的基區(qū)和集電區(qū)的超量存儲電荷增加，在電路截止是加大了截止延遲時刻；肖特基勢壘二極管與可能飽和的晶體管集電結(jié)正向并接，由于SBD正向壓降低的特點(diǎn)，是晶體管的飽和深度不能太深，從而有效的提高了電路速度。本節(jié)給出了SBD嵌位晶體管的結(jié)構(gòu)（電路結(jié)構(gòu)，等效電路結(jié)構(gòu)，平面版圖結(jié)構(gòu)以及與平面版圖對應(yīng)工藝剖面結(jié)構(gòu)）。分析了SBD嵌位晶體管應(yīng)用于STTL電路和LSTTL電路中時，起到的改進(jìn)集成電路性能的作用。課程難點(diǎn)：注意肖特基勢壘二極管（SBD）的性質(zhì)中有的是對改進(jìn)集成電路性能有利的，有的是對集成電路性能是有害的，有時為改善SBD性能反而削弱了SBD對晶體管嵌位的作用。因此，在實際應(yīng)用時，要注意選擇合適的SBD面積。差不多概念：1STTL電路-肖特基勢壘二極管（SBD）嵌位抗飽和TTL電路（SN54s/74s）系列。2LSTTL-低功耗肖特基勢壘二極管（SBD）嵌位抗飽和TTL電路（SN54ls/74ls）系列。差不多要求：了解SBD的性能，熟知SBD的哪些性能在STTL和LSTTL集成電路中得到應(yīng)用。了解SBD嵌位晶體管的電路結(jié)構(gòu)，等效電路，平面版圖以及與平面版圖對應(yīng)的工藝剖面結(jié)構(gòu)。了解在TTL集成電路中的適當(dāng)位置應(yīng)用SBD后，為何可有效的提高電路速度。清晰一般TTL集成電路與STTL集成電路電路參數(shù)上的差不，以及與LSTTL集成電路電路參數(shù)上的差不。明白STTL和LSTTL集成電路是如何定義的，什么緣故如此定義。§2.5TTL集成電路的溫度特性1.5學(xué)時內(nèi)容：1集成電路中電阻.pn結(jié)及晶體管某些參數(shù)的溫度特性電阻的溫度特性R~Tpn結(jié)正向?qū)▔航礦F的溫度特性VF~T晶體管電流放大倍數(shù)β的溫度特性β~T2集成電路有關(guān)參數(shù)的溫度特性2.1電流參數(shù)的溫度特性2.1.1電路輸出低電平電源電流ICCL的溫度特性ICCL~T2.1.2電路輸出高電平電源電流ICCH的溫度特性ICCH~T2.1.3電路輸入短路電流IIL的溫度特性IIL~T2.1.4電路輸入交叉漏電流IIH的溫度特性IIH~T2.2電壓參數(shù)的溫度特性2.2.1電路輸出高電平VOH的溫度特性VOH~T2.2.2電路輸出低電平VOL的溫度特性VOL~T2.2.3電路的關(guān)門電平VILmax的溫度特性VILmax~T2.2.4電路的開門電平VIHmin的溫度特性VIHmin~T2.3瞬態(tài)參數(shù)的溫度特性tpd~T2.3.1一般TTL集成電路瞬態(tài)參數(shù)的溫度特性2.3.2STTL集成電路瞬態(tài)參數(shù)的溫度特性課程重點(diǎn)：集成電路性能參數(shù)隨溫度變化的性質(zhì)，實際上是與構(gòu)成集成電路的元件和器件的某些電參數(shù)隨溫度變化的特性有關(guān)系。因此，本節(jié)首先介紹了構(gòu)成集成電路的元件和器件的能夠阻礙集成電路性能的某些電參數(shù)隨溫度變化的特性，即電阻阻值隨溫度變化而變化的特性、pn結(jié)正向?qū)▔航礦F隨溫度變化而變化的特性和晶體管電流放大倍數(shù)?隨溫度變化而變化的特性。進(jìn)而討論了集成電路性能參數(shù)隨溫度變化與構(gòu)成集成電路的元件和器件的某些電參數(shù)隨溫度變化的關(guān)系，給出了集成電路電流參數(shù)的溫度特性，即電路輸出低電平電源電流ICCL的溫度特性、電路輸出高電平電源電流ICCH的溫度特性、電路輸入短路電流IIL的溫度特性和電路輸入交叉漏電流IIH的溫度特性；給出了集成電路電壓參數(shù)的溫度特性，即電路輸出高電平VOH的溫度特性、電路輸出低電平VOL的溫度特性、電路的關(guān)門電平VILmax的溫度特性和電路的開門電平VIHmin的溫度特性；同時給出了集成電路瞬態(tài)參數(shù)的溫度特性，即電路平均傳輸延遲時刻的溫度特性。課程難點(diǎn)：由于集成電路性能參數(shù)隨溫度變化是構(gòu)成集成電路的元件和器件的某些電參數(shù)隨溫度變化的一種綜合反映。因此，掌握構(gòu)成集成電路的元件和器件的某些電參數(shù)隨溫度如何樣變化和為何變化是重要的；掌握集成電路性能參數(shù)隨溫度變化與構(gòu)成集成電路的元件和器件的哪些電參數(shù)隨溫度的變化有關(guān)系也是重要的。差不多要求：掌握電阻隨溫度變化的實際關(guān)系，掌握pn結(jié)正向壓降VF隨溫度變化的實際關(guān)系，掌握晶體管電流放大倍數(shù)?隨溫度變化的實際關(guān)系。了解集成電路的有關(guān)電流參數(shù)，電壓參數(shù)，瞬態(tài)參數(shù)隨溫度變化與構(gòu)成集成電路的元件和器件的哪些電參數(shù)隨溫度的變化有關(guān)系，是何種關(guān)系（關(guān)系式）。會綜合各種關(guān)系隨溫度變化的變化情況，能得到受綜合變化阻礙的集成電路有關(guān)參數(shù)隨溫度變化的結(jié)果。§2.6TTL門電路的邏輯擴(kuò)展2學(xué)時內(nèi)容：1TTL擴(kuò)展門電路——用TTL與非門構(gòu)成的其它門電路1.1非門1.2TTL與非門擴(kuò)展的與門1.3TTL與非門擴(kuò)展的與或非門和或非門TTL與非門擴(kuò)展的或門TTL擴(kuò)展異或門TTL輸出管集電極開路門(OC門)TTL與非門構(gòu)成的三態(tài)邏輯門(TSL門)2有關(guān)集成觸發(fā)器——TTL與非門構(gòu)成的觸發(fā)器2.1D型前沿觸發(fā)器由四管單元TTL與非門2個+二管單元TTL與非門4個構(gòu)成2.2后沿觸發(fā)集成J-K觸發(fā)器由三管單元TTL與非門2個+六管單元TTL與非門構(gòu)成的與或非門2個構(gòu)成課程重點(diǎn)：本節(jié)介紹了如何使用TTL與非門為基礎(chǔ)門電路，用以構(gòu)成其它功能的門電路，即構(gòu)成非門、與門、與或非門、或非門、或門和異或門等；為了改變兩個以上門的輸出間不能線與的的弊端，引入了集電極開路門；為了改進(jìn)集電極開路門丟失了原有電路的圖騰柱輸出（速度快、輸出阻抗低）特點(diǎn)，又引入了三態(tài)邏輯門。本節(jié)介紹了如何使用TTL與非門為基礎(chǔ)門電路，用以構(gòu)成集成觸發(fā)器，本節(jié)要緊介紹了兩種集成觸發(fā)器電路，即D型前沿觸發(fā)器和后沿觸發(fā)集成J-K觸發(fā)器；對D型前沿觸發(fā)器電路分析討論可知，整個電路的構(gòu)成由2個四管單元TTL與非門構(gòu)成差不多RS觸發(fā)器，而由4個二管單元TTL與非門作為內(nèi)部引導(dǎo)門；對后沿觸發(fā)集成J-K觸發(fā)器電路分析討論可知，整個電路的構(gòu)成是以2個集電極開路的三管單元TTL與非門作為引導(dǎo)門，而以2個六管單元TTL與非門構(gòu)成的與或非門為差不多門，其穩(wěn)定工作條件時差不多門速度要遠(yuǎn)快于引導(dǎo)門速度。本節(jié)詳細(xì)討論了用TTL與非門作為基礎(chǔ)門電路構(gòu)成其它功能的門電路和構(gòu)成集成觸發(fā)器時，在邏輯關(guān)系上是如何變換的，各種其它功能的門電路和集成觸發(fā)器的電路是如何構(gòu)成的。構(gòu)成的新功能的門電路和集成觸發(fā)器的電路分析和功能分析。課程難點(diǎn)：使用TTL與非門為基礎(chǔ)門電路能夠構(gòu)成其它功能的門電路，也能夠使用TTL與非門為基礎(chǔ)門電路和以用TTL與非門為基礎(chǔ)構(gòu)成的其它功能的門電路，來構(gòu)成集成觸發(fā)器。而使用各種其它功能的門電路和各種集成觸發(fā)器電路，可構(gòu)成各種功能的邏輯集成電路。因此，應(yīng)特不注意用TTL與非門為基礎(chǔ)門電路構(gòu)成其它功能的門電路時，邏輯關(guān)系上的分析，也應(yīng)特不注意用TTL與非門為基礎(chǔ)門和以TTL與非門為基礎(chǔ)門電路構(gòu)成的其它功能的門電路共同構(gòu)成集成觸發(fā)器電路時，邏輯關(guān)系上的分析。還應(yīng)特不注意，用TTL與非門為基礎(chǔ)門電路構(gòu)成的其它功能門電路的電路結(jié)構(gòu)；以及用TTL與非門為基礎(chǔ)門和以TTL與非門為基礎(chǔ)門電路構(gòu)成的其它功能的門電路共同構(gòu)成的集成觸發(fā)器電路的電路結(jié)構(gòu)。差不多要求：了解各種集成門電路電路結(jié)構(gòu)，能進(jìn)行集成門電路的電路分析和功能分析。了解用TTL與非門為基礎(chǔ)門構(gòu)成各種其它功能的門電路時，電路結(jié)構(gòu)上的差不（或不同）。能獨(dú)立完成TTL與非門到其它功能的門電路電路結(jié)構(gòu)上的轉(zhuǎn)變，清晰其中的功能轉(zhuǎn)換過程和邏輯關(guān)系變化。了解集成觸發(fā)器電路的電路結(jié)構(gòu)和邏輯關(guān)系；明白用TTL與非門為基礎(chǔ)門電路和用以TTL與非門為基礎(chǔ)構(gòu)成的其它功能的門電路來共同構(gòu)成集成觸發(fā)器時，如何進(jìn)行邏輯關(guān)系轉(zhuǎn)換；明白如何采納TTL與非門為基礎(chǔ)門電路和用以TTL與非門為基礎(chǔ)構(gòu)成的其它功能的門電路，來共同構(gòu)成集成觸發(fā)器電路。第二章：TTL集成電路作業(yè)補(bǔ)充考慮題7題+書上習(xí)題5題第三章：TTL中大規(guī)模集成電路（3學(xué)時）§3.1簡化邏輯門1.5學(xué)時內(nèi)容：1簡化與非邏輯門1.1二管單元簡化與非門1.2三管單元簡化與非門1.3抗飽和簡化與非門1.4強(qiáng)驅(qū)動內(nèi)部與非門2其它簡化門2.1簡化與門2.2簡化與或非門課程重點(diǎn)：在中大規(guī)模集成電路設(shè)計中，要想提高集成度，最有效的方法確實是簡化邏輯門電路。簡化邏輯門一般用于輸入門和輸出門之間的內(nèi)部門中，因為內(nèi)部門是輸入門和輸出門之間的連接門，它不直接感受外部信號的干擾，外部信號的干擾由輸入門承受，因此抗干擾能力要求不高；它不直接驅(qū)動外部負(fù)載，驅(qū)動外部負(fù)載由輸出門擔(dān)當(dāng)，因此帶負(fù)載能力要求不強(qiáng)。簡化邏輯門在應(yīng)用于輸入門時，應(yīng)注意滿足電路抗干擾能力的要求；簡化邏輯門應(yīng)用于輸出門時，應(yīng)注意滿足電路帶負(fù)載能力的要求。本節(jié)介紹了簡化與非門，其中有二管單元簡化與非門、三管單元簡化與非門、抗飽和簡化與非門和強(qiáng)驅(qū)動內(nèi)部與非門；本節(jié)還介紹了其它簡化門電路，即簡化與門和簡化與或非門等。課程難點(diǎn)：在不阻礙電路邏輯功能條件下，各種簡化邏輯門的電路結(jié)構(gòu)。簡化邏輯門應(yīng)用于輸入門時，對應(yīng)于電路抗干擾能力的分析；簡化邏輯門應(yīng)用于輸出門時，對應(yīng)于電路帶負(fù)載能力的分析。簡化邏輯門應(yīng)用于內(nèi)部門時，對特定電路，選擇那種最有用的簡化邏輯門。差不多概念：1輸入門-與輸入端直接連接的電路門。2輸出門-與輸出端直接連接的電路門。3內(nèi)部門-輸入門和輸出門之間的連接的電路門。4簡化邏輯門-在門電路功能不變的條件下，進(jìn)行了線路上簡化或元器件數(shù)量上簡化的邏輯門。差不多要求：明白構(gòu)成中大規(guī)模集成電路的輸入門，輸出門和內(nèi)部門三大部分各自的差不多要求，其中，內(nèi)部門的構(gòu)成門電路數(shù)量遠(yuǎn)遠(yuǎn)超過輸入門和輸出門的構(gòu)成門電路數(shù)量之和。明白要想提高集成度，減小集成電路體積，應(yīng)從簡化邏輯門電路開始入手。清晰簡化邏輯門一般用于內(nèi)部門，在滿足電路性能要求時，簡化邏輯門也可用于輸入門和輸出門，即滿足抗干擾能力要求時，可用于輸入門；滿足帶負(fù)載能力要求時，可用于輸出門，因此一定要清晰了解其應(yīng)用條件。了解二管單元簡化與非門，三管單元簡化與非門電路結(jié)構(gòu)及特點(diǎn)，了解專門應(yīng)用條件下的簡化與非門；了解由簡化與非門構(gòu)成的其它簡化門電路。能進(jìn)行正確的功能分析和邏輯分析?！?.2單管邏輯門1.5學(xué)時內(nèi)容：1單管禁止門及應(yīng)用1.1單管禁止門電路結(jié)構(gòu)及邏輯分析1.2單管禁止門在集成電路中的應(yīng)用1.2.1兩單管禁止門連接構(gòu)成簡化異或非門1.2.2兩單管禁止門和一非門構(gòu)成異或門1.2.3兩單管禁止門的射極連接完成三個與非門功能2串級與非門及應(yīng)用2.1串級與非門電路結(jié)構(gòu)及邏輯分析2.2串級與非門在集成電路中的應(yīng)用3單管邏輯門的特點(diǎn)3.1單管邏輯門的優(yōu)點(diǎn)3.2單管邏輯門的缺點(diǎn)及改進(jìn)課程重點(diǎn):為簡化中大規(guī)模集成電路，可在集成電路中采納單管門完成各種復(fù)雜的邏輯功能。本節(jié)介紹了單管禁止門的電路結(jié)構(gòu)和工藝結(jié)構(gòu)，以及單管禁止門的邏輯功能，它的電路結(jié)構(gòu)由一只晶體管和一只電阻構(gòu)成，晶體管的基極和發(fā)射極作為輸入，集電極作為輸出，電阻作為內(nèi)部集電極負(fù)載；它的邏輯功能是完成禁止門功能。本節(jié)還介紹了串級與非門的電路結(jié)構(gòu)和工藝結(jié)構(gòu)，以及串級與非門的邏輯功能，串級與非門的電路結(jié)構(gòu)由一只二發(fā)射極晶體管和一只電阻構(gòu)成，同樣晶體管的基極和兩個發(fā)射極作為輸入，集電極作為輸出，電阻作為內(nèi)部集電極負(fù)載；它的邏輯功能是完成串級與非的功能。本節(jié)還討論了兩種單管門在集成電路中的典型應(yīng)用，特不是當(dāng)兩只單管禁止門或兩只串級與非門連接使用時，可完成許多專門復(fù)雜的功能，如兩只單管禁止門連接使用，可構(gòu)成簡化異或非門、簡化異或門或完成三個與非門功能；而兩只串級與非門連接使用，可完成比兩只單管禁止門連接使用復(fù)雜的多的邏輯功能。課程難點(diǎn)：單管門在集成電路中可單獨(dú)使用，也可組合使用。使用時，可在集成電路中采納單管門完成各種復(fù)雜的邏輯功能。因此，掌握單管禁止門和串級與非門這兩種單管門的電路結(jié)構(gòu)，各自的邏輯功能是必要的；掌握單管禁止門和串級與非門在集成電路中組合使用也是必要的。更必須明白單管門應(yīng)用時的缺陷和如何消除這種缺陷。差不多要求：明白為簡化中大規(guī)模集成電路，可在集成電路設(shè)計中有條件的使用單管門完成各種復(fù)雜的邏輯功能。了解單管禁止門的差不多電路結(jié)構(gòu)，工藝結(jié)構(gòu)和差不多功能，以及應(yīng)用于集成電路中時可完成的典型功能；了解串級與非門的差不多電路結(jié)構(gòu)，工藝結(jié)構(gòu)和差不多功能，以及應(yīng)用于集成電路中時，不同連接方式可完成的各種復(fù)雜典型功能。了解單管邏輯門的應(yīng)用優(yōu)點(diǎn)和可能出現(xiàn)的問題，明白因連接不當(dāng)而出現(xiàn)的各種邏輯錯誤，以及采納隔離門可去除邏輯錯誤的方法。第三章：TTL中大規(guī)模集成電路作業(yè)補(bǔ)充考慮題2題+書上習(xí)題3題第四章：TTL電路的版圖設(shè)計（4學(xué)時）§4.1集成電路版圖設(shè)計的一般程序0.5學(xué)時內(nèi)容：1版圖設(shè)計及版圖設(shè)計依據(jù)1.1版圖設(shè)計1.2版圖設(shè)計依據(jù)2版圖設(shè)計的一般程序2.1確定版圖設(shè)計的差不多尺寸和設(shè)計規(guī)則，2.2確定元器件尺寸2.3劃分隔離島2.4排版布線課程重點(diǎn)：版圖設(shè)計的一般程序和設(shè)計過程中的每一個步驟的具體要求，每一個步驟具體可實施的措施。由本節(jié)所介紹的設(shè)計依據(jù)可知，版圖設(shè)計不僅要求設(shè)計者富有理論知識，而且要特不熟悉制造工藝；即不僅要熟悉電路參數(shù)和功能要求、熟悉電路的工作原理，而且要熟知電路的工藝結(jié)構(gòu)及完成各種工藝結(jié)構(gòu)的工藝水平。課程難點(diǎn)：無差不多概念：1版圖設(shè)計-集成電路制造中各次光刻板圖的總圖設(shè)計（套合版圖）。2排版布線-在草圖上形成各元器件正確的布線連接，然后按標(biāo)準(zhǔn)尺寸的一定倍率繪制出總圖。差不多要求：了解何謂集成電路的版圖設(shè)計，集成電路的版圖設(shè)計與分離器件版圖設(shè)計有何不同；了解版圖設(shè)計的依據(jù)。明白為完成版圖設(shè)計而必須熟悉的各種電路參數(shù)和功能要求；必須熟悉的各種電路工作原理及性能要求；必須熟悉的集成電路的制造工藝的重要性。熟知版圖設(shè)計的一般程序；熟知芯片差不多尺寸設(shè)計，各元器件尺寸和位置設(shè)計；熟知隔離島的劃分和排版布線的要求；熟知完成集成電路制造的各種手段?！?.2版圖差不多尺寸的確定0.5學(xué)時內(nèi)容：1版圖差不多尺寸選取原則1.1版圖差不多尺寸選取依據(jù)1.2版圖差不多尺寸選取原則2版圖差不多尺寸的確定2.1掩模圖形最小線寬的確定2.2掩模圖形最小間距的確定2.3計算掩模圖形最小間距時考慮的因素2.4掩模圖形最小間距推導(dǎo)課程重點(diǎn)：版圖設(shè)計時，如何確定掩模圖形最小線寬和掩模圖形最小間距是十分重要的。本節(jié)給出了阻礙選取掩模圖形最小線寬的各種工藝因素，電性因素和誤差因素；也給出了阻礙選取掩模圖形最小間距的各種工藝因素，電性因素和誤差因素。本節(jié)還給出了掩模圖形最小間距推導(dǎo)的步驟和推導(dǎo)實例。課程難點(diǎn)：在版圖設(shè)計時，必須確定掩模圖形最小線寬和掩模圖形最小間距。而掩模圖形最小線寬和掩模圖形最小間距的確定，受到各種工藝因素的阻礙，如擴(kuò)散工藝中的實際橫向擴(kuò)散；也會受到電性因素和誤差因素的阻礙。因此，版圖設(shè)計時綜合考慮各種工藝因素、電性因素和誤差因素對掩模圖形最小線寬和掩模圖形最小間距的阻礙是必要的；同時，如何把掩模圖形最小線寬和掩模圖形最小間距作為版圖設(shè)計的依據(jù)也是重要的。差不多概念；1版圖線寬-版圖圖形的寬度。2版圖間距-兩相鄰版圖圖形間的距離寬度。3掩摸圖形最小線寬-版圖圖形中的最小圖形寬度。4掩摸圖形最小間距-制作的元器件的硅片表面上，本身圖形間的最小間距。5掩摸容差-所有掩摸版上的因素造成的容差。6光刻對準(zhǔn)容差-光刻中使用掩摸版，所有工藝因素造成的容差。差不多要求：了解在版圖設(shè)計時，版圖差不多尺寸選取的依據(jù)是工藝可實現(xiàn)的圖形最小線寬和圖形最小間距；而實際版圖設(shè)計中所采納的所有圖形線寬均大于或等于工藝可實現(xiàn)的圖形最小線寬；所采納的所有圖形間距均大于或等于工藝可實現(xiàn)的圖形最小間距；清晰版圖差不多尺寸是如何參照依據(jù)確定的。了解阻礙圖形最小線寬的各種因素及實際選取最小線寬時考慮的限制因素和實際最小線寬位置的選取。了解圖形最小間距差不多尺寸是如何確定的，以及阻礙圖形最小間距確定的各種誤差因素、工藝因素和電性因素，明白如何確定圖形最小間距的數(shù)據(jù)和位置?！?.3集成晶體管的版圖設(shè)計1學(xué)時內(nèi)容：1最小面積晶體管版圖1.1版圖及版圖分析1.2最小面積晶體管版圖在集成電路版圖設(shè)計中的意義2集成電路制造中常用的晶體管版圖圖形2.1常用的晶體管版圖2.2與常用的晶體管各版圖對應(yīng)的工藝剖圖2.3各種典型晶體管的結(jié)構(gòu)和電性特點(diǎn)2.4有關(guān)多發(fā)射極晶體管課程重點(diǎn)：本節(jié)介紹了集成電路制造中所采納的最小面積晶體管版圖設(shè)計及如何實際應(yīng)用；介紹了常用的各種晶體管版圖及其對應(yīng)的工藝剖圖，如單基極晶體管版圖及其對應(yīng)的工藝剖圖結(jié)構(gòu)、雙基極晶體管版圖及其對應(yīng)的工藝剖圖結(jié)構(gòu)、雙基極雙集電極晶體管版圖及其對應(yīng)的工藝剖圖結(jié)構(gòu)以及雙發(fā)射極雙集電極晶體管版圖及其對應(yīng)的工藝剖圖結(jié)構(gòu)；并討論了各種結(jié)構(gòu)晶體管的電性特點(diǎn)。還給出了多發(fā)射極晶體管的版圖結(jié)構(gòu)。課程難點(diǎn)：集成電路版圖設(shè)計通常是由集成電路中晶體管版圖開始的，而該晶體管版圖通常是最小面積晶體管的版圖。因此，掌握什么是最小面積晶體管，其版圖是如何確定的特不重要。另外，掌握集成電路制造中常用的各種晶體管版圖及其對應(yīng)的工藝剖面結(jié)構(gòu)也是十分重要的。差不多概念：1最小面積晶體管-由圖形最小尺寸（圖形最小線寬和圖形最小間距）構(gòu)成的晶體管。2基區(qū)短路鋁條-晶體管工藝結(jié)構(gòu)的基區(qū)表面制備的鋁層，它有平衡基區(qū)電位的作用。差不多要求：了解最小面積晶體管的定義，熟悉最小面積晶體管的版圖及其相應(yīng)的工藝剖面結(jié)構(gòu)，清晰它在集成電路制造中的意義。熟悉各一般晶體管可能采納的各種版圖；能熟練的給出各種版圖及其與版圖對應(yīng)的各種工藝剖面圖。會分析各種結(jié)構(gòu)晶體管的電性能特點(diǎn)；能在集成電路設(shè)計時，依照不同要求選定不同圖形晶體管結(jié)構(gòu)。了解多發(fā)射極晶體管的版圖特點(diǎn)，以及為何選用“長脖子”基區(qū)和在基區(qū)中設(shè)置短路鋁條?！?.4集成二極管及肖特基勢壘二極管1學(xué)時內(nèi)容：1集成二極管1.1集成二極管的構(gòu)成1.2集成二極管的常見結(jié)構(gòu)2肖特基勢壘二極管2.1肖特基勢壘二極管的設(shè)計考慮2.1.1肖特基勢壘二極管的設(shè)計要求2.1.2肖特基勢壘二極管的面積選擇2.1.3肖特基勢壘二極管的位置考慮2.1.4肖特基勢壘二極管的電極考慮2.2肖特基嵌位晶體管的常見結(jié)構(gòu)課程重點(diǎn)：本節(jié)介紹了集成二極管可采納的幾種常見版圖結(jié)構(gòu)，即基極集電極短路二極管結(jié)構(gòu)、集電極發(fā)射極短路二極管結(jié)構(gòu)、基極發(fā)射極短路二極管結(jié)構(gòu)、集電極懸空二極管結(jié)構(gòu)、發(fā)射極懸空二極管結(jié)構(gòu)和單獨(dú)二極管結(jié)構(gòu)；以及介紹了不同結(jié)構(gòu)集成二極管各自的電性能特點(diǎn)。介紹了肖特基勢壘二極管的制造要求，討論了肖特基勢壘二極管用于晶體管的抗飽和嵌位時，它的存在使各晶體管版圖圖形出現(xiàn)的變化，及它在晶體管版圖中面積，位置和電極對嵌位性能、對晶體管性能阻礙的考慮。課程難點(diǎn)：必須理解為何在六種集成二極管版圖結(jié)構(gòu)中，最常采納的是基極發(fā)射極短路二極管或單獨(dú)結(jié)構(gòu)的二極管，它們和其它結(jié)構(gòu)的二極管在電性能上有何不同。必須清晰肖特基勢壘二極管用于晶體管抗飽和嵌位時，肖特基勢壘二極管的面積，位置和電極的選擇都會阻礙抗飽和性能和晶體管的電性能。差不多要求：了解在集成電路制造中，集成二極管可采納的各種版圖結(jié)構(gòu)以及它們的應(yīng)用場合；了解肖特基勢壘二極管的制造要求，明白肖特基勢壘二極管在集成電路制造中大多用于晶體管的抗飽和，而肖特基勢壘二極管圖形面積，在晶體管版圖中所處的位置，以及肖特基勢壘二極管的電極結(jié)構(gòu)將阻礙它的抗飽和性能和晶體管的電性能。熟悉各種肖特基嵌位晶體管的常見結(jié)構(gòu)，會在實際的集成電路版圖設(shè)計中選擇合適的有肖特基勢壘二極管抗飽和的晶體管版圖?！?.5集成電阻器0.5學(xué)時內(nèi)容：1基區(qū)擴(kuò)散電阻1.1基區(qū)擴(kuò)散電阻常用圖形1.2擴(kuò)散電阻值的計算1.3擴(kuò)散電阻的公差1.4擴(kuò)散電阻的功耗限制1.5最小擴(kuò)散電阻條寬的設(shè)計2其它擴(kuò)散電阻2.1發(fā)射區(qū)擴(kuò)散電阻2.2基區(qū)溝道電阻2.3外延層和外延層溝道電阻2.4隱埋層電阻3離子注入電阻簡介課程重點(diǎn)：本節(jié)介紹了集成電路設(shè)計中常用的各種電阻器，其中，基區(qū)擴(kuò)散電阻是最常用的電阻器。討論了基區(qū)擴(kuò)散電阻的各種圖形結(jié)構(gòu)及其阻值的計算，如對小阻值電阻可采納胖短圖形、如對一般阻值電阻可采納瘦長圖形、對大阻值電阻可采納折疊圖形；對一般圖形電阻阻值的計算符合一般電阻公式，折疊圖形電阻阻值的計確實是各段相加，只是對端頭電阻和拐角電阻要進(jìn)行修正。本節(jié)還討論了使用擴(kuò)散電阻的各種限制因素，以及最小擴(kuò)散電阻條寬的設(shè)計考慮差不多上十分重要的。而其它擴(kuò)散電阻和離子注入電阻開拓了電阻值的應(yīng)用范圍，其中擴(kuò)散電阻包括發(fā)射區(qū)擴(kuò)散電阻、基區(qū)溝道