數(shù)字電路全書總結(jié)歸納課件

電子技術(shù)基礎(chǔ)數(shù)字部分（第五版）全書總結(jié)歸納

電子技術(shù)基礎(chǔ)全書章節(jié)安排1.數(shù)字邏輯概論2.邏輯代數(shù)與硬件描述語言概述3.邏輯門電路4.組合邏輯電路5.鎖存器與觸發(fā)器6.時序邏輯電路7.存儲器、復(fù)雜可編程器件和現(xiàn)場可編程門陣列8.脈沖波形的變換與產(chǎn)生9.數(shù)模與模數(shù)轉(zhuǎn)換器10.數(shù)字系統(tǒng)設(shè)計基礎(chǔ)**全書章節(jié)安排1.數(shù)字邏輯概論1.數(shù)字邏輯基礎(chǔ)章節(jié)內(nèi)容1.1數(shù)字電路與數(shù)字信號1.2數(shù)制 1.3二進制數(shù)的算術(shù)運算1.4二進制代碼1.5二值邏輯變量與基本邏輯運算1.6邏輯函數(shù)及其表示方法1.數(shù)字邏輯基礎(chǔ)1.數(shù)字邏輯基礎(chǔ)教學(xué)要求1.掌握2、10、8、16進制數(shù)的表示與相互轉(zhuǎn)化；2.掌握二進制數(shù)的原碼、反碼、補碼的表示方法；3.掌握8421碼、余3碼、格雷碼的表示方法；4.掌握與、或、非、與非、或非、異或、同或基本邏輯運算；5.掌握邏輯函數(shù)的4種表示方法：真值表、邏輯表達式、邏輯圖、波形圖。1.數(shù)字邏輯基礎(chǔ)1.數(shù)字邏輯基礎(chǔ)知識點1.數(shù)制及數(shù)制轉(zhuǎn)換：2←→10，2←→8，2←→16。2.原碼、反碼、補碼的表示方法。3.二進制代碼：8421碼、余3碼、格雷碼。4.基本邏輯運算：與、或、非、與非、或非、異或、同或。5.邏輯函數(shù)表示方法：真值表、邏輯表達式、邏輯圖、波形圖。1.數(shù)字邏輯基礎(chǔ)2.邏輯代數(shù)與硬件描述語言基礎(chǔ)章節(jié)內(nèi)容2.1邏輯代數(shù)2.2邏輯函數(shù)的卡諾圖化簡法教學(xué)要求：1、掌握邏輯代數(shù)常用基本定律、恒等式和規(guī)則；2、掌握邏輯函數(shù)的基本表達式及相互轉(zhuǎn)換，代數(shù)化簡方法；3、掌握邏輯函數(shù)最小項定義及性質(zhì)，卡諾圖化簡法；4、了解硬件描述語言VerilogHDL2.邏輯代數(shù)與硬件描述語言基礎(chǔ)2.邏輯代數(shù)與硬件描述語言基礎(chǔ)知識點1.邏輯代數(shù)的基本定律和恒等式：基本公式，摩根定理；采用真值表等式證明的方法；3個基本規(guī)則。

2.邏輯函數(shù)代數(shù)化簡：與-或表達式、與非-與非表達式，基本表達式的轉(zhuǎn)換；代數(shù)化簡方法。3.邏輯函數(shù)的最小項：邏輯函數(shù)轉(zhuǎn)換成最小項表達式，真值表與最小項表達式的對應(yīng)關(guān)系。4.卡諾圖：邏輯函數(shù)的卡諾圖表示，卡諾圖化簡。2.邏輯代數(shù)與硬件描述語言基礎(chǔ)3.邏輯門電路章節(jié)內(nèi)容3.1MOS邏輯門電路3.2TTL邏輯門電路3.3射極耦合邏輯門電路**3.4砷化鎵邏輯門電路**3.5邏輯描述中的幾個問題3.6邏輯門電路使用中的幾個實際問題3.7用VerilogHDL描述邏輯門電路*3.邏輯門電路3.邏輯門電路教學(xué)要求1.掌握與、或、與非、或非、異或、同或門的邏輯功能；2.掌握三態(tài)門、OD門、OC門和傳輸門的邏輯功能和應(yīng)用；3.掌握CMOS、TTL邏輯門電路的輸入與輸出電路結(jié)構(gòu)，輸入端高低電平判斷。4.掌握邏輯門的主要參數(shù)及在應(yīng)用中的接口問題；5.了解半導(dǎo)體器件的開關(guān)特性以及邏輯門內(nèi)部電路結(jié)構(gòu)。3.邏輯門電路3.邏輯門電路知識點1.CMOS、TTL邏輯門電路的輸入與輸出結(jié)構(gòu)：輸入端高低電平判斷。2.幾種特殊門電路的功能、結(jié)構(gòu)和應(yīng)用：三態(tài)門、OD門、OC門和傳輸門。3.門電路使用中的幾個實際問題：多余輸入端處理。3.邏輯門電路4.組合邏輯電路章節(jié)內(nèi)容4.1組合邏輯電路的分析4.2組合邏輯電路的設(shè)計4.3組合邏輯電路中的競爭和冒險4.4常用組合邏輯集成電路4.5組合可編程電路4.6用VerilogHDL描述組合邏輯電路*4.組合邏輯電路4.組合邏輯電路教學(xué)要求1.掌握組合邏輯電路的分析方法和設(shè)計方法；2.理解組合邏輯電路中的競爭和冒險產(chǎn)生的原因，掌握競爭和冒險存在判斷以及消除的方法；3.掌握典型組合邏輯集成電路的邏輯功能，學(xué)會閱讀MSI器件的功能表，能根據(jù)器件的功能正確應(yīng)用；5.掌握PLD的表示方法，能用PLD實現(xiàn)組合邏輯電路。4.組合邏輯電路4.組合邏輯電路知識點1.組合邏輯電路的分析方法和設(shè)計方法。2.組合邏輯電路中的競爭和冒險：產(chǎn)生的原因，存在的判斷，消除的方法。3.典型組合邏輯集成電路：各種MSI器件的功能，閱讀其功能表理解其功能；譯碼器、數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)。4.PLD：表示方法，用PLD實現(xiàn)組合邏輯電路——分析和設(shè)計。4.組合邏輯電路5.鎖存器和觸發(fā)器章節(jié)內(nèi)容5.1雙穩(wěn)態(tài)存儲單元電路5.2鎖存器5.3觸發(fā)器的電路結(jié)構(gòu)和工作原理5.4觸發(fā)器的邏輯功能5.鎖存器和觸發(fā)器5.鎖存器和觸發(fā)器教學(xué)要求1.掌握SR、D鎖存器的邏輯功能；2.掌握SR觸發(fā)器、JK觸發(fā)器、D觸發(fā)器及T觸發(fā)器的邏輯功能，掌握觸發(fā)器邏輯功能表示方法——功能表、特性方程、狀態(tài)圖、波形圖，掌握觸發(fā)器功能轉(zhuǎn)換的方法；3.理解鎖存器、觸發(fā)器的電路結(jié)構(gòu)、工作原理和動態(tài)特性。5.鎖存器和觸發(fā)器5.鎖存器和觸發(fā)器知識點1.鎖存器：SR、D鎖存器的邏輯功能。2.觸發(fā)器：現(xiàn)態(tài)、次態(tài)的理解；JK、D、T、T’觸發(fā)器的邏輯功能，邏輯功能表示方法——功能表、特性方程、狀態(tài)圖、波形圖；直接置1端、直接清0端的作用；簡單觸發(fā)器電路波形圖。3.觸發(fā)器功能轉(zhuǎn)換。5.鎖存器和觸發(fā)器6.時序邏輯電路章節(jié)內(nèi)容6.1時序邏輯電路的基本概念6.2同步時序邏輯電路的分析6.3同步時序邏輯電路的設(shè)計6.4異步時序邏輯電路的分析6.5若干典型的時序邏輯集成電路6.6用Verilog描述時序邏輯電路*6.7時序邏輯可編程邏輯器件6.時序邏輯電路6.時序邏輯電路教學(xué)要求1.掌握時序邏輯電路的描述方式及其相互轉(zhuǎn)換；2.掌握時序邏輯電路的分析方法；3.掌握同步時序邏輯電路的設(shè)計方法；4.掌握典型時序邏輯電路計數(shù)器、寄存器、移位寄存器的邏輯功能及其應(yīng)用；5.了解時序可編程器件。6.時序邏輯電路6.時序邏輯電路知識點1.基本概念：時序邏輯電路分類；時序邏輯電路與組合邏輯電路區(qū)別；時序邏輯電路的表達方式——方程組、狀態(tài)表、狀態(tài)圖、波形圖——及它們之間的轉(zhuǎn)換。2.同步時序電路的分析和設(shè)計，異步時序電路的分析。3.集成計數(shù)器：功能表，同步與異步清0，并行置數(shù)，用集成計數(shù)器構(gòu)成任意進制計數(shù)器。4.集成寄存器：功能表，多功能移位寄存器。6.時序邏輯電路7.存儲器章節(jié)內(nèi)容7.1只讀存儲器7.2隨機存取存儲器7.3復(fù)雜可編程邏輯器件7.4現(xiàn)場可編程門陣列7.5用EDA技術(shù)和可編程器件的設(shè)計例題*7.存儲器7.存儲器教學(xué)要求1.掌握半導(dǎo)體存儲器字、位、存儲容量、地址、等基本概念；2.理解半導(dǎo)體存儲器芯片的關(guān)鍵引腳的意義，掌握半導(dǎo)體存儲器的典型應(yīng)用；3.掌握半導(dǎo)體存儲器的擴展方法；4.了解存儲器的組成及工作原理；5.了解CPLD和FPGA的基本結(jié)構(gòu)及實現(xiàn)邏輯功能的原理。7.存儲器7.存儲器知識點1.基本概念：半導(dǎo)體存儲器分類，半導(dǎo)體存儲器字、位、存儲容量、地址等。2.用ROM實現(xiàn)各種組合邏輯函數(shù)。3.半導(dǎo)體存儲器的擴展：位擴展，字?jǐn)U展。7.存儲器8.脈沖波形的變換與產(chǎn)生章節(jié)內(nèi)容8.1單穩(wěn)態(tài)觸發(fā)器8.2施密特觸發(fā)器8.3多器諧振蕩8.4555定時器及其應(yīng)用8.脈沖波形的變換與產(chǎn)生8.脈沖波形的變換與產(chǎn)生教學(xué)要求1.掌握單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器、多諧振蕩器的邏輯功能；2.掌握單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器MSI器件的邏輯功能和應(yīng)用；3.理解555定時器的工作原理，掌握由555定時器組成的單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器、多諧振蕩器的電路結(jié)構(gòu)、工作原理和參數(shù)計算。8.脈沖波形的變換與產(chǎn)生8.脈沖波形的變換與產(chǎn)生知識點1.單穩(wěn)態(tài)觸發(fā)器：單穩(wěn)態(tài)觸發(fā)器的工作特點，可重復(fù)觸發(fā)和不可重復(fù)觸發(fā)單穩(wěn)態(tài)觸發(fā)器，單穩(wěn)態(tài)觸發(fā)器的應(yīng)用。2.施密特觸發(fā)器：同相輸出和反相輸出的施密特觸發(fā)器，正向閾值電壓VT+和負(fù)向閾值電壓VT-的意義。3.多器諧振蕩：多器諧振蕩的功能。4.555定時器：由555定時器組成的多諧、單穩(wěn)、施密特觸發(fā)器的電路、工作原理。8.脈沖波形的變換與產(chǎn)生9.模數(shù)與數(shù)模轉(zhuǎn)換器章節(jié)內(nèi)容9.1D/A轉(zhuǎn)換器9.2A/D轉(zhuǎn)換器教學(xué)要求：1.掌握倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器、集成D/A轉(zhuǎn)換器的工作原理及相關(guān)計算；2.掌握并行比較、逐次比較、雙積分A/D轉(zhuǎn)換器的工作原理及其特點；3.理解D/A、A/D轉(zhuǎn)換器的主要參數(shù)。9.模數(shù)與數(shù)模轉(zhuǎn)換器9.模數(shù)與數(shù)模轉(zhuǎn)換器知識點1.D/A、A/D的基本概念：作用，主要技術(shù)指標(biāo)。2.倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器工作原理。3.并行比較、逐次比較、雙積分A/D轉(zhuǎn)換器的特點。9.模數(shù)與數(shù)模轉(zhuǎn)換器電子技術(shù)基礎(chǔ)數(shù)字部分（第五版）全書總結(jié)歸納

電子技術(shù)基礎(chǔ)全書章節(jié)安排1.數(shù)字邏輯概論2.邏輯代數(shù)與硬件描述語言概述3.邏輯門電路4.組合邏輯電路5.鎖存器與觸發(fā)器6.時序邏輯電路7.存儲器、復(fù)雜可編程器件和現(xiàn)場可編程門陣列8.脈沖波形的變換與產(chǎn)生9.數(shù)模與模數(shù)轉(zhuǎn)換器10.數(shù)字系統(tǒng)設(shè)計基礎(chǔ)**全書章節(jié)安排1.數(shù)字邏輯概論1.數(shù)字邏輯基礎(chǔ)章節(jié)內(nèi)容1.1數(shù)字電路與數(shù)字信號1.2數(shù)制 1.3二進制數(shù)的算術(shù)運算1.4二進制代碼1.5二值邏輯變量與基本邏輯運算1.6邏輯函數(shù)及其表示方法1.數(shù)字邏輯基礎(chǔ)1.數(shù)字邏輯基礎(chǔ)教學(xué)要求1.掌握2、10、8、16進制數(shù)的表示與相互轉(zhuǎn)化；2.掌握二進制數(shù)的原碼、反碼、補碼的表示方法；3.掌握8421碼、余3碼、格雷碼的表示方法；4.掌握與、或、非、與非、或非、異或、同或基本邏輯運算；5.掌握邏輯函數(shù)的4種表示方法：真值表、邏輯表達式、邏輯圖、波形圖。1.數(shù)字邏輯基礎(chǔ)1.數(shù)字邏輯基礎(chǔ)知識點1.數(shù)制及數(shù)制轉(zhuǎn)換：2←→10，2←→8，2←→16。2.原碼、反碼、補碼的表示方法。3.二進制代碼：8421碼、余3碼、格雷碼。4.基本邏輯運算：與、或、非、與非、或非、異或、同或。5.邏輯函數(shù)表示方法：真值表、邏輯表達式、邏輯圖、波形圖。1.數(shù)字邏輯基礎(chǔ)2.邏輯代數(shù)與硬件描述語言基礎(chǔ)章節(jié)內(nèi)容2.1邏輯代數(shù)2.2邏輯函數(shù)的卡諾圖化簡法教學(xué)要求：1、掌握邏輯代數(shù)常用基本定律、恒等式和規(guī)則；2、掌握邏輯函數(shù)的基本表達式及相互轉(zhuǎn)換，代數(shù)化簡方法；3、掌握邏輯函數(shù)最小項定義及性質(zhì)，卡諾圖化簡法；4、了解硬件描述語言VerilogHDL2.邏輯代數(shù)與硬件描述語言基礎(chǔ)2.邏輯代數(shù)與硬件描述語言基礎(chǔ)知識點1.邏輯代數(shù)的基本定律和恒等式：基本公式，摩根定理；采用真值表等式證明的方法；3個基本規(guī)則。

2.邏輯函數(shù)代數(shù)化簡：與-或表達式、與非-與非表達式，基本表達式的轉(zhuǎn)換；代數(shù)化簡方法。3.邏輯函數(shù)的最小項：邏輯函數(shù)轉(zhuǎn)換成最小項表達式，真值表與最小項表達式的對應(yīng)關(guān)系。4.卡諾圖：邏輯函數(shù)的卡諾圖表示，卡諾圖化簡。2.邏輯代數(shù)與硬件描述語言基礎(chǔ)3.邏輯門電路章節(jié)內(nèi)容3.1MOS邏輯門電路3.2TTL邏輯門電路3.3射極耦合邏輯門電路**3.4砷化鎵邏輯門電路**3.5邏輯描述中的幾個問題3.6邏輯門電路使用中的幾個實際問題3.7用VerilogHDL描述邏輯門電路*3.邏輯門電路3.邏輯門電路教學(xué)要求1.掌握與、或、與非、或非、異或、同或門的邏輯功能；2.掌握三態(tài)門、OD門、OC門和傳輸門的邏輯功能和應(yīng)用；3.掌握CMOS、TTL邏輯門電路的輸入與輸出電路結(jié)構(gòu)，輸入端高低電平判斷。4.掌握邏輯門的主要參數(shù)及在應(yīng)用中的接口問題；5.了解半導(dǎo)體器件的開關(guān)特性以及邏輯門內(nèi)部電路結(jié)構(gòu)。3.邏輯門電路3.邏輯門電路知識點1.CMOS、TTL邏輯門電路的輸入與輸出結(jié)構(gòu)：輸入端高低電平判斷。2.幾種特殊門電路的功能、結(jié)構(gòu)和應(yīng)用：三態(tài)門、OD門、OC門和傳輸門。3.門電路使用中的幾個實際問題：多余輸入端處理。3.邏輯門電路4.組合邏輯電路章節(jié)內(nèi)容4.1組合邏輯電路的分析4.2組合邏輯電路的設(shè)計4.3組合邏輯電路中的競爭和冒險4.4常用組合邏輯集成電路4.5組合可編程電路4.6用VerilogHDL描述組合邏輯電路*4.組合邏輯電路4.組合邏輯電路教學(xué)要求1.掌握組合邏輯電路的分析方法和設(shè)計方法；2.理解組合邏輯電路中的競爭和冒險產(chǎn)生的原因，掌握競爭和冒險存在判斷以及消除的方法；3.掌握典型組合邏輯集成電路的邏輯功能，學(xué)會閱讀MSI器件的功能表，能根據(jù)器件的功能正確應(yīng)用；5.掌握PLD的表示方法，能用PLD實現(xiàn)組合邏輯電路。4.組合邏輯電路4.組合邏輯電路知識點1.組合邏輯電路的分析方法和設(shè)計方法。2.組合邏輯電路中的競爭和冒險：產(chǎn)生的原因，存在的判斷，消除的方法。3.典型組合邏輯集成電路：各種MSI器件的功能，閱讀其功能表理解其功能；譯碼器、數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)。4.PLD：表示方法，用PLD實現(xiàn)組合邏輯電路——分析和設(shè)計。4.組合邏輯電路5.鎖存器和觸發(fā)器章節(jié)內(nèi)容5.1雙穩(wěn)態(tài)存儲單元電路5.2鎖存器5.3觸發(fā)器的電路結(jié)構(gòu)和工作原理5.4觸發(fā)器的邏輯功能5.鎖存器和觸發(fā)器5.鎖存器和觸發(fā)器教學(xué)要求1.掌握SR、D鎖存器的邏輯功能；2.掌握SR觸發(fā)器、JK觸發(fā)器、D觸發(fā)器及T觸發(fā)器的邏輯功能，掌握觸發(fā)器邏輯功能表示方法——功能表、特性方程、狀態(tài)圖、波形圖，掌握觸發(fā)器功能轉(zhuǎn)換的方法；3.理解鎖存器、觸發(fā)器的電路結(jié)構(gòu)、工作原理和動態(tài)特性。5.鎖存器和觸發(fā)器5.鎖存器和觸發(fā)器知識點1.鎖存器：SR、D鎖存器的邏輯功能。2.觸發(fā)器：現(xiàn)態(tài)、次態(tài)的理解；JK、D、T、T’觸發(fā)器的邏輯功能，邏輯功能表示方法——功能表、特性方程、狀態(tài)圖、波形圖；直接置1端、直接清0端的作用；簡單觸發(fā)器電路波形圖。3.觸發(fā)器功能轉(zhuǎn)換。5.鎖存器和觸發(fā)器6.時序邏輯電路章節(jié)內(nèi)容6.1時序邏輯電路的基本概念6.2同步時序邏輯電路的分析6.3同步時序邏輯電路的設(shè)計6.4異步時序邏輯電路的分析6.5若干典型的時序邏輯集成電路6.6用Verilog描述時序邏輯電路*6.7時序邏輯可編程邏輯器件6.時序邏輯電路6.時序邏輯電路教學(xué)要求1.掌握時序邏輯電路的描述方式及其相互轉(zhuǎn)換；2.掌握時序邏輯電路的分析方法；3.掌握同步時序邏輯電路的設(shè)計方法；4.掌握典型時序邏輯電路計數(shù)器、寄存器、移位寄存器的邏輯功能及其應(yīng)用；5.了解時序可編程器件。6.時序邏輯電路6.時序邏輯電路知識點1.基本概念：時序邏輯電路分類；時序邏輯電路與組合邏輯電路區(qū)別；時序邏輯電路的表達方式——方程組、狀態(tài)表、狀態(tài)圖、波形圖——及它們之間的轉(zhuǎn)換。2.同步時序電路的分析和設(shè)計，異步時序電路的分析。3.集成計數(shù)器：功能表，同步與異步清0，并行置數(shù)，用集成計數(shù)器構(gòu)成任意進制計數(shù)器。4.集成寄存器：功能表，多功能移位寄存器。6.時序邏輯電路7.存儲器章節(jié)內(nèi)容7.1只讀存儲器7.2隨機存取存儲器7.3復(fù)雜可編程邏輯器件7.4現(xiàn)場可編程門陣列7.5用EDA技術(shù)和可編程器件的設(shè)計例題*7.存儲器7.存儲器教學(xué)要求1.掌握半導(dǎo)體存儲器字、位、存儲容量、地址、等基本概念；2.理解半導(dǎo)體存儲器芯片的關(guān)鍵引腳的意義，掌握半導(dǎo)體存儲器的典型應(yīng)用；3.掌握半導(dǎo)體存儲器的擴展方法；4.了解存儲器的組成及工作原理；5.了解CPLD和FPGA的基本結(jié)構(gòu)及實現(xiàn)邏輯功能的原理。7.存儲器7.存儲器知識點1.基本概念：半導(dǎo)體存儲器分類，半導(dǎo)體存儲器