邵小桃-電磁兼容和PCB設(shè)計(jì)Chp4課件

第4章信號完整性分析電磁兼容與PCB設(shè)計(jì)信號完整性概述

傳輸線理論相對介電常數(shù)與傳播速度反射和衰減振蕩串?dāng)_PCB終端匹配的方法信號完整性常用設(shè)計(jì)工具介紹

本章內(nèi)容4.1

信號完整性概述4.2傳輸線理論1.傳輸線概述定義：用來將電磁能從一處傳輸?shù)搅硪惶幍难b置稱導(dǎo)波系統(tǒng)或傳輸線。通常可分為三類：PCB中的傳輸線包括微帶線和帶狀線。微帶線又包括單線微帶線，嵌入式微帶線；帶狀線包括單帶狀線和雙帶狀線。TEM波傳輸線：如雙波導(dǎo)，同軸線，微帶線波導(dǎo)傳輸線：如矩形波導(dǎo)，圓形波導(dǎo)表面波傳輸線：如介質(zhì)波導(dǎo)（常見的光纖）2.PCB內(nèi)傳輸線的等效電路傳輸線由它的特性阻抗和傳輸延遲描述，這些參數(shù)取決于每單位長度的電感和電容、實(shí)際的互連元件、互連的物理尺寸、RF回路及它們之間絕緣體的介電常數(shù)。有損耗均勻傳輸線等效電路均勻無耗傳輸線電路模型無損耗傳輸線的特性阻抗:無損耗傳輸線的傳輸延遲：3.傳輸線效應(yīng)電氣長線(電長走線)：tr:為信號上升時(shí)間tpd:為信號線傳播延時(shí)時(shí)域:傳播時(shí)延大于信號上升延時(shí)間的1/4頻域:線路長度大于信號的信號落在安全區(qū)域，按低頻集中參數(shù)分析當(dāng)信號線長度小于，或tpd≤tr/4當(dāng)信號線長度大于，或tpd≥tr/4信號落在問題區(qū)域，信號線當(dāng)做傳輸線，應(yīng)使用高速布線方法。4.3相對介電常數(shù)與傳播速度在電磁場與波中的，我們學(xué)過介質(zhì)或材料的三個(gè)重要參數(shù)：介電常數(shù)又被稱為相關(guān)電容率，可以衡量每單位電場中介質(zhì)材料區(qū)域存儲(chǔ)能量的大小。1.介電常數(shù)介電常數(shù)：表示媒質(zhì)的極化特性電導(dǎo)率：表示媒質(zhì)的導(dǎo)電特性磁導(dǎo)率：表示媒質(zhì)的磁化特性不同介質(zhì)中的傳輸時(shí)延和相對介電常數(shù)常用幾種PCB材料的相對介電常數(shù)、傳播速度、和傳播時(shí)延如下所示。（在1MHz下測出）材料相對介電常數(shù)(F/m)傳播速度(in/ns)傳播時(shí)延(ps/in)空氣1.0 11.8184.7FR-44.15.83171.4PTFE2.27.96125.6(聚四氟乙烯)4.4反射和衰減振蕩走線寬度的變化走線阻抗的變化網(wǎng)絡(luò)終端不匹配缺少終端布線層間的導(dǎo)孔變化的負(fù)載和邏輯器件大電源平面不連續(xù)1.反射:反射是數(shù)據(jù)邏輯設(shè)計(jì)中不期望有的副產(chǎn)品。走線上信號的反射是網(wǎng)絡(luò)中RF噪聲的來源之一。當(dāng)走線上的阻抗不連續(xù)，就會(huì)產(chǎn)生反射，阻抗不連續(xù)有一下幾種：如果負(fù)載與傳輸線不匹配，電壓波形將被反射回源端，反射電壓為Vr，反射系數(shù)為Kr,定義式如下Vr為反射電壓；V0

為源電壓；ZL為負(fù)載阻抗；Z0為特性阻抗2.反射電壓和反射系數(shù)當(dāng)負(fù)載開路：當(dāng)負(fù)載短路:當(dāng)負(fù)載匹配：當(dāng)負(fù)載開路或短路時(shí)，信號全反射；負(fù)載匹配是最佳傳輸狀態(tài)。3.典型的傳輸線系統(tǒng)V源ZoutZloadZoVsourceVload當(dāng)信號沿傳輸線傳播時(shí)，源電壓的一部分最初將沿走線傳播，當(dāng)互連終端的負(fù)載阻抗等于走線的特性阻抗時(shí)，信號無反射；如果負(fù)載阻抗不等于走線的特性阻抗時(shí)，電壓波形將被反射回源端。傳輸線效應(yīng).T4T2T1T3T5T0Vr4Vr3Vr2Vr1V05、多重反射例：Z0=150歐，ZS=100歐,ZL=1000歐,E=5V，KL=0.74，KS=-0.24.衰減振蕩（振鈴）衰減振蕩是由于走線上明顯的阻抗不匹配反射而產(chǎn)生的，它會(huì)損壞信號的質(zhì)量并可能導(dǎo)致電路的功能失效。衰減振蕩是反射的等效表現(xiàn)形式，對于無終端的傳輸線，衰減振蕩和反射噪聲是一樣的。衰減振蕩是一個(gè)阻尼正弦振蕩或諧振。額外走線電感和負(fù)載電容是產(chǎn)生衰減振蕩的原因。可通過附加串聯(lián)電阻或提供正確的終端使衰減振蕩最小化。4.5串?dāng)_高速走線模擬電路走線間外源串?dāng)_影響耦合RF能量I/O部分電路子系統(tǒng)出現(xiàn)功能問題1.串?dāng)_在一根信號線上有信號通過，在PCB相鄰的信號線上就會(huì)感應(yīng)出相關(guān)的信號。串?dāng)_是PCB設(shè)計(jì)中的重要方面。它是指走線、導(dǎo)線、走線和導(dǎo)線、電纜束、元件及任意其它易受電磁場干擾的電子元件之間的不希望有的電磁耦合。串?dāng)_是由網(wǎng)絡(luò)中的電流和電壓產(chǎn)生的，類似于天線耦合，可觀察到近場效應(yīng)。串?dāng)_是EMI傳播的主要途徑。它不僅出現(xiàn)在時(shí)鐘或周期線上，而且也出現(xiàn)在數(shù)據(jù)線、地址線、控制線和I/O走線上。(1)容性串?dāng)_就是信號間的容性耦合。當(dāng)信號線在一定長度上靠的比較近就會(huì)發(fā)生。噪聲源和噪聲接受線如左圖，由于線間寄生電容，噪聲就會(huì)通過電流注入的形式耦合到噪聲接受線。并向兩邊流動(dòng)，直到消耗到源和負(fù)載上。如果負(fù)載不匹配，將會(huì)產(chǎn)生發(fā)射.在一個(gè)不希望有的寄生變壓器初次級之間的耦合。如下圖所示。(2)感性串?dāng)_(3)PCB中避免串?dāng)_的設(shè)計(jì)和布線技術(shù)LowerZ,Lowercrosstalk,Loweremissions,(輻射越小)SingleTraceMicrostrip(微帶線)Stripline(帶狀線)CoplanarTransmissionline信號線距離地線越近，信號線間距越大，產(chǎn)生的串?dāng)_信號越小。異步信號和時(shí)鐘信號更容易產(chǎn)生串?dāng)_。最好的解決串?dāng)_的辦法就是移開發(fā)生串?dāng)_的信號或屏蔽被嚴(yán)重干擾的信號。根據(jù)功能分類邏輯器件系列，保持總線結(jié)構(gòu)被嚴(yán)格控制最小化元件間的物理距離最小化并行布線走線長度元件要遠(yuǎn)離I/O和互連接口及其它易受數(shù)據(jù)干擾及耦合影響的區(qū)域?qū)ψ杩故芸刈呔€或頻波能量豐富的走線提供正確的終端避免互相平行的走線布線，提供走線間足夠的間隔（最小化電感耦合）相鄰層上的布線要互相垂直（防止層間電容耦合）降低信號到地的參考距離間隔隔離布線層（背板層疊設(shè)計(jì)）將高噪聲發(fā)射體（時(shí)鐘、I/O、高速互連）分割或隔離在不同的布線層上將長時(shí)鐘走線和高速并行走線更接近參考層對于微帶線和帶狀線，走線高度限制在高于地平面10mil以內(nèi)在布線空間允許的條件下，在串?dāng)_嚴(yán)重的兩條線之間插入一條地線HDHH1H2D(4)串?dāng)_的近似計(jì)算K近似取1最小化H,最大化D2.3-W原則走線間距離間隔（走線中心間的距離）必須是單一走線寬度的三倍兩個(gè)走線間的距離間隔必須大于單一走線寬度的兩倍鄰近導(dǎo)線時(shí)鐘走線鄰近導(dǎo)線6mil>=2w>=2w>=30milWWWWWWWWWWWW3-W原則代表邏輯電流中近似70%的通量邊界10-W原則代表邏輯電流中近似98%的通量邊界Note:終端中的3-W原則,如下圖：3W1W3W差分對走線，走線對間距應(yīng)為1-W,如下圖：W>=2WWW>=2W地線4.6

PCB終端匹配的方法串聯(lián)終端并聯(lián)終端戴維寧網(wǎng)絡(luò)RC網(wǎng)絡(luò)二極管網(wǎng)絡(luò)終端匹配的方法：1.串聯(lián)終端走線終端有單一負(fù)載元件時(shí)的最佳選擇。Zo:傳輸線的特性阻抗；Ro：源驅(qū)動(dòng)器的輸出電阻如：Ro=22歐，Zo=55歐，則：Rs=55-22=33歐通常串聯(lián)電阻Rs=Zo-RoRsZoBA2.并聯(lián)終端走線終端有分布負(fù)載有快速時(shí)鐘/脈沖的總線點(diǎn)對點(diǎn)的網(wǎng)絡(luò)RsZoBA接電源或地并聯(lián)終端電阻接電源或接地，取決于邏輯電路系列。最簡單的就是是給負(fù)載提供下拉電阻。并聯(lián)終端電阻接到參考點(diǎn)，通常為地通常并聯(lián)電阻Rs=Zo最佳選擇；3.戴維寧網(wǎng)絡(luò)終端R2ZoBA地R1VccR1:上拉電阻R2:下拉電阻戴維寧網(wǎng)絡(luò)終端提供一各電阻R1接到電源端,另一個(gè)電阻R2接到地。R1=R2=2ZoR1=R2,對一定邏輯系列不合適R1<R2,對TTL和CMOS器件不工作R1>R2,適合大多數(shù)設(shè)計(jì)R1/R2=220/330,并聯(lián)終端為132歐R1/R2=110/110,并聯(lián)終端為55歐4.RC網(wǎng)絡(luò)終端RZoBA地CRC(AC)網(wǎng)絡(luò)終端適合TTL和CMOS電阻R=ZoC為20-600pF5.二極管網(wǎng)絡(luò)終端二極管網(wǎng)絡(luò)終端用于差分和成對網(wǎng)絡(luò)ZoBA地電源6.時(shí)鐘走線的終端振蕩器緩沖器專用集成電路I/O控制器高速緩存振蕩器緩沖器專用集成電路I/O控制器高速緩存圖1：不良連接圖2：串聯(lián)負(fù)載的最佳連接振蕩器緩沖器專用集成電路I/O控制器高速緩存電源地圖3：戴維寧網(wǎng)絡(luò)和RC網(wǎng)絡(luò)的多終端效應(yīng)7.分叉線路走線的終端分叉線路又稱T形短線，二分支走線Zo=50歐A地BB地Zo=100歐Zo=100歐100歐100歐XAX為50歐兩個(gè)XB均為100歐，并聯(lián)阻抗為50歐終端匹配8、多負(fù)載端接方式的選擇多個(gè)負(fù)載之間的距離較近多個(gè)負(fù)載之間的距離較遠(yuǎn)4.7電源完整性分析1.電源完整性（PowerIntegrity，PI）指系統(tǒng)中電源波形的質(zhì)量。2.同步開關(guān)噪聲（SSN）由伴隨著器件的同步開關(guān)輸出產(chǎn)生。開關(guān)速度越快，瞬間電流變化越顯著，電流回路上的電感越大，則產(chǎn)生的同步開關(guān)噪聲越嚴(yán)重。芯片內(nèi)開關(guān)噪聲：如果開關(guān)狀態(tài)轉(zhuǎn)變時(shí)，電流的回流路徑經(jīng)過電源和地，而不是信號線。芯片外（Off-Chip）開關(guān)噪聲：指信號開關(guān)引發(fā)的電流回流經(jīng)過信號線、電源/地平面時(shí)產(chǎn)生的噪聲；3.