微機原理第2章2修改

2.18086微處理器8086是16位微處理器，數(shù)據(jù)總線16位，地址總線20位（尋址范圍1M），40腳雙列直插組件封裝。2.1.28086CPU的管腳及功能2.1.38086CPU的管腳與功能8086是16位CPU。它采用高性能的N—溝道，耗盡型負載的硅柵工藝(HMOS)制造。由于受當時制造工藝的限制，部分管腳采用了分時復用的方式，構成了40條管腳的雙列直插式封裝。每個引腳只傳送一種信息（RD等）；引腳電平的高低不同的信號（IO/M等）；CPU工作于不同模式有不同的名稱和定義（WR/LOCK等）；分時復用引腳（AD7～AD0等）；引腳的輸入和輸出分別傳送不同的信息（RQ/GT1等）。1、引腳定義的方法2.1.38086CPU的管腳及功能最小模式

系統(tǒng)中只有一個8086CPU該模式適用于規(guī)模較小的微機應用系統(tǒng)最大模式

系統(tǒng)中包含兩個或多個CPU

主CPU+協(xié)CPU（8086）（數(shù)值運算8087、輸入/輸出8089）該模式適用于中、大規(guī)模的微機應用系統(tǒng)

8086/8088CPU芯片都是雙列直插式集成電路芯片，都有40個引腳；其中32個引腳在兩種工作模式下的名稱和功能是相同的，還有8個引腳在不同的工作模式下，具有不同的名稱和功能。8086的工作模式完全由硬件決定。AD15~AD0（AddressDataBus）(16)地址/數(shù)據(jù)復用信號，雙向，三態(tài)。在T1狀態(tài)（地址周期）AD15～AD0上為地址信號的低16位A15～A0；在T2～T3狀態(tài)（數(shù)據(jù)周期）AD15～AD0上是數(shù)據(jù)信號D15～D0。

A19/S6~A16/S3（AddressStatusBus）(4)

地址/狀態(tài)復用信號，輸出。在總周期的T1狀態(tài)A19/S6～A16/S3上是地址的高4位。在T2～T4狀態(tài)，A19/S6～A16/S3上輸出狀態(tài)信息。

S6＝0CPU當前與總線連通；S5＝1CPU可以響應可屏蔽中斷；S4S3用以指明當前使用的段寄存器，00—ES，01—SS，10—CS，11—DS。最小模式下管腳功能

/S7（BusHighEnable/Status）

數(shù)據(jù)總線高8位使能和狀態(tài)復用信號，輸出。在總線周期T1狀態(tài)，有效，表示數(shù)據(jù)線上高8位數(shù)據(jù)有效。在T2～T4狀態(tài)/S7輸出狀態(tài)信息S7。S7在8086中未定義。

最小模式下管腳功能

和AD0配合可控制存儲器和接口數(shù)據(jù)傳送格式(P28表2.3)。

（Read）讀信號，三態(tài)輸出，低電平有效，表示當前CPU正在讀存儲器或I/O端口。

（Write）寫信號，三態(tài)輸出，低電平有效，表示當前CPU正在寫存儲器或I/O端口。

（Memory/IO）存儲器或I/O端口訪問信號。三態(tài)輸出，為高電平時，表示當前CPU正在訪問存儲器；為低電平時，表示當前CPU正在訪問I/O端口。READY準備就緒信號。由外部輸入，高電平有效，表示CPU訪問的存儲器或I/O端口己準備好傳送數(shù)據(jù)。當READY無效時，要求CPU插入一個或多個等待周期Tw，直到READY信號有效為止。最小模式下管腳功能INTR（InterruptRequest）中斷請求信號(輸入)，電平觸發(fā)，高電平有效。INTR有效時，表示外部設備向CPU發(fā)出中斷請求，CPU在每條指令的最后一個時鐘周期對INTR進行測試。(InterruptAcknowledge)中斷響應信號。向外部輸出，低電平有效，表示CPU響應了外部發(fā)來的INTR信號。NMI(Non-MaskableInterrupt)不可屏蔽中斷請求信號(輸入)，邊沿觸發(fā)，正跳有效。CPU一旦測試到NMI請求信號，待當前指令執(zhí)行完就自動從中斷入口地址表中找到類型2中斷服務程序的入口地址，并轉去執(zhí)行。最小模式下管腳功能非可屏蔽中斷請求不受中斷標志IF影響；可屏蔽中斷請求受中斷標志IF影響。

測試信號引腳（輸入）低電平有效。使系統(tǒng)脫離等待狀態(tài)，繼續(xù)執(zhí)行被暫停執(zhí)行的指令。RESET復位引腳（輸入）高電平有效（≥4個時鐘周期）。FR\IP\DS\SS\ES\指令隊列清零，CS＝FFFFH。ALE(AddressLatchEnable)地址鎖存使能信號，輸出，高電平有效。用來作為地址鎖存器的鎖存控制信號。最小模式下管腳功能

(DataTransmit/Receive)數(shù)據(jù)驅動器數(shù)據(jù)流向控制信號，輸出，三態(tài)。通常采用8286或8287作為數(shù)據(jù)總線的驅動器，用管腳上的信號來控制數(shù)據(jù)驅動器的數(shù)據(jù)傳送方向。

(DataEnable)數(shù)據(jù)使能信號，輸出，三態(tài)，低電平有效。用于數(shù)據(jù)總線驅動器的控制信號。

最小模式下管腳功能HOLD(HoldRequest)總線請求信號。由外部輸入，高電平有效器向CPU請求使用總線。HLDA(HoldAcknowledge)共享總線的處理總線請求響應信號。向外部輸出，高電平有效。（minimun/maxmunmodecontrol）最小/最大模式設置引腳（輸入）當該引腳接+5V時，CPU工作于最小模式下；當該引腳接地時，CPU工作于最大模式下。

CLK(clock)時鐘引腳（輸入）占空比33％，主頻5MHz。VCC、GND電源和接地引腳

（輸入）8088CPU采用單一的+5V電源，但有兩個接地引腳。最小模式下管腳功能地址/數(shù)據(jù)復用引腳（雙向）←

→→讀信號引腳（輸出）←測試信號引腳（輸入）←“準備好”信號引腳（輸入）←復位信號引腳（輸入）←最小/最大工作模式控制引腳→高8位數(shù)據(jù)總線允許/狀態(tài)復用引腳不可屏蔽中斷請求引腳→可屏蔽中斷請求引腳→時鐘信號引腳→→地址高4位/狀態(tài)復用引腳←電源引腳＋5V讀－總線周期T1T2T3TwT4CLK地址狀態(tài)輸出A19/S6-A16/S3地址數(shù)據(jù)輸入AD7-AD0ALEDENDT/RRDM/IOREADY采樣采樣開始讀數(shù)據(jù)A15-A8地址最小工作模式＝1最大工作模式＝024

中斷響應信號（O）QS1指令隊列狀態(tài)信號（O）25ALE

地址鎖存允許信號（O）QS0指令隊列狀態(tài)信號（O）26

數(shù)據(jù)允許信號（O）

總線周期狀態(tài)信號（O）27

數(shù)據(jù)收發(fā)（O）

總線周期狀態(tài)信號（O）28

存儲器/輸入輸出控制信號（O）

總線周期狀態(tài)信號（O）29

寫信號（O）

總線封鎖信號（O）30HOLD

總線保持請求信號（I）

總線請求(I)/請求允許信號(O)31HLDA

總線保持響應信號（O）

總線請求(I)/請求允許信號(O)最大模式下8個不同的管腳功能2.1.38086的最小和最大模式系統(tǒng)最小模式

系統(tǒng)中只有一個8086CPU 該模式適用于規(guī)模較小的微機應用系統(tǒng)最大模式

系統(tǒng)中包含兩個或多個CPU

主CPU+協(xié)CPU（8086）（數(shù)值運算8087、輸入/輸出8089）該模式適用于中、大規(guī)模的微機應用系統(tǒng)最大模式與最小模式比較最小模式下系統(tǒng)控制信號

直接由8086CPU提供；最大模式下因系統(tǒng)復雜，芯片數(shù)量較多，為提高驅動能力和改善總線控制能力，大多數(shù)的系統(tǒng)控制信號由總線控制器8288提供；

最小模式下8086的31、30腳提供一組總線請求/響應信號（HOLD、HLDA），而最大模式下8086的31、30腳將提供兩組總線請求/響應信號（RQ/GT0、RQ/GT1）。

最小工作模式①有一片8284A，作為時鐘信號發(fā)生器。另外，對READY和RESET信號進行同步。②有三片8282或74LS273，用來作為地址信號的鎖存器。

③當系統(tǒng)中所連的存儲器和外設端口較多時，需要增加數(shù)據(jù)總線的驅動能力，這時，需用兩片8286/8287作為總線收發(fā)器。最小模式下的系統(tǒng)典型配置

1.鎖存器Intel8282（或74LA373）

8282是典型的8位鎖存器，8位輸入（DI0----DI7），8位輸出（DO0----DO7）,選通輸入信號（鎖存輸入信號）STB，輸出數(shù)據(jù)允許信號OE（低電平有效）。74LS373作為鎖存器，其用法與8282完全一樣。8282與8086連接時，作為8086外部地址鎖存器，8086有20條地址線，加上高8位數(shù)據(jù)允許引腳BHE，共21條線，需要3片8282。8282的輸入與8086的地址線A19----A16、AD15----AD0和BHE相連，輸出即為8086系統(tǒng)的地址線和BHE；8282的STB接8086的ALE，8282的OE接地，直接數(shù)據(jù)輸出允許。2.總線收發(fā)器Intel8286/8287

8286是Intel系列典型的8位總線收發(fā)器（雙向數(shù)據(jù)緩沖器），8位輸入（A0----A7），8位輸出（B0----B7）。T為控制數(shù)據(jù)傳送方向信號，T=1時，A0----A7為輸入，B0----B7為輸出；T=0時，B0----B7為輸入，A0----A7為輸出。輸出數(shù)據(jù)允許信號OE（低電平有效）。8286與8086連接時，作為8086外部總線收發(fā)器，8086有16條數(shù)據(jù)線，需要2片8286。8286的輸入與8086的地址線AD15----AD0相連，輸出即為8086系統(tǒng)的數(shù)據(jù)總線；8286的T接8086（或8288）的DT/R，8286的OE接8086（或8288）的DEN。3.時鐘發(fā)生器8284（1）輸入：晶振與復位晶振接8284的X1、X2引腳（F/C接低電平，選擇外界晶振產生時鐘），外部復位接RES引腳。（2）輸出：CLK（時鐘）、RESET（復位）、READY（準備好）8284輸出的時鐘頻率CLK為外界晶振頻率的1/3。CLK、RESET、READY分別為8086系統(tǒng)提供時鐘、復位、準備好信號。最大工作模式①8284A(1)+8282(3)+8286(2)。②要用8288總線控制器來對CPU發(fā)出的控制信號進行變換和組合，以得到對存儲器或I/O端口的讀/寫信號和對鎖存器8282及總線收發(fā)器8286的控制信號。③利用總線仲裁器8259A芯片配合8288確定每一時刻的總線使用權賦給優(yōu)先級別較高的處理器使用。

最大模式下的系統(tǒng)典型配置82892.1.38086存儲器結構8086系統(tǒng)中的存儲器是一個最多1M個8位數(shù)量的字節(jié)序列，即可尋址的存儲空間為1M字節(jié)，系統(tǒng)為每個字節(jié)分配一個20位的物理地址。(對應16進制的地址范圍從00000H～FFFFFH)。在存儲器中任何兩個相鄰的字節(jié)被定義為一個字。在一個字中的每一個字節(jié)有一個地址，并且這兩個地址中的較小的一個被用來作為該字的地址。00000H0AH00001H0BH00002H11H…20005H7FH20006HFFH…FFFFDHC0HFFFFEH00HFFFFFH31H存儲器的組成8086系統(tǒng)中，存儲器是分體結構，1M字節(jié)的存儲空間分成兩個512K字節(jié)的存儲體。一個是偶數(shù)地址存儲體，一個是奇數(shù)地址存儲體，兩個存儲體采用字節(jié)交叉編址方式。存儲器的組成任何一個存儲體，只要19位地址（A19~A1)，A0用來區(qū)分當前訪問的存儲體。（A0

＝0訪問偶地址體；A0

＝1訪問奇地址體）偶地址體固定與低8位數(shù)據(jù)總線（D15~D8)相連，奇地址體固定與高8位數(shù)據(jù)總線（D7~D0)相連。存儲器的組成BHE和A0相互配合，使CPU可以訪問一個字節(jié)或一個字。從偶地址開始的字稱為“對準字”從奇地址開始的字稱為“非對準字”BHEA0對應的操作所用的管腳00從偶地址開始讀/寫一個字AD15～AD001從奇地址單元讀/寫一個字節(jié)AD15～AD810從偶地址單元讀/寫一個字節(jié)AD7～AD00110從奇地址開始讀/寫一個字（在第一個總線周期，傳送8位數(shù)據(jù)到AD15～AD8；第二個總線周期傳送8位數(shù)據(jù)到AD7～AD0）AD15～AD8AD7～AD0如果一個16位數(shù)據(jù)，高8位數(shù)據(jù)存儲在存儲器的奇地址單元中，低8位數(shù)據(jù)存儲在存儲器的偶地址單元中，則讀寫該數(shù)據(jù)需要一個總線周期。如果一個16位數(shù)據(jù)，高8位數(shù)據(jù)存儲在存儲器的偶地址單元中，低8位數(shù)據(jù)存儲在存儲器的奇地址單元中，則讀寫該數(shù)據(jù)需要兩個總線周期。第一個總線周期用于在奇地址中完成低8位數(shù)據(jù)的傳送，然后IP自動加1；第二個總線周期用于在偶地址中完成高8位數(shù)據(jù)的傳送；這些是8086自動完成的。所以，這種情況下，除增加一個總線周期外，其余與從偶地址開始的16位數(shù)據(jù)的操作是一樣的。2.1.48086的操作和時序8086/8088微機系統(tǒng)，能夠完成的操作有下列幾種主要類型：系統(tǒng)的復位與啟動操作；最小模式下讀寫總線操作；最大模式下讀寫總線操作；中斷操作；最小模式下的總線保持；最大模式下的總線請求/允許。

共6個。1.8086系統(tǒng)的復位和啟動8086/8088的復位和啟動操作，是通過RESET引腳上的觸發(fā)信號來執(zhí)行的，當RESET引腳上維持有4個時鐘高電平時（如果是初次上電復位，則要求RESET引腳上維持有50μs的高電平），CPU就結束當前操作，進入初始化（復位）過程。包括把各內部寄存器（除CS）清0，標志寄存器清0，指令隊列清0，將FFFFH送CS。重新啟動后，系統(tǒng)從FFFF0H開始執(zhí)行指令。重新啟動的動作是當RESET從高到低跳變時觸發(fā)CPU內部的一個復位邏輯電路，經過7個T狀態(tài)，CPU即自動啟動。注意：由于在復位操作時，標志寄存器被清0，因此其中的中斷標志IF也被清0，這樣就阻止了所有的可屏蔽中斷請求，都不能響應，即復位以后，若需要必需用開中斷指令來重新設置IF標志。復位操作的時序圖如下圖所示。2、最小模式下存儲器讀周期時序圖存儲器讀周期時序說明（4）T3上升沿檢測READY信號，為高電平下一個為T4狀態(tài)，否則插入等待周期。（5）T3下降沿和