DSP應用技術課件

9DSP技術及高速實時數(shù)字信號處理9.1DSP技術9.2雷達數(shù)字信號處理9.1DSP技術一、DSP的分類二、DSP芯片的運算速度三、TIDSP四、ADI高性能DSP一、DSP的分類（4）MIPS：即每秒執(zhí)行百萬條指令。如TMS320LC549－80的處理能力為80MIPS，即每秒可執(zhí)行八千萬條指令；（5）MOPS：即每秒執(zhí)行百萬次操作。如TMS320C40的運算能力為275MOPS；（6）MFLOPS：即每秒執(zhí)行百萬次浮點操作。如TMS320C31在主頻為40MHz時的處理能力為40MFLOPS；（7）BOPS：即每秒執(zhí)行十億次操作。如TMS320C80的處理能力為2BOPS。

DSPMarketSharein2003TotalRevenue:6,130MillionUS-$C5000C6000C2000EfficientIntegrationforControlDSCPowerEfficientPerformanceDSPHighPerformance‘C’EfficiencyDSPTexasInstrumentsDSP/DSC-PortfolioTMS320–FamilyBranchesControlPerformanceFutureofControl:ImprovedIndustrialDrive,ImprovedSystemDensityforONET,etc.Multi-Function,Appliance

&ConsumerControlF2801100MIPSF2806100MIPSF2808100MIPSSoftwareCompatibleF2810

150MIPSInSiliconAnnouncedHigh-PrecisionUni-processorControlforApplicationsfromIndustrialDrivestoAutomotiveC2810150MIPSC2811150MIPSC2812150MIPSSamplesDecember04Higherperformance

GreaterintegrationF2811

150MIPSF2812

150MIPSC24xF24xLC240xALF240xAR2811

150MIPSR2812

150MIPSRoadmapofTMS320C2000?DSC’sTIMERFlash

(words)ROM

(words)

RAM(words)CPUADCMcBSPEXMIFWatchDogSPISCI(UART)CANVolts(V)#I/OPackageResolutionCAP/QEPPWM(CMP)EventManager32bit32bit16bit16bit16bit16bit16bit 16bit 16bit 16bit 16bit 16bit 16bit 16bit16bit

18K18K 2.5K2.5K 1.0K 1.0K1.0K 2.5K 1.5K 5441.0K544 544 544 544

32K 16K 6K 8K 4K 128K 64K32K32K 16K8K 8K 8K 8K 16K

6/66/66/4 6/4 3/23/2 1/0 6/4 6/4 3/2 1/03/2 3/2 4/2 3/2

161616 168 87 16 16 8 788 128 774422 2 4 4 222 2 3 2

12-bit12-bit10-bit10-bit10-bit 10-bit 10-bit10bit 10-bit 10-bit 10-bit 10-bit 10-bit 10-bit 10-bit2211 111111 1 1 1 1 1 200ns200ns500ns500ns500ns 500ns500ns375ns 375ns 425ns 500ns900ns 900ns 6.1us 900ns1.8core1.8core3.33.33.3 3.3 3.3 3.3 3.3 3.3 3.35.0 5.0 5.0 5.0

3.3I/O3.3I/O 56 564141 21 21 13414121 1332 26 28 26176LQFP128LQFP144LQPF100LQPF64LQFP64PQFP32LQFP100LQFP 100LQFP 64PQFP 32LQFP144LQFP 64PQFP 132PQFP 64PQFP

179u*BGA 68PLCC 68PLCC

F2812F2810LF2407ALF2406ALF2403ALF2402A LF2401A LC2406A LC2404A LC2402ALC2401A F243F241 F240 C242Convtime#ofChan 16 1616168 8 5 16 16 85 8 8 16 8TIMERBootROM

(words)MIPS1501504040404040 40 40 40 40 2020 2020 4K 4K256256 256256 256

TIC2000:PortfolioforEmbeddedApplications三、TIDSP1、TMS320F2812高性能的靜態(tài)CMOS工藝，可使主頻達到150MHz（指令周期6.67ns）；低功耗設計（1.8V和3.3V供電）；高性能的32位CPU。實現(xiàn)16X16和32X32乘操作，快速的中斷操作，程序空間達4M，尋址空間達4G，在C/C++和匯編語言中代碼可得到優(yōu)化，還可向下兼容TMS320F24X/LF240X代碼；片上存儲器：閃存128K字，單訪問雙口RAM(SARAM)18K字；啟動只讀存儲器ROM4K字，具有軟件啟動模式包含標準的數(shù)學表；時鐘和系統(tǒng)控制采用鎖相環(huán)技術PLL來控制系統(tǒng)各模塊所需要的頻率；具有3個外部中斷和外圍中斷擴展模塊PIE(PeripheralInterruptExpansion)，PIE可支持多達45個外部中斷；128位的代碼安全模塊CSM(CodeSecurityModule)，更好地保護了開發(fā)者的知識產(chǎn)權；具有3個32位的CPU定時器和適合電機控制的事件管理模塊EVA和EVB；具有很強的外圍通訊功能：同步串行口SPI，通用異步串行口SCI，增強的eCAN和多通道緩存串行口McBSP；多達16個通道、精度可達12位模擬/數(shù)字轉換器ADC。2、TMS320C3XTMS320C30采用改進的哈佛結構，其特點性能如下：指令周期33ns(66MHz)、60MFLOPS、33MIPS總線24bit地址，32bit數(shù)據(jù)／程序，擴展總線14bit地址，32bit數(shù)據(jù)／程序；64×32bit指令Cache；16M片外存儲空間，數(shù)據(jù)程序混放，讀單周期，寫雙周期；片內(nèi)2K×32bit雙口RAM，可分兩組分別訪問；非標準32／40bit浮點格式；32／40bit浮點乘法器及ALU，32bit移位器；并行乘／累加操作；8個40bit數(shù)據(jù)寄存器，8個32bit輔助（尋址）寄存器；片內(nèi)DMA控制器；

C31是C30的簡易型，區(qū)別在于沒有擴展總線，僅有1個串口，QFP132封裝，可用多種模式（8bit／16bit／32bit／串口）加載且可重定位中斷矢量表，而C30必須用32bit存儲器從0地址裝入初始化程序代碼。C32在C31的基礎上對結構進一步簡化，將片內(nèi)RAM從2K×32位減少為512×32位，同樣分成兩個256字存儲塊，也具有像C31一樣的多模式程序加載方法，此外在以下方面比C31有了增強和改進：條件調(diào)用／返回；雙通道DMA控制器，支持8／16／32bit字寬的外部數(shù)據(jù)訪問方式和16／32bit字寬的外部程序訪問；外部管腳PRGW區(qū)分16／32bit外部程序訪問；兩個外存儲器選通信號STRBO、STRB1和一個I／O選通IOSTRB，分別對應各種字寬、等待狀態(tài)、數(shù)據(jù)類型的三組總線控制寄存器；兩種低功耗模式；PQFP144封裝，40MHZ／50MHZ／60MHZ多種主頻。TI推出了TMS320VC33，VC33采用高達120MHZ或150MHZ的主頻，有120／150MFLOPS的峰值運算能力，片內(nèi)1MbitRAM，程序代碼與先前的C3X完全兼容，VC33本身結構功能也與C31兼容，采用3.3VI／O和1.8V處理器核使功耗降低到200mw，而C30／C31／C32的功耗在1.5～3W之間。TMS320C3X可以用與浮點乘／加相同的速度完成32bit定點乘／加，要注意的是32bit定點乘限制輸入數(shù)據(jù)為16bit（C32）或24bit（C30），結果取32bit。TMS320VC33的主要特點：高性能浮點DSP13ns指令周期、150MFLOPS34K×32bit(1.1Mbit)片上雙口SRAM(216K+21K)、減少了外存（即減少了外部總線周期），速度等性能更高×5PLL允許外接低速晶振非常低的功耗（功耗200mW）和價格（100）32bit高性能CPU、16/32整數(shù)、32/40浮點操作4個內(nèi)部解碼頁選通與I/O及存儲器器件簡單接口、減少了讀取時間32bit位指令24bit位地址8個可擴展精密寄存器1個串口、2個32bit定時器、DMA協(xié)處理器協(xié)助I/O和CPU工作144pin(LQFP)132pinPQFP具有8個輔助寄存器的兩個地址產(chǎn)生器、兩個輔助寄存器算術單元為什么要片內(nèi)RAM大的DSP效率高？目前DSP發(fā)展的片內(nèi)存儲器RAM越來越大，要設計高效的DSP系統(tǒng)，就應該選擇片內(nèi)RAM較大的DSP。片內(nèi)RAM同片外存儲器相比，有以下優(yōu)點：片內(nèi)RAM的速度較快，可以保證DSP無等待運行。對于C2000/C3x/C5000系列，部分片內(nèi)存儲器可以在一個指令周期內(nèi)訪問兩次，使得指令可以更加高效。片內(nèi)RAM運行穩(wěn)定，不受外部的干擾影響，也不會干擾外部。DSP片內(nèi)多總線，在訪問片內(nèi)RAM時，不會影響其它總線的訪問，效率較高。

TMS320VC33部分原理圖3、TMS320C6701TMS320C6701主要特性包括：時鐘主頻為167M（時鐘周期為6ns），最高6ns的指令周期，每個周期可同時執(zhí)行8條指令，高達1GFLOPS的運行能力；硬件支持IEEE的單精度及雙精度指令；1Mbit的片內(nèi)SRAM，包括64KB的程序區(qū)和64KB的數(shù)據(jù)區(qū)；32位的外部存儲器接口提供與同步存儲器(SBSRAM、SDRAM)及異步存儲器(SRAM、EPROM)的無縫連接；由8個獨立的運算功能單元和32個32位的通用寄存器組成。運算功能單元包括4個浮點的算術邏輯單元ALU，2個定點的ALU及2個浮點乘法器。四、ADI浮點DSP在構成多DSP方面，ADSPTigerSHARC系列處理器有其自身的優(yōu)勢。在用ADSPTigerSHARC處理器組成多DSP系統(tǒng)時，其本身就提供了實現(xiàn)互連所需的片內(nèi)總線仲裁控制和特有的鏈路口，可以以各種拓撲結構互連DSP，滿足一些大運算量的要求。盡管TI的DSP也可以互連，但是機制比較復雜。ADIDSP可以降低外圍設計的復雜度，增強系統(tǒng)的穩(wěn)定性。TS201S芯片(600MHz)主要性能指標：運行速度：1.67ns指令周期，每周期可執(zhí)行4條指令；DSP內(nèi)部有2個運算模塊，支持的運算類型有：32b和40b浮點運算，8b、6b、32b及64b定點運算；每秒可執(zhí)行12G次16b定點運算或3.6G次浮點運算次；采用單指令多數(shù)據(jù)(SIMD)模式，可提供4.8G/s的40b

乘加運算;外部總線DMA傳輸速率1.2GB/s(雙向)；

4個鏈路口(每個鏈路口