集成電路設(shè)計(jì)3版圖設(shè)計(jì)課件

集成電路課程設(shè)計(jì)第二章

CMOS集成電路設(shè)計(jì)中的基本概念1、原理圖2、版圖7/29/20232版圖設(shè)計(jì)（物理層設(shè)計(jì)）硅芯片上的電阻？電容？電感？晶體管？連線(xiàn)？版圖設(shè)計(jì)的重要性：電路功能和性能的物理實(shí)現(xiàn)；布局、布線(xiàn)方案決定著芯片正常工作、面積、速度；經(jīng)驗(yàn)很重要。版圖設(shè)計(jì)的目標(biāo)：實(shí)現(xiàn)電路正確物理連接，芯片面積最小，性能優(yōu)化（連線(xiàn)總延遲最小）版圖設(shè)計(jì)包括：基本元器件版圖設(shè)計(jì)；布局和布線(xiàn)；版圖檢驗(yàn)與分析。7/29/20233N阱BBCMOS集成電路基本工藝流程P型襯底N阱700mm1.2mm200nm6.5nm0.35mm薄氧有源區(qū)GSDGSDcontactvia注：為形成反型層溝道，P襯底通常接電路的最低電位(vss/gnd)。N阱通常接最高電位（vdd）。P襯底N阱單poly工藝7/29/20234CMOS基本工藝中的層次P型襯底N阱導(dǎo)體：多晶硅、N+摻雜區(qū)、P+摻雜區(qū)、阱區(qū)；各金屬層；半導(dǎo)體：絕緣介質(zhì)：各介質(zhì)層（氧化硅，氮化硅）；版圖設(shè)計(jì)：充分利用各層特性來(lái)設(shè)計(jì)真實(shí)的元器件。7/29/20235硅芯片上的電子世界--電阻電阻：具有穩(wěn)定的導(dǎo)電能力（半導(dǎo)體、導(dǎo)體）；薄膜電阻硅片厚度：百納米寬度：微米芯片上的電阻：薄膜電阻；7/29/20236能與CMOS工藝兼容的電阻主要有四種：擴(kuò)散電阻、多晶硅電阻、阱電阻、MOS電阻（1）多晶硅電阻最常用，結(jié)構(gòu)簡(jiǎn)單。在場(chǎng)氧（非薄氧區(qū)域）。P型襯底電阻的版圖設(shè)計(jì)多晶硅電阻（poly）輔助標(biāo)志層：res_dum為什么電阻要做在場(chǎng)氧區(qū)？7/29/20237P型襯底（2）擴(kuò)散電阻在源漏擴(kuò)散時(shí)形成，有N+擴(kuò)散和P＋擴(kuò)散電阻。在CMOSN阱工藝下，N+擴(kuò)散電阻是做在PSUB上，P＋擴(kuò)散是在N阱里。P型襯底N阱N+擴(kuò)散電阻P+擴(kuò)散電阻P+接地PN結(jié)反型隔離N+接電源PN結(jié)反型隔離7/29/20238P型襯底（3）阱電阻阱電阻就是一N阱條，兩頭進(jìn)行N+擴(kuò)散以進(jìn)行接觸。N阱阱電阻（N-Well）7/29/20239（4）MOS電阻(有源電阻)利用MOS管的溝道電阻。所占的芯片面積要比其他電阻小的多，但它是一個(gè)非線(xiàn)性的電阻（電阻大小與端電壓有關(guān)）。柵極連接漏極，MOS管始終處于飽和區(qū)。IDSVTPVVGSIO(b)IDSVTNVVGSIO(a)DSG+-IVDVSGI+-7/29/202310電阻版圖設(shè)計(jì)比例電阻的版圖結(jié)構(gòu)需5K,10K,15K電阻，采用5K單位電阻：各層阻值不同，且電阻有一定的溫度和電壓特性對(duì)稱(chēng)設(shè)計(jì)對(duì)稱(chēng)更好層次方阻（歐/方）金屬60mW/多晶硅幾~上千W/N+/P+diffusion5W/N-well1kW/蛇形，meanderDummyresistor，匹配鄰近效應(yīng)7/29/2023117/29/202312硅片幾十微米硅芯片上的電子世界--電容電容：一對(duì)電極中間夾一層電介質(zhì)的三明治結(jié)構(gòu)；硅芯片上的薄膜電容：下電極：金屬或多晶硅氧化硅電介質(zhì)上電極：金屬或多晶硅7/29/202313兩層導(dǎo)體夾一層絕緣體形成平板電容金屬-金屬（多層金屬工藝，MIM）金屬-多晶硅多晶硅-多晶硅（雙層多晶硅工藝,PIP）金屬-擴(kuò)散區(qū)多晶硅-擴(kuò)散區(qū)PN結(jié)電容MOS電容:多晶硅柵極與溝道（源/漏極）7/29/202314比例電容的版圖結(jié)構(gòu)P型襯底C2=8C1平板電容輔助標(biāo)志層：cap_dum7/29/202315平板電容MIM結(jié)構(gòu)，使用頂層金屬與其下一層金屬；下極板與襯底的寄生電容?。浑娙輩^(qū)的下方不要走線(xiàn)；精度好；PIP、MIP結(jié)構(gòu)，傳統(tǒng)結(jié)構(gòu)；第n-1層金屬M(fèi)IM上電級(jí)第n層金屬鈍化層常見(jiàn)結(jié)構(gòu)：MIM,PIP,MIP；7/29/202316多層平板電容（MIM）增加單位面積電容；精度高，匹配性好；側(cè)壁電容：?jiǎn)挝幻娣e電容值可比左邊的大；精度較高，匹配性較好；多層金屬制作的平板電容和側(cè)壁電容7/29/202317MOS電容n+n+p-typebodyWLtoxpolysilicongateVGVS利用柵氧電容；面積??；非線(xiàn)性；有極性。旁路電容。0VTHVGSCGS強(qiáng)反型累積區(qū)7/29/202318硅芯片上的電子世界--電感電感：纏繞的線(xiàn)圈；硅芯片上的薄膜電感：硅片幾十微米7/29/202319電感版圖設(shè)計(jì)單匝線(xiàn)圈多匝螺旋型線(xiàn)圈多匝直角型線(xiàn)圈平面上的螺旋設(shè)計(jì)：直角螺旋電感的等效電路（忽略電阻時(shí)）耦合電容是嚴(yán)重的寄生參量，高頻下可能使電感呈容性。7/29/202320關(guān)鍵尺寸與剖面圖D:邊長(zhǎng)/直徑diameterW:線(xiàn)條寬度widthS:線(xiàn)條間隔spacing

betweenN:匝數(shù)numberofturnsP-siliconSubstrateOxideViaM1M2M2M3WSDN常采用頂層金屬作為線(xiàn)圈，因?yàn)樗姆阶枳钚?；中心由下一層金屬（或多晶硅）引出?/29/202321硅芯片上的電子世界—晶體管二級(jí)管：pn結(jié)硅芯片上的二極管：P型襯底N阱7/29/202322CMOSN阱工藝中二極管結(jié)構(gòu)有兩種，一是psub-nwell，另一個(gè)是sp-nwellP型襯底N阱P+P+N+PNpsub-nwellDiode直接做在襯底上P型端為襯底電位(vss/gnd)P型襯底N阱N+N+P+NPsp-nwellDiode做在阱里7/29/202323硅芯片上的電子世界—晶體管三級(jí)管：pnp，npn硅芯片上的三極管：…….

P型襯底N阱P+P+N+7/29/202324P型襯底三極管的設(shè)計(jì)PNPN阱薄氧P+P+N+CMOS工藝下可以做雙極晶體管。以N阱工藝為例說(shuō)明PNP,NPN如何形成。VPNP垂直P(pán)NP注：由于P襯底接最低電位vss/gnd因此，VPNP集電極也必須接vss/gnd

。CBE7/29/202325三極管的設(shè)計(jì)LPNP橫向PNP7/29/202326P型襯底三極管的設(shè)計(jì)NPNN阱薄氧N+N+P+在基本N阱CMOS工藝的基礎(chǔ)上再加一道工序，即在源漏擴(kuò)散前加一摻雜的P型擴(kuò)散層BP，就可以制作縱向NPN管，即VNPN。BPCBEVNPN垂直NPN7/29/202327硅芯片上的電子世界—MOS管MOS管：金屬氧化物半導(dǎo)體硅芯片上的MOS管：幾十到幾百納米柵源漏基7/29/202328CMOS的設(shè)計(jì)注：為形成反型層溝道，P襯底通常接電路的最低電位(vss/gnd)。N阱通常接最高電位（vdd）。P襯底柵極漏極源極基極柵極nmos漏極源極基極pmos7/29/202329硅芯片上的電子世界—引線(xiàn)引線(xiàn)：良好導(dǎo)電的線(xiàn)；硅芯片上的導(dǎo)線(xiàn)：鋁或銅薄膜；多晶硅薄膜。7/29/202330硅芯片上的電子世界—引線(xiàn)引線(xiàn)：良好導(dǎo)電的線(xiàn)；硅芯片上的導(dǎo)線(xiàn)：鋁或銅薄膜；N阱P襯底淀積介質(zhì)層開(kāi)接觸孔淀積第一層金屬7/29/202331硅芯片上的電子世界—引線(xiàn)硅芯片上的導(dǎo)線(xiàn)：鋁或銅薄膜；N阱P襯底淀積介質(zhì)層開(kāi)過(guò)孔淀積第二層金屬7/29/202332版圖：描述電子元件以及引線(xiàn)的形狀、位置層次化；方塊圖形；與芯片加工工藝密切相關(guān)；芯片加工廠(chǎng)只需要版圖文件，不需要任何電路原理圖文件。7/29/202333如下的電路版圖設(shè)計(jì)，每層的版圖圖形？CMOS標(biāo)準(zhǔn)工藝的主要層次與掩膜版N阱P襯底7/29/202334P襯底N阱Mask1Nwell7/29/202335P襯底N阱Mask1Nwell7/29/202336N阱P襯底二氧化硅隔離Mask2Oxide7/29/202337N阱P襯底二氧化硅隔離Mask2Oxide7/29/202338N阱P襯底MOS器件的柵極柵極電介質(zhì)層Mask3PolyG7/29/202339N阱P襯底MOS器件的柵極柵極電介質(zhì)層Mask3PolyG7/29/202340N阱P襯底N+Mask4nplusN+N+7/29/202341N阱P襯底N+Mask4nplusN+N+7/29/202342N阱P襯底P+N+漏極源極基極柵極Mask5pplusN+7/29/202343N阱P襯底P+N+漏極源極基極柵極Mask5pplusN+7/29/202344N阱P襯底Mask6contact7/29/202345N阱P襯底Mask6contact7/29/202346N阱P襯底Mask7met17/29/202347N阱P襯底Mask7met17/29/202348N阱P襯底Mask8via17/29/202349N阱P襯底Mask8via17/29/202350N阱P襯底Mask9met27/29/202351N阱P襯底Mask9met27/29/202352Mask10pad鈍化層開(kāi)焊盤(pán)孔7/29/202353Mask10pad鈍化層7/29/202354版圖設(shè)計(jì)電子設(shè)計(jì)+繪圖藝術(shù)仔細(xì)設(shè)計(jì)，確保質(zhì)量7/29/202355MOS管的版圖設(shè)計(jì)溝道長(zhǎng)溝道寬當(dāng)多晶硅穿過(guò)有源區(qū)時(shí)，就形成了一個(gè)管子。在圖中當(dāng)多晶硅穿過(guò)N型有源區(qū)時(shí)，形成NMOS，當(dāng)多晶硅穿過(guò)P型有源區(qū)時(shí)，形成PMOS。7/29/202356MOS管的版圖設(shè)計(jì)N型有源區(qū)：P型有源區(qū)：薄氧區(qū)(oxide,TO,active)+N擴(kuò)散區(qū)(Nimp，Ndiff)薄氧區(qū)+P擴(kuò)散區(qū)(Pimp，Pdiff)+N阱(Nwell)當(dāng)多晶硅穿過(guò)有源區(qū)時(shí)，就形成了一個(gè)管子。在圖中當(dāng)多晶硅穿過(guò)N型有源區(qū)時(shí)，形成NMOS，當(dāng)多晶硅穿過(guò)P型有源區(qū)時(shí)，形成PMOS。7/29/202357大尺寸MOS管的版圖設(shè)計(jì)

大尺寸MOS管用于提供大電流或大功率的輸出，在集成電路的設(shè)計(jì)中使用非常廣泛。它們的版圖一般采用并聯(lián)晶體管結(jié)構(gòu)。3um0.6um管子溝道長(zhǎng)：溝道寬：0.6um9um管子溝道長(zhǎng)：溝道寬：0.6um12um7/29/202358一個(gè)寬溝道的MOS兩個(gè)短溝道的MOS折疊簡(jiǎn)單的充分接觸的MOS寄生電容減小1/2寄生電阻RG減小到1/47/29/202359漏區(qū)電容最小的“O”型晶體管7/29/202360靈活的版面設(shè)計(jì)7/29/202361看版圖畫(huà)原理圖：NWellInOutVDDGNDInOutvddgnd倒相器7/29/202362大寬長(zhǎng)比的非門(mén)7/29/202363OutAOutVDDGNDBAvddgndOutBvddPMOS并聯(lián)NMOS串聯(lián)Out=A?

B共用有源區(qū)7/29/202364VDDGNDAgndBvddgndOutOut=A?

B7/29/202365X=C?(A+B)CABvddgndXvddABXCgnd7/29/202366看下圖，它是什么器件，關(guān)鍵尺寸是多少？多晶硅薄氧4um25umN+金屬7/29/202367多晶硅