數(shù)字規(guī)律復(fù)習題 Microsoft Word 文檔

本文格式為Word版，下載可任意編輯——數(shù)字規(guī)律復(fù)習題MicrosoftWord文檔本科試卷（一）

一、選擇題（每題1分，共15分）

1．八進制數(shù)

(375.236)8的十六制數(shù)是________。A.(7D.4F)16B.(7D.4E)16C.(7C.4F)16D.(7D.3F)16

2.以下規(guī)律函數(shù)中，與（A+B）(A+C)等價的是_____。A.F=ABB.F=A+BC.A+BCD.F=B+C3．函數(shù)F的卡諾圖如圖1-1，其最簡與或表達式是_____。A.F?ABD?ABD?ACD

B.F?ABC?ACD?ABDC.F?ABC?ABD?ACDD.F?ABD?ABD?ABD

ABCD0000011110111101111101圖1-1

4．4:10線譯碼器，輸入信號端有_____個。A.10B.2C.3D.4

5．用四選一數(shù)據(jù)選擇器實現(xiàn)函數(shù)Y=A1A0?A1A0，應(yīng)使______。A.D0=D2=0，D1=D3=1B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1D.D0=D1=1，D2=D3=0

6．圖1-2所示的組合規(guī)律電路，其函數(shù)表達式為______。A．F?AB?BD?CD

B．ABBD

CD--

F??m(0,4,5,7,8,12,13,14,15)C．

F??m(1,2,3,6,9,,10,11)D．

F??m(0,8,12,14,15)

S

Q

Q

圖1-2R圖1-3

7．時序電路中不可缺少的部分為_______。A.組合電路B.記憶電路C.同步時鐘信號D.組合電路和記憶電路

n?1nQ?Q8．與非門構(gòu)成的基本RS觸發(fā)器如圖1-3所示，欲使該觸發(fā)器保持現(xiàn)態(tài)，即，則輸入信號應(yīng)為_____。

A．S=R=0B．S=R=1C．S=1，R=0D．S=0，R=1

9．n個觸發(fā)器構(gòu)成的計數(shù)器中，有效狀態(tài)最多有____個。A.nB.2nC.2n-1D.2n

10．把一個五進制計數(shù)器與一個四進制計數(shù)器串聯(lián)可得到進制計

數(shù)器。A.4B.5C.9D.20

11.下面不屬于簡單可編程規(guī)律器件的是______。A．EPROMB．PALC．ISPD．GAL

12．下面器件中，_______是易失性存儲器。A.FLASHB.EPROMC.DRAMD.PROM

13．雙向數(shù)據(jù)總線常采用_____構(gòu)成。A.數(shù)據(jù)分派器B.數(shù)據(jù)選擇器C.三態(tài)門D.譯碼器

14．FPGA采用規(guī)律單元陣列結(jié)構(gòu)，由三個基本模塊陣列組成。________是系統(tǒng)的核心。A.可組態(tài)規(guī)律塊B.通用規(guī)律塊C.可編程互連連線D.可編程互連連線

15．數(shù)字系統(tǒng)的初步設(shè)計尋常指______。A.設(shè)計控制器B.設(shè)計ASM圖C.子系統(tǒng)的設(shè)計D.子系統(tǒng)的劃分

二、填空題（每題2分，共18分）

1．布爾代數(shù)的基本規(guī)則有代入規(guī)則，________________和對偶規(guī)則。

2．用卡諾圖法化簡規(guī)律函數(shù)比布爾代數(shù)法更簡單得到最簡的規(guī)律函數(shù)表達式，缺點是_________受一定的限制。3．數(shù)據(jù)分派器是一種單路輸入，______________輸出的規(guī)律構(gòu)件。

4．組合規(guī)律電路在結(jié)構(gòu)上不存在輸出到輸入的______________，且電路的輸出與__________輸入狀態(tài)無關(guān)。5．某移位寄放器的時鐘脈沖頻率為100KHz，欲將存放在該寄放器中的數(shù)左移8位，完成該操作需要________時間。6．采用一對一法進行狀態(tài)編碼時，10個狀態(tài)需要用________個觸發(fā)器實現(xiàn)。7．RAM和ROM有三組信號線，它們是地址線，控制線，__________。

8．ispLSI1032的I/O單元工作于輸出狀態(tài)時，其中有輸出緩沖，____________和____________。9．控制器的控制過程可以用_____________圖表示出來，它能和實現(xiàn)它的硬件很好地對應(yīng)起來。

三、簡答題（每題5分，共15分）

1.簡述規(guī)律函數(shù)的描述工具。2.簡述時序規(guī)律電路的基本特點。

3.已知組合電路如圖3-1所示，標出各級門規(guī)律函數(shù)表達式

ABCDEF

圖3-1

X

四、組合規(guī)律設(shè)計（12分）

設(shè)計一個將8421BCD碼轉(zhuǎn)換成余3碼的電路，用與非門實現(xiàn)。

(1)列出真值表；(2)卡諾圖化簡；(3)寫出表達式；(4)畫出由與非門實現(xiàn)的規(guī)律圖。

五、時序規(guī)律分析（14分）

分析圖1所示同步計數(shù)電路。

(1)做出狀態(tài)轉(zhuǎn)移表和狀態(tài)轉(zhuǎn)移圖；(2)計數(shù)器是幾進制計數(shù)器？能否自啟動？(3)畫出在時鐘作用下各觸發(fā)器輸出波形

圖1

六、VHDL語言設(shè)計（12分）

用VHDL設(shè)計設(shè)計一個3位格雷碼可逆計數(shù)器，y=1時計數(shù)器加，y=0時計數(shù)器減，其狀態(tài)圖如圖2所示：

圖2

七、數(shù)字系統(tǒng)設(shè)計（14分）

有一個數(shù)字比較系統(tǒng)，它能對兩個16位二進制數(shù)進行比較。其操作過程如下：先將兩個二進制數(shù)存入寄放器

RA和RB，然后進行比較，最終將大數(shù)移入寄放器RA中。設(shè)計

（1）系統(tǒng)方框圖；（2）ASM流程圖；（3）計數(shù)器型控制器

本科試卷（二）

一、選擇題（每題1分，共15分）

1.規(guī)律函數(shù)F1=∑m（2，3，4，8，9，10，14，15）,F2?ABC?ABCD?ABC?ABC?ACD它們之間的關(guān)系是________。A．F1?F2B．F1?F2C．F1?F2D．F1、F2互為對偶式

2.最小項ABCD的規(guī)律相鄰項是________。A．ABCDB.ABCDC.ABCDD.ABCD3.規(guī)律函數(shù)F（ABC）=A⊙C的最小項標準式為________。A.F=∑（0，3）C.F=m0+m2+m5+m7

D.F=∑（0，1，6，7）

B.F?AC?AC

4.一個四輸入端與非門，使其輸出為0的輸入變量取值組合有_______種。A.15B.8C.7D.15.設(shè)計一個四位二進制碼的奇偶位發(fā)生器（假定采用偶檢驗碼），需要_______個異或門。A．2B.3C.4D.56.八路數(shù)據(jù)選擇器如圖1-1所示，該電路實現(xiàn)的規(guī)律函數(shù)是F=______。

A．AB?ABB．AB?ABC．A?BD．A?B

FABA0A1八路數(shù)據(jù)選擇器A2D0D1D2D3D4D5D6D7Y圖1-1

7.以下電路中，不屬于時序規(guī)律電路的是_______。A．計數(shù)器B．觸發(fā)器C．寄放器D．譯碼器

8.對于JK觸發(fā)器，輸入J=0，K=1，CP脈沖作用后，觸發(fā)器的次態(tài)應(yīng)為_____。A．0B.1C.保持D.翻轉(zhuǎn)

19.Moore型時序電路的輸出_____。A.與當前輸入有關(guān)B.與當前狀態(tài)有關(guān)

C.與當前輸入和狀態(tài)都有關(guān)D.與當前輸入和狀態(tài)都無關(guān)

10.一個五位的二進制加法計數(shù)器，由0000狀態(tài)開始，按自然二進制碼的順序計數(shù)，問經(jīng)過75個輸入脈沖后，此計數(shù)器的狀態(tài)為_____。A.01011B.11010C.11111D.10011

11.有關(guān)ＲＯＭ的描述，以下說法正確的是_____。A．需要定時作刷新?lián)p傷B．可以讀出也可以寫入

C．可讀出，但不能寫入D．信息讀出后，即遭破壞

12.1M×1位RAM芯片，其地址線有_____條。A．20B．1C．19D．10

13.PAL是指______。A．可編程規(guī)律陣列B.可編程陣列規(guī)律C.通用陣列規(guī)律D.只讀存儲器14.FPLA器件的與門陣列__________，或門陣列__________。

。A.不可編程，不可編程B.不可編程，可編程C.可編程，不可編程D.可編程，可編程15.數(shù)字系統(tǒng)工作的特點是具有______。A．周期性B．一次性C．非周期性D．隨機性

二、填空題（每題2分，共18分）

1.與運算的布爾代數(shù)和VHDL表示分別為_______________和_______________。2.利用并項法A＋A＝1，ABC＋ABC的簡化表達式為_______________。3.譯碼器的規(guī)律功能是將某一是可的______________輸入信號譯成一個輸出信號。

4.組合規(guī)律電路在結(jié)構(gòu)上不存在輸出到輸入的反饋，因此，輸出狀態(tài)不影響______________狀態(tài)。

5.鎖存器或觸發(fā)器再電路上具有兩個穩(wěn)定的物理狀態(tài)，我們把輸入信號變化之前的狀態(tài)稱為________，輸入信號變化后的狀態(tài)稱為________。

6.用計數(shù)器產(chǎn)生110010序列，至少需要________個觸發(fā)器。7.RAM是隨機讀寫存儲器，優(yōu)點是讀寫便利，缺點是__________。

8.PLD中采用的可編程連接技術(shù)有________，反熔絲技術(shù)，________和SRAM技術(shù)。

9.數(shù)字系統(tǒng)指交互式的以離散形式表示的具有存儲，_____________和_____________能力的規(guī)律子系統(tǒng)的集合物。

三、簡答題（每題5分，共15分）

1.什么是組合規(guī)律分析？

2.簡述寄放器堆的基本功能和規(guī)律結(jié)構(gòu)。

3.已知組合電路如圖3-1所示，標出各級門規(guī)律函數(shù)表達式

ABCDEF

圖3-1

X

四、組合規(guī)律設(shè)計（12分）

設(shè)計一個多輸出組合規(guī)律電路，輸入為842lBCD碼，三個輸出分別定義為：L1為檢測到的輸入數(shù)字能被4整除；L2為檢測到的輸入數(shù)字大于等于3；L3為檢測到的輸入數(shù)字小于7。

（1）列出真值表。2）畫出卡諾圖并化簡，寫出最簡規(guī)律函數(shù)表達式。

（3）畫出電路圖。（門電路實現(xiàn)或中規(guī)模集成電路芯片實現(xiàn)兩種方法任選）。

五、時序規(guī)律設(shè)計（14分）

用D觸發(fā)器設(shè)計同步五進制計數(shù)器。已知狀態(tài)轉(zhuǎn)換過程的編碼是000→100→011→010→001→000。要求:

(1)列出狀態(tài)轉(zhuǎn)移表；(2)寫出狀態(tài)方程；(3)寫出鼓舞方程4)畫出允許自啟動的狀態(tài)轉(zhuǎn)移圖

六、VHDL語言設(shè)計（12分）

用VHDL設(shè)計如圖1所示的有限狀態(tài)機。

七、小型控制器設(shè)計（14分）

某數(shù)字系統(tǒng)，它的ASM圖如圖2所示，設(shè)計多路選擇器型控制器電路。

（1）列出狀態(tài)轉(zhuǎn)移真值表（2）寫出多路選擇器MUX的輸入表達式（3）畫出控制電路圖

本科試卷（三）

一、選擇題（每題1分，共15分）

1.八進制數(shù)(573.7)8的十六進制數(shù)是________。A.(17C.7)16B.(17C.E)16C.(17B.7)16D.(17B.5)162.與最小項ABCD相鄰的規(guī)律最小項有__________個。A.1B.2C.4D.15

3.函數(shù)F(ABCD)=∑m(0,2,8,10,13,15)，它的最簡與或表達式F=___________。A.F?ABD?ABD?ABDB.

F?ABC?AD?ABDC.F?ABC?ABD?ABD.F?ABD