2024年廣東開(kāi)放大學(xué)《數(shù)字電子電路》形成性考核試題庫(kù)資料（含答案）

12024年廣東開(kāi)放大學(xué)《數(shù)字電子電路》形成性考核試題庫(kù)(含答案)2.一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入(選擇控制輸入)端的個(gè)數(shù)是()。3.對(duì)于JK觸發(fā)器，欲使新態(tài)Qn+1=,應(yīng)使輸入J=K=()。24.數(shù)字電路中使用的數(shù)制是()。5.二輸入端的或非門(mén)，其輸入端為A、B,輸出端為Y,則其表達(dá)式Y(jié)=()。7.若4位同步二進(jìn)制加法計(jì)數(shù)器當(dāng)前的狀態(tài)是0111,下一個(gè)輸入時(shí)鐘脈沖后，38.若要對(duì)50個(gè)編碼對(duì)象進(jìn)行編碼，則至少需A、N型半導(dǎo)體C、P型半導(dǎo)體412.若在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為)位。13.在二進(jìn)制譯碼器中，若輸入有4位代碼，則輸出有)個(gè)信號(hào)。14.一片容量為1024字節(jié)×4位的存儲(chǔ)器，表示有()個(gè)存儲(chǔ)單元。518.一個(gè)兩輸入端的門(mén)電路，當(dāng)輸入為0和1時(shí)，輸出不是1的門(mén)是()。619.需用()片74LS161構(gòu)成六十進(jìn)制計(jì)數(shù)器。B、2片20.如果一個(gè)二進(jìn)制編碼器有6位輸出代碼，則該編碼器最多可以對(duì)()個(gè)輸入信號(hào)進(jìn)行編碼。21.RS觸發(fā)器的約束條件是()。22.同步時(shí)序邏輯電路和異步時(shí)序邏輯電路比較，其差別在于后者()。A、沒(méi)有觸發(fā)器B、沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制7A、上升(下降)沿A、2個(gè)C、4個(gè)25.標(biāo)準(zhǔn)與或式是由()構(gòu)成的邏輯表達(dá)式。828.以下表達(dá)式中符合邏輯運(yùn)算法則的是()。29.若要設(shè)計(jì)一個(gè)脈沖序列為1101001010的序列脈沖發(fā)生器，應(yīng)選用()個(gè)觸發(fā)930.十六路數(shù)據(jù)選擇器，其地址輸入端有()個(gè)。答案：C31.把一個(gè)二進(jìn)制計(jì)數(shù)器與一個(gè)九進(jìn)制計(jì)數(shù)器串聯(lián)可得到()進(jìn)制計(jì)數(shù)器。答案：D34.若由PNP型管組成的共射電路中，輸出電壓波形如圖所示，電路產(chǎn)生了什么失真?()B、底部35.下圖四環(huán)電阻的阻值應(yīng)該是()。36.為增大電壓放大倍數(shù)，集成運(yùn)放的中間級(jí)多采用()。A、共基放大電路B、共集放大電路C、共射放大電路D、共漏放大電路37.下列電路中，不屬于組合邏輯電路的是()。A、139.下列哪個(gè)是數(shù)據(jù)選擇器()。40.標(biāo)準(zhǔn)與或式是由()構(gòu)成的邏輯表達(dá)式。A、最大項(xiàng)之積B、最小項(xiàng)之積41.二進(jìn)制數(shù)1111100.01對(duì)應(yīng)的十進(jìn)制數(shù)為()。42.在下列邏輯電路中，不是組合邏輯電路的是()。44.對(duì)于D觸發(fā)器，若D=Q,則可完成()觸發(fā)器的邏輯功能。45.半加器和的輸出端與輸入端的邏輯關(guān)系是()。C、與或非46.JK觸發(fā)器欲在CP作用后保持原狀態(tài)，則JK的值是()。47.8位移位寄存器，串行輸入時(shí)經(jīng))個(gè)脈沖后，8位數(shù)碼全部移入寄存器中。A、148.一個(gè)T觸發(fā)器，在T=1時(shí)，加上時(shí)鐘脈沖，則觸發(fā)器()。50.數(shù)字電路中使用的數(shù)制是()。A、十進(jìn)制B、二進(jìn)制D、八進(jìn)制52.二輸入端的或非門(mén)，其輸入端為A、B,輸出端為Y,則其表達(dá)式Y(jié)=()。53.與二進(jìn)制數(shù)00100011相應(yīng)的十進(jìn)制數(shù)是()。54.如若要求集成運(yùn)放作寬頻帶放大器，那么集成運(yùn)放的應(yīng)選用什么型的?()55.和數(shù)據(jù)分配器使用相同型號(hào)MSI的組合邏輯電路是()。56.在同步計(jì)數(shù)器中，各觸發(fā)器狀態(tài)改變時(shí)刻()。57.若輸入變量A、B全為1時(shí)，輸出F=0,則其輸入與輸出關(guān)系是()。59.用8421碼表示的十進(jìn)制數(shù)65,可以寫(xiě)成()。60.十進(jìn)制數(shù)24用8421BCD碼表示為()。61.下列電路中，不屬于組合邏輯電路的是()。62.當(dāng)晶體管工作在放大區(qū)，發(fā)射結(jié)電壓和集電結(jié)電壓應(yīng)為()。A、前者反偏、后者也反偏B、前者正偏、后者反偏63.Mealy型時(shí)序邏輯電路的輸出()。D、邊沿D觸發(fā)器67.在移位寄存器中采用并行輸出比串行輸出()。68.N個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長(zhǎng)度(進(jìn)制數(shù))為()的計(jì)數(shù)器。69.N個(gè)觸發(fā)器可以構(gòu)成能寄存()位二進(jìn)制數(shù)碼的寄存器。70.具有“線與”邏輯功能的門(mén)電路有()。A、三態(tài)門(mén)71.十進(jìn)制數(shù)127.25對(duì)應(yīng)的二進(jìn)制數(shù)為()。72.在純凈的硅晶體中摻入五價(jià)元素使之取代晶格中硅原子的位置，形成了()。D、P型半導(dǎo)體73.時(shí)序邏輯電路中一定包含()。A、觸發(fā)器A、將二進(jìn)制代碼轉(zhuǎn)換成0~9數(shù)字1.下列8421BCD碼中的1000、1001代表十進(jìn)制數(shù)的是()。2.下列關(guān)于邏輯函數(shù)F=A+(A+B)=(),3.觸發(fā)器按照邏輯功能的不同可以分為)、()、()和D觸發(fā)器等幾類。C、T觸發(fā)器4.時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為()時(shí)序電路和()時(shí)C、通用型6.在邏輯電路中，三極管通常工作在()和()狀態(tài)。9.基本邏輯門(mén)有()、()和()三種。10.計(jì)數(shù)器按照各觸發(fā)器是否同時(shí)翻轉(zhuǎn)分為()式和()式兩種。11.8421BCD碼中的1011、1010代表十進(jìn)制數(shù)中的()。12.順序脈沖發(fā)生器可分成()和()兩大類。14.JK觸發(fā)器具有()、()、()和()的邏輯功能。15.多級(jí)放大器級(jí)間耦合方式有()。17.在下列邏輯電路中，是組合邏輯電路的是()。18.串行加法器的進(jìn)位信號(hào)采用()傳遞，并行加法器的進(jìn)位信號(hào)采用()傳遞。20.TTL三態(tài)輸出門(mén)電路有()、()、()三種狀態(tài)。21.多諧振蕩器是一種()電路，它沒(méi)有(),只有兩個(gè)()。答案：ABC23.在正邏輯的約定下，“1”表示(),“0”表示()。24.D觸發(fā)器的特性方程為Qn+1=D,與()無(wú)關(guān)，所以它沒(méi)有()。26.下列哪兩個(gè)數(shù)大小是相等的()。A、20(十進(jìn)制)與14(16進(jìn)制)B、1001(二進(jìn)制)與11(八進(jìn)制)C、1A(16進(jìn)制)與11010(二進(jìn)制)D、26(八進(jìn)制)與10110(二進(jìn)制)27.時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為()時(shí)序電路和()28.兩個(gè)1位二進(jìn)制數(shù)相加，叫做()。兩個(gè)同位的加數(shù)和來(lái)自低位的進(jìn)位三者相加，叫做()。30.二進(jìn)制譯碼器相當(dāng)于是一個(gè)(),便于實(shí)現(xiàn)()。31.二進(jìn)制異步加計(jì)數(shù)器若用上升沿觸發(fā)的D觸發(fā)器組成，則應(yīng)將()位觸發(fā)器的端與相鄰()一位觸發(fā)器的時(shí)鐘信號(hào)CP相連。32.邏輯代數(shù)又稱為代數(shù)。最基本的邏輯關(guān)系有()三種。33.()與()是互逆的過(guò)程。35.單穩(wěn)態(tài)觸發(fā)器狀態(tài)有一個(gè)()和一個(gè)()。36.比較器是比較()的電路；全加器是實(shí)現(xiàn)(),并考()的邏輯電路。37.移位寄存器不但可(),而且還能對(duì)數(shù)據(jù)進(jìn)行()。38.一個(gè)()的邏輯電路設(shè)計(jì)方案就是一個(gè)()的方案。39.一個(gè)4選1的數(shù)據(jù)選擇器，應(yīng)具有()個(gè)地址輸入端()個(gè)數(shù)據(jù)輸入端。40.時(shí)序邏輯電路的邏輯功能的特點(diǎn)是任何時(shí)刻電路的穩(wěn)定(),不僅和()有關(guān)，而且還取決于()。42.漏極開(kāi)路(OD)門(mén)工作時(shí)必須外接()和()多個(gè)OD門(mén)輸出端并聯(lián)到一起可實(shí)現(xiàn)()功能。44.鎖存器是一種對(duì)脈沖()敏感存儲(chǔ)單元電路，而觸發(fā)器是一種對(duì)脈沖()敏感46.若要構(gòu)成七進(jìn)制計(jì)數(shù)器，最少用()個(gè)觸發(fā)器，它有()個(gè)無(wú)效狀態(tài)。48.JK=01時(shí)，具有()功能；JK=10時(shí)，具有()功能。49.數(shù)字電路按邏輯功能的不同特點(diǎn)可分為兩大類，即：()邏輯電路和()邏輯50.下面哪些是屬于只讀存儲(chǔ)器ROM的電路結(jié)構(gòu)()。51.D觸發(fā)器具有()和()的邏輯功能。53.集電極開(kāi)路(0C)門(mén)工作時(shí)必須外接()和()多個(gè)0C門(mén)輸出端并聯(lián)到一起可實(shí)A、S1=156.觸發(fā)器按照邏輯功能的不同可以分為()、()、()()等幾類。A、SR觸發(fā)器58.0C門(mén)的輸出端可并聯(lián)使用，實(shí)現(xiàn)()功能；三態(tài)門(mén)可用來(lái)實(shí)現(xiàn)()。59.下列哪些元件不是線性元器件()。60.邏輯函數(shù)兩次求反則還原，邏輯函數(shù)的()式再作()變換也還原為它本身。62.數(shù)字電路中用“()”和“()”分別表示兩種狀態(tài)，二者無(wú)大小之分。63.所謂時(shí)序邏輯電路是指電路的輸出不僅與當(dāng)時(shí)的()有關(guān)，而且與電路的()65.()是一種對(duì)脈沖電平敏感的存儲(chǔ)單元電路，而()是一2.根據(jù)邏輯結(jié)構(gòu)不同，觸發(fā)器可分為(基本觸發(fā)器)、(同步觸發(fā)器)和(邊沿觸發(fā)器)等。3.真值表是將輸入邏輯變量的所有可能取值與相應(yīng)的輸出變量函數(shù)4.把代碼的特定含義翻譯出來(lái)的過(guò)程叫(譯碼)。8.可以通過(guò)置數(shù)法，給計(jì)數(shù)器置0,從而達(dá)到復(fù)位的目的。9.單穩(wěn)態(tài)觸發(fā)器狀態(tài)有一個(gè)(穩(wěn)定狀態(tài))和一個(gè)(暫穩(wěn)狀態(tài))。10.觸發(fā)器又稱為雙穩(wěn)態(tài)電路，因?yàn)樗哂?兩個(gè))穩(wěn)定的狀態(tài)。14.一個(gè)十進(jìn)制加法計(jì)數(shù)器需要由(4個(gè))JK觸發(fā)器組成。17.兩個(gè)同位的加數(shù)和來(lái)自低位的進(jìn)位三者相加，叫做(全加器)。為“1”),觸發(fā)器轉(zhuǎn)換到什么狀態(tài)將不能確定，可能為1態(tài)，也可能為0態(tài)。21.多諧振蕩器不需要外加觸發(fā)信號(hào)，就能自動(dòng)的輸出(矩形)脈沖。23.施密特觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)(“0”態(tài)和“1”態(tài))27.A/D轉(zhuǎn)換過(guò)程四個(gè)步驟的順序是(采樣)、(保持)、(量化)、(編碼)。30.時(shí)序邏輯電路的邏輯功能的特點(diǎn)是任何時(shí)刻電路的穩(wěn)定(輸出),不僅和(該時(shí)刻的輸入信號(hào))有關(guān)，而且還取決于(電路原來(lái)的狀態(tài))31.用文字、符號(hào)或者數(shù)碼表示特定對(duì)象的過(guò)程叫做(編碼)。把代碼的特定含義翻譯出來(lái)的過(guò)程叫(譯碼)。33.方波的占空比為0.5。35.T’觸發(fā)器具有(翻轉(zhuǎn))的邏輯功能。36.具有N個(gè)獨(dú)立的狀態(tài)，計(jì)滿N個(gè)計(jì)數(shù)脈沖后，狀態(tài)能進(jìn)入循環(huán)的時(shí)序電路，38.利用反饋歸零法獲得N進(jìn)制計(jì)數(shù)器時(shí)，若為異步置零方式，有短暫的過(guò)渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。42.寄存器分為(基本寄存器)和(移位寄存器)兩種。46.模N計(jì)數(shù)器可用作N分頻器。49.順序脈沖發(fā)生器可分成(計(jì)數(shù)型)和(移位型)兩大類。50.兩個(gè)1位二進(jìn)制數(shù)相加，叫做(半加器)。51.把一個(gè)5進(jìn)制計(jì)數(shù)器與一個(gè)10進(jìn)制計(jì)數(shù)器串聯(lián)可得到15進(jìn)制計(jì)數(shù)器。53.多諧振蕩器是一種(自激振蕩)電路，它沒(méi)有(穩(wěn)態(tài)),只有