2022年北京郵電大學(xué)計算機科學(xué)與技術(shù)專業(yè)《計算機組成原理》科目期末試卷A(有答案)

2022年北京郵電大學(xué)計算機科學(xué)與技術(shù)專業(yè)《計算機組成原理》科目期末試卷A（有答案）一、選擇題1、對36位虛擬地址的頁式虛擬存儲系統(tǒng)，每頁8KB，每個頁表項為32位，頁表的總?cè)萘繛椋ǎ.1MBB.4MBC.8MBD.32MB2、某C語言程序段如下：for（i=0；i<9；i++）{temp=1；for（j=0；j<=i；j++）temp+=a[J]；sum+=temp；}下列關(guān)于數(shù)組a的訪問局部性的描述中，正確的是（）。A.時間局部性和空間局部性皆有B.無時間局部性，有空間局部性C.有時間局部性，無空間局部性D.時間局部性和空間局部性皆無3、假設(shè)在網(wǎng)絡(luò)中傳送采用偶校驗碼，當(dāng)收到的數(shù)據(jù)位為10101010時，則可以得出結(jié)論（）A.傳送過程中未出錯B.出現(xiàn)偶數(shù)位錯C.出現(xiàn)奇數(shù)位錯D.未出錯或出現(xiàn)偶數(shù)位錯4、4位機器內(nèi)的數(shù)值代碼，則它所表示的十進制真值可能為（）。I.16Ⅱ.-1Ⅲ.-8V.8A.I、V、ⅢB.IⅡ、IⅣC.Ⅱ、Ⅲ、IVD.只有V5、在C語言程序中，以下程序段最終的f值為（）。Floatf=2.5+1e10；f=f-1e10；A.2.5B.250C.0D.3.56、某總線共有88根信號線，其中數(shù)據(jù)總線為32根，地址總線為20根，控制總線36根，總線工作頻率為66MHz、則總線寬度為（），傳輸速率為（）A.32bit264MB/sB.20bit254MB/sC.20bit264MB/sD.32bit254MB/s7、下列關(guān)于總線設(shè)計的敘述中，錯誤的是（）。A.并行總線傳輸比串行總線傳輸速度快B.采用信號線復(fù)用技術(shù)可減少信號線數(shù)量C.采用突發(fā)傳輸方式可提高總線數(shù)據(jù)傳輸率D.采用分離事務(wù)通信方式可提高總線利用率8、指令寄存器的位數(shù)取決（）。A.存儲器的容量B.指令字長C.機器字長人D.存儲字長9、下列關(guān)于配備32位微處理器的計算機的說法中，正確的是（）。該機器的通用寄存器一般為32位Ⅱ.該機器的地址總線寬度為32位Ⅲ.該機器能支持64位操作系統(tǒng)IV.一般來說，64位微處理器的性能比32位微處理器的高A.I、ⅡB.I、ⅢC.I、ⅣD.I、IⅡ、Ⅳ10、下列操作中，不屬于“中斷隱指令”所完成的是（）。I.關(guān)中斷II.開中斷III.保護現(xiàn)場IV.保存斷點V.將中斷服務(wù)程序首地址送PCA.I，IIB.II，III，VC.II，IIID.III，V11、某計算機的IO設(shè)備采用異步串行傳送方式傳送字符信息，字符信息的格式為：1位起始位、7位數(shù)據(jù)位、1位檢驗位、1位停止位。若要求每秒傳送480個字符，那么該I/O設(shè)備的數(shù)據(jù)傳輸率應(yīng)為（）bit/s.A.1200B.4800C.9600D.240012、下面是段MIPS指令序列：add$a3,$s1,$s0#R[$t3]←R[$s1]+R($s0]add$t2,$s0,$s3#R[$t2]←R[$s0]+R[$s3]Lw$t1,0($t2)#R[$t1]←M[R[$t2]+0]add$t1,$t1,$t2#R[$t1]←R[$t1]+R[$t2]以上：指令序列中，指令之間發(fā)生數(shù)據(jù)相關(guān)？（）A.1和2，2和3B.1和2，2和4C.1和3，2和3，2和4，3和4D.1和2，2和3，2和4，3和413、在計算機體系結(jié)構(gòu)中，CPU內(nèi)部包括程序計數(shù)器（PC）、存儲器數(shù)據(jù)寄存器（MDR）、指令寄存器（IR）和存儲器地址寄存器（MAR）等。若CPU要執(zhí)行的指令為MOVRO，#100（即將數(shù)值100傳送到寄存器R0中），則CPU首先要完成的操作是（）。A.100ROB.100→MDRC.PC→MARD.PC→IR14、某計算機有16個通用寄存器，采用32位定長指令字，操作碼字段（含尋址方式位）為8位，Store指令的源操作數(shù)和目的操作數(shù)分別采用寄存器直接尋址和基址尋址方式。若基址寄存器可使用任一通用寄存器，且偏移量用補碼表示，則Store指令中偏移量的取值范圍是（）。A.-32768~+32767B.-32767~+32768C.-65536~+65535D.-65535~+6553615、在通用計算機指令系統(tǒng)的二地址指令中，操作數(shù)的物理位置可安排在（）。I.一個主存單元和緩沖存儲器Ⅱ.兩個數(shù)據(jù)寄存器IⅡ.一個主存單元和一個數(shù)據(jù)寄存器IV.一個數(shù)據(jù)寄存器和一個控制存儲器V.一個主存單元和一個外存單元A.Ⅱ、Ⅲ、IVB.IⅡ、ⅡC.I、Ⅱ、ⅢD.I、Ⅱ、Ⅲ、V二、填空題16、計算機軟件一般分為兩大類：一類叫______,另一類叫______操作系統(tǒng)屬于_______類。17、尋址方式按操作數(shù)的物理位置不同，多使用________型和________型，前者比后者執(zhí)行速度快。18、存儲器的技術(shù)指標(biāo)有存儲容量、存取時間、________和________、19、移碼表示法主要用于表示浮點數(shù)的_______碼，以利于比較兩個_______數(shù)的大小和進行操作。20、CPU能直接訪問______和______但不能直接訪問磁盤和光盤。21、條件轉(zhuǎn)移、無條件轉(zhuǎn)移、轉(zhuǎn)子程序、返主程序、中斷返回指令都屬于_______類指令，這類指令在指令格式中所表示的地址不是_______的地址，而是_______的地址。22、一位十進制數(shù)，用BCD碼表示需要________位二進制碼，用ASCII碼表示需要________位二進制碼。23、RISC機器一定是_______CPU，但后者不一定是RISC機器，奔騰機屬于_______機器24、奔騰CPU中L2級cache的內(nèi)容是_______的子集，而_______內(nèi)容又是L2級cache的子集。25、外圍設(shè)備大體分為輸入設(shè)備，輸出設(shè)備，_________設(shè)備，_________設(shè)備，_________設(shè)備五大類。三、名詞解釋題26、匯編語言：27、猝發(fā)轉(zhuǎn)輸方式：28、周期竊?。?9、訪問時間：四、簡答題30、什么叫機器指令？什么叫指令系統(tǒng)？為什么說指令系統(tǒng)與機器的主要功能以及與硬件結(jié)構(gòu)之間存在著密切的關(guān)系？31、什么是中斷？請說明它的特點和適用場合。32、何謂“總線仲裁”？一般采用何種策略進行仲裁，簡要說明它們的應(yīng)用環(huán)境。33、中斷處理過程包括哪些操作步驟？五、計算題34、將下列十進制數(shù)表示成浮點規(guī)格化數(shù)，階碼4位（包含一位階符），分別用補碼和移碼表示；尾數(shù)9位（包含一位數(shù)符），用補碼表示。1）27/64。2）-27/64。35、假設(shè)磁盤存儲器轉(zhuǎn)速為3000r/min，分8個扇區(qū)，每扇區(qū)存儲1KB，主存與磁盤存儲器數(shù)據(jù)傳送的寬度為16位（即每次傳送16位）。假設(shè)一條指令最長執(zhí)行時間為25s。試問：是否可采用一條指令執(zhí)行結(jié)束時響應(yīng)DMA請求的方案，為什么？若不行，應(yīng)采用什么方案？36、某計算機的主存地址位數(shù)為32位，按字節(jié)編址。假定數(shù)據(jù)Cache中最多存放128個主存塊，采用4路組相聯(lián)方式，塊大小為64B，每塊設(shè)置了l位有效位。采用一次性寫回策略，為此每塊設(shè)置了1位“臟位”。要求：1）分別指出主存地址中標(biāo)記（Tag）、組號（lndex）和塊內(nèi)地址（Offset）3部分的位置和位數(shù)。2）計算該數(shù)據(jù)Cache的總位數(shù)。六、綜合題37、現(xiàn)有4級流水線，分別完成取指、指令譯碼并取數(shù)、運算、回寫4步操作，假設(shè)完成各部操作的時間依次為100ns，100ns，80ns，50ns。試問：1）流水線的操作周期應(yīng)設(shè)計為多少？2）試給出相鄰兩條指令發(fā)生數(shù)據(jù)相關(guān)的例子（假設(shè)在硬件上不采取措施），試分析第2條指令要推遲多少時間進行才不會出錯？3）如果在硬件設(shè)計上加以改進，至少需要推遲多少時間？38、寫出一個定點8位字長的二進制數(shù)在下列情況中所能表示的真值（數(shù)值）范圍：1）不帶符號數(shù)表示。2）原碼表示。3）補碼表示。4）反碼表示。5）移碼表示。39、某機器采用一地址格式的指令系統(tǒng)，允許直接和間接尋址（機器按字尋址）。機器配有如下硬件：ACC、MAR、MDR、PC、X、MQ、IR以及變址寄存器R。和基址寄存器Ra，均為16位。1）若采用單字長指令，共能完成105種操作，則指令可直接尋址的范圍是多少？一次間接尋址的范圍又是多少？2）若采用雙字長指令，操作碼位數(shù)及尋址方式不變，則指令可直接尋址的范圍又是多少？畫出其指令格式并說明各字段的含義。3）若存儲字長不變，可采用什么方法訪問容量為8MB的主存？需增設(shè)哪些硬件？

參考答案一、選擇題1、D2、A3、D4、D5、C6、A7、A8、B9、C10、C11、B12、D13、C14、A15、B二、填空題16、系統(tǒng)軟件應(yīng)用軟件系統(tǒng)軟件17、RRRS18、存儲周期存儲器帶寬19、階碼指對階20、cache主存21、程序控制類操作數(shù)下一條指令22、4723、流水CISC24、主存L1級cache25、外存數(shù)據(jù)通信過程控制三、名詞解釋題26、匯編語言：采用文字方式（助記符）表示的程序設(shè)計語言，其中大部分指令和機器語言中的指令一一對應(yīng)，但不能被計算機的硬件直接識別。27、猝發(fā)轉(zhuǎn)輸方式：在一個總線周期內(nèi)傳輸存儲地址連續(xù)的多個數(shù)據(jù)字的總線傳輸方式。28、周期竊?。篋MA方式中由DMA接口向CPU申請占用總線，占用一個存取周期。29、訪問時間：從啟動訪問存儲器操作到操作完成的時間。四、簡答題30、答：人們習(xí)慣把每一條機器語言的語句稱為機器指令，而又將全部機器指令的集合稱為機器的指令系統(tǒng)。31、答：在計算機的運行過程中，cpu接到跟緊急的服務(wù)請求而暫停執(zhí)行的現(xiàn)行程序轉(zhuǎn)而去執(zhí)行終端服務(wù)程序，已處理隨機事件，執(zhí)行完畢后又恢復(fù)源程序的執(zhí)行；主要特點：隨機性，通過執(zhí)行程序處理隨機事件；使用于中低速的NO管理，已處理隨機事件；32、答：連接到總線上的功能模塊有主動和被動兩種形態(tài)。主方可以啟動一個總線周期，而從方只能響應(yīng)主方的請求。每次總線操作，只能有一個主方占用總線控制權(quán)，但同一時間里可以有一個或多個從方。除CPU模塊外，IO功能模塊也可以提出總線請求。為了解決多個主設(shè)備同時競爭總線控制權(quán)，必須具有總線仲裁部件，以某種方式選擇其中一個主設(shè)備作為總線的下一次主方。一般來說，采用優(yōu)先級或公平策略進行仲裁。在多處理器系統(tǒng)中對CPU模塊的總線請求采用公平原則處理，而對IO模塊的總線請求采用優(yōu)先級策略。33、答：中斷處理過程如下：⑴設(shè)備提出中斷請求；⑵當(dāng)一條指令執(zhí)行結(jié)束時CPU響應(yīng)中斷⑶CPU設(shè)置“中斷屏蔽”標(biāo)志，不再響應(yīng)其它中斷請求⑷保存程序斷點（PC）⑸硬件識別中斷源（移到中斷服務(wù)子程序入口地，址）⑹用軟件方法保存CPU現(xiàn)場⑺為設(shè)備服務(wù)⑻恢復(fù)CPU現(xiàn)場⑼“中斷屏蔽”標(biāo)志復(fù)位，以便接收其它設(shè)備中斷請求⑽返回主程序五、計算題34、解析1）27/64=0.011011=0.11011×2-1當(dāng)補碼和尾數(shù)都采用補碼表示時：1，111：0.11011000。階碼采用移碼、尾數(shù)采用補碼表示時：0.11l：0.11011000。2）-27/64=1.011011=1.11011×2-1當(dāng)補碼和尾數(shù)都采用補碼表示時：1，11l；1.00101000。階碼采用移碼、尾數(shù)采用補碼表示時：0.1l1：l.00101000。35、解析：磁盤存儲器轉(zhuǎn)速為3000r/min，即50r/s。每轉(zhuǎn)傳送的數(shù)據(jù)為8×1KB=8KB，所以數(shù)據(jù)傳輸率為8KB×50r/s=400KB/s.16位數(shù)據(jù)的傳輸時間=16位/（400KB/s）=2B/（400KB/s）=5μs。由于5μs遠小于25s，因此不能采用一條指令執(zhí)行結(jié)束響應(yīng)DMA的請求方案。應(yīng)采用每個CPU機器周期末查詢及響應(yīng)DMA的請求方案。36、解析：主存地址由標(biāo)記（Tag）、組號（Index）和塊內(nèi)地址（Offset）3部分組成，標(biāo)記字段在前，組號字段居中，塊內(nèi)地址字段在后。1）因為塊大小為64B，所以塊內(nèi)地址字段為6位：因為Cache中有128個主存塊，采用4路組相聯(lián)，Cache分為32組（128/4-32），所以組號字段為5位；標(biāo)記字段為剩余位，32-5-6=21位。2）數(shù)據(jù)Cache的總位數(shù)應(yīng)包括標(biāo)記項的總位數(shù)和數(shù)據(jù)塊的位數(shù)。每個Cache塊對應(yīng)一個標(biāo)記項，標(biāo)記項中應(yīng)包括標(biāo)記字段、有效位和“臟位”（僅適用于寫回法）。因此，標(biāo)記項的總位數(shù)=128×（21+1+1）=128×23=2944位。又由于數(shù)據(jù)塊位數(shù)=128×64×8=65536位，因此數(shù)據(jù)Cache的總位數(shù)=2944+65536=68480位。六、綜合題37、解析：1）流水線操作的時鐘周期T應(yīng)按4步操作中所需時問最長的一個步驟來考慮，所以T=100ns.2）兩條指令發(fā)生數(shù)據(jù)相關(guān)沖突的例子如下：ADDR1，R2，R3（R2）+（R3）→R1（將寄存器R2和R3的內(nèi)容相加存儲到寄存器RI）SUBR4，R1，R5（R1）-（R5）→R4（將寄存器R1的內(nèi)容減去寄存器R5的內(nèi)容，并將相減的結(jié)果存儲到寄存器R4）分析如下：首先這兩條指令發(fā)生寫后讀（RAW）相關(guān)。兩條指令在流水線中的執(zhí)行情況見表。ADD指令在時鐘4時將結(jié)果寫入寄存器堆（R1），但SUB指令在時鐘3時讀寄存器堆（R1）。本來ADD指令應(yīng)先寫入R1，SUB指令后讀R1，結(jié)果變成SUB指令先讀R1.ADD指令后寫R1，因而發(fā)生數(shù)據(jù)沖突。如果硬件上不采取措施，則第2條指令SUB至少應(yīng)該推遲兩個時鐘周期（2×100ns），即SUB指令中的指令譯碼并取數(shù)周期應(yīng)該在ADD指令的寫回周期之后才能保證不會出錯，見表。3）如果硬件上加以改進，則只延遲一個時鐘周