微機原理第五章半導體存儲器.ppt

1、微機原理與接口 第五章 半導體存儲器,第五章 半導體存儲器 2,主要內(nèi)容,5.1 概述,5.2 隨機存取存儲器RAM,5.3 只讀存儲器ROM,5.4 存儲器芯片與CPU的連接,5.5 高速緩沖存儲器Cache,第五章 半導體存儲器 3,5.1 概述,5.1.1 存儲系統(tǒng)的基本概念 5.1.2 存儲器的分類 5.1.3 存儲器的主要性能指標 5.1.4 存儲器的組成結(jié)構(gòu),第五章 半導體存儲器 4,5.1.1 存儲系統(tǒng)的基本概念,存儲器是 一種接收、保存和取出信息（程序、數(shù)據(jù)、文件）的設備； 一種具有記憶功能的部件； 是計算機的重要組成部分，是CUP最重要的系統(tǒng)資源之一。 CPU與存儲器的關系如

2、下圖所示。,存儲器,CPU,第五章 半導體存儲器 6,5.1.2 存儲器的分類,按構(gòu)成存儲器的器件和存儲介質(zhì)分類 按存儲器存取方式分類 按在微機系統(tǒng)中位置分類,第五章 半導體存儲器 7,按存放信息原理不同,5.1.2 存儲器的分類,按構(gòu)成存儲器的器件和存儲介質(zhì)分類：,磁芯存儲器、半導體存儲器、光電存儲器、磁膜、磁泡和其它磁表面存儲器以及光盤存儲器等。,按存儲器存取方式分類：,隨機存取存儲器RAM (Random Access Memory),只讀存儲器ROM (Read-Only Memory),又稱讀寫存儲器，指能夠通過指令隨機地、個別地對其中各個單元進行讀/寫操作的一類存儲器。,在微機系統(tǒng)

3、的在線運行過程中，只能對其進行讀操作，而不能進行寫操作的一類存儲器。,靜態(tài)RAM 動態(tài)RAM,掩膜ROM（MROM） 可編程ROM（PROM） 可擦除編程ROM（EPROM）,按工藝不同,第五章 半導體存儲器 8,5.1.2 存儲器的分類,按在微機系統(tǒng)中的位置分類：,主存儲器（內(nèi)存，Main Memory）,輔助存儲器（外存，External Memory）,用來存放計算機正在執(zhí)行的或經(jīng)常使用的程序和數(shù)據(jù)。CPU可以直接對它進行訪問。一般是由半導體存儲器構(gòu)成，通常裝在主板上。存取速度快，但容量有限，其大小受地址總線位數(shù)的限制。,緩沖存儲器（緩存，Cache Memory）,用來存放不經(jīng)常使用的

4、程序和數(shù)據(jù)， CPU不能直接訪問它。屬計算機的外部設備,是為彌補內(nèi)存容量的不足而配置的，容量大，成本低，所存儲信息既可以修改也可以長期保存，但存取速度慢。需要配置專門的驅(qū)動設備才能完成對它的訪問，如硬盤、軟盤驅(qū)動器等。,位于主存與CPU之間，其存取速度非常快，但存儲容量更小，可用來解決存取速度與存儲容量之間的矛盾，提高整個系統(tǒng)的運行速度。,第五章 半導體存儲器 9,5.1.2 存儲器的分類,小結(jié),第五章 半導體存儲器 10,5.1.3 存儲器的主要性能指標,存儲器性能指標主要有： 存儲容量、存儲速度、可靠性、功耗,存儲容量：反映存儲器可存儲信息量的指標。以字數(shù)每個字的字長表示。 如 某存儲器存

5、儲容量為64K8位，即64K字節(jié)。,存儲速度：完成一次訪問（讀/寫）存儲器的時間。,可靠性：可靠性是用平均故障間隔時間MTBF來衡量。,存取時間TA（Access Time）表示啟動一次存儲操作到完成該操作 所經(jīng)歷時間； 存儲周期TMC（Memory Cycle）兩次獨立的存儲操作之間所需的 最小時間間隔。,功 耗：通常是指每個存儲單元消耗功率的大小。,第五章 半導體存儲器 11,微機系統(tǒng)中的存儲器分層體系結(jié)構(gòu),簡單的二層結(jié)構(gòu)： 內(nèi) 存 外 存,微機系統(tǒng)中存儲器采用分層體系結(jié)構(gòu)的根本目的：協(xié)調(diào)速度、容量、成本三者之間的矛盾。,第五章 半導體存儲器 12,完整的四層結(jié)構(gòu)： 寄存器 Cache 主

6、存 輔存,cache-主存：解決高速度與低成本的矛盾； 主存-輔存：利用虛擬存儲技術(shù)解決大容量與低成本的矛盾,只有主存（內(nèi)存）占用CPU的地址空間！,第五章 半導體存儲器 13,微機系統(tǒng)中分層的存儲器結(jié)構(gòu),第五章 半導體存儲器 14,5.1.4 存儲器的組成結(jié)構(gòu),半導體存儲器一般由以下部分組成： 存儲體、地址選擇電路、輸入輸出電路、控制電路,存儲體：矩陣形式保存數(shù)據(jù)。 地址選擇器：接受CPU送來的地址信號并對它進行譯碼，選擇與此地址碼相對應的存儲單元，以便對該單元進行讀寫操作。 （1）單譯碼適用于小容量存儲器 （2）雙譯碼分為行譯碼與列譯碼 I/O電路：控制信息的讀出與寫入（包含對I/O信號的

7、驅(qū)動及放大處理功能 ）。 控制電路：片選信號用以實現(xiàn)芯片的選擇。讀/寫控制電路則用來控制對芯片的讀/寫操作。,第五章 半導體存儲器 15,靜態(tài)隨機存取存儲器SRAM 動態(tài)隨機存取存儲器DRAM,5.2 隨機存取存儲器RAM,RAM(Random Access Memory)意指隨機存取存儲器。 其工作特點是：在微機系統(tǒng)的工作過程中，可以隨機地對其中的各個存儲單元進行讀寫操作。,第五章 半導體存儲器 16,5.2.1 靜態(tài)隨機存取存儲器SRAM,SRAM的六管基本存儲單元,T1和T2組成雙穩(wěn)態(tài)觸發(fā)器，用于保存數(shù)據(jù)。T3和T4為負載管。 如A點為數(shù)據(jù)D，則B點為數(shù)據(jù)/D。,行選擇線有效（高電 平）

8、時，A 、B處的數(shù)據(jù)信息通過門控管T5和T6送至C、D點。,列選擇線有效（高電 平）時，C 、D處的數(shù)據(jù)信息通過門控管T7和T8送至芯片的數(shù)據(jù)引腳I/O。,集成度低，但速度快，價格高，常用做Cache。,列選擇線,行選擇線,第五章 半導體存儲器 17,5.2.1 靜態(tài)隨機存取存儲器SRAM,典型存儲器靜態(tài)RAM存儲器芯片Intel 2114,（1）外部結(jié)構(gòu) A0-A9：10根地址信號輸入引腳。 ： 讀寫控制信號輸入引腳，當為低電平時，使輸入三態(tài)門導通，信息由數(shù)據(jù)總線通過輸入數(shù)據(jù)控制電路寫入被選中的存儲單元；反之從所選中的存儲單元讀出信息送到數(shù)據(jù)總線。 I/O1I/O4 ：4根數(shù)據(jù)輸入輸出信號引

9、腳 ： 低電平有效，通常接地址譯碼器的輸出端。 +5V： 電源。 GND：地。,地址線數(shù)目A、數(shù)據(jù)線數(shù)目I/O與芯片容量（MN）直接相關： 2114容量為： 2104bit 即 1K4,第五章 半導體存儲器 18,5.2.1 靜態(tài)隨機存取存儲器SRAM,典型存儲器靜態(tài)RAM存儲器芯片Intel 2114,（2）內(nèi)部結(jié)構(gòu) 存儲矩陣：4096個存儲電路（6464矩陣） 地址譯碼器：輸入為10根線，采用兩級譯碼方式，其中6根用于行譯碼，4根用于列譯碼； I/O控制電路：分為輸入數(shù)據(jù)控制電路和列IO電路，用于對信息的輸入輸出進行緩沖和控制； 片選及讀寫控制電路：用于實現(xiàn)對芯片的選擇及讀寫控制。,第五章

10、 半導體存儲器 19,5.2.2 動態(tài)隨機存取存儲器DRAM,集成度高，但速度較慢，價格低，一般用作主存,電容上存有電荷時，表示存儲數(shù)據(jù)A為邏輯1； 行選擇線有效時，數(shù)據(jù)通過T1送至B處； 列選擇線有效時，數(shù)據(jù)通過T2送至芯片的數(shù)據(jù)引腳I/O； 為防止電容C放電導致數(shù)據(jù)丟失，必須定時刷新； 動態(tài)刷新時行選擇線有效，列選擇線無效（刷新逐行進行）。,刷新放大器,DRAM的單管基本存儲單元,基本工作原理：依靠T1管柵極電容的充放電原理來保存信息。,第五章 半導體存儲器 20,5.2.2 動態(tài)隨機存取存儲器DRAM,典型存儲器動態(tài)RAM存儲器芯片Intel 2164A,（1）外部結(jié)構(gòu) A0A7：地址信

11、號的輸入引腳，用來分時接收CPU送來的8位行、列地址； ：行地址選通信號輸入引腳，低電平有效，兼作芯片選擇信號。當為低電平時，表明芯片當前接收的是行地址； ：列地址選通信號輸入引腳，低電平有效，表明當前正在接收的是列地址(此時應保持為低電平)； ：寫允許控制信號輸入引腳，當其為低電平時，執(zhí)行寫操作；否則，執(zhí)行讀操作。 DIN：數(shù)據(jù)輸入引腳； DOUT：數(shù)據(jù)輸出引腳； VDD：十5V電源引腳； Css：地； N/C：未用引腳。,第五章 半導體存儲器 21,5.2.2 動態(tài)隨機存取存儲器DRAM,典型存儲器動態(tài)RAM存儲器芯片Intel 2164A,（2）內(nèi)部結(jié)構(gòu) 存儲體：64K1； 地址鎖存器：

12、Intel 2164A采用雙譯碼方式，其16位地址信息要分兩次送入芯片內(nèi)部，在芯片內(nèi)部有一個能保存8位地址信息的地址鎖存器； 數(shù)據(jù)輸入緩沖器： 用以暫存輸入的數(shù)據(jù)； 數(shù)據(jù)輸出緩沖器： 用以暫存要輸出的數(shù)據(jù)； 1/4I/O門電路：由行、列地址信號的最高位控制，能從相應的4個存儲矩陣中選擇一個進行輸入輸出操作；,第五章 半導體存儲器 22,5.2.2 動態(tài)隨機存取存儲器SRAM,典型存儲器動態(tài)RAM存儲器芯片Intel 2164A,（2）內(nèi)部結(jié)構(gòu) 行、列時鐘緩沖器：用以協(xié)調(diào)行、列地址的選通信號； 寫允許時鐘緩沖器：用以控制芯片的數(shù)據(jù)傳送方向； 128讀出放大器：與4個128128存儲陣列相對應，接

13、收由行地址選通的4128個存儲單元的信息，經(jīng)放大后，再寫回原存儲單元，是實現(xiàn)刷新操作的重要部分； 1/128行、列譯碼器： 分別用來接收7位的行、列地址，經(jīng)譯碼后，從128128個存儲單元中選擇一個確定的存儲單元，以便對其進行讀/寫操作。,第五章 半導體存儲器 23,掩模式ROMMROM（Mask ROM） 可編程ROMPROM（Programmable ROM） 可擦除可編程ROMEPROM（Erasable Programmable ROM） 電可擦除可編程ROMEEPROM （Electrically Erasable Programmable ROM） 快擦型存儲器(F1ash Mem

14、ory),5.3 只讀存儲器ROM,ROM (Read Only Memory) 意指只讀存儲器。 其工作特點是：在微機系統(tǒng)的在線運行過程中，只能對其進行讀操作，而不能進行寫操作。電源關斷，信息不會丟失，屬于非易失性存儲器件；常用來存放不需要改變的信息。,第五章 半導體存儲器 24,5.3.1 掩模式ROMMROM,MROM是廠家根據(jù)用戶事先編寫好的機器碼程序，把0、1信息存儲在掩模圖形中而制成的芯片。芯片制成后，存儲位的狀態(tài)即0、1信息就被固定了。,優(yōu)點：可靠性高，集成度高，價格便宜，適宜大批量生產(chǎn)。 缺點：不能重寫。,第五章 半導體存儲器 25,5.3.2 可編程ROMPROM,PROM一

15、種可由用戶通過簡易設備寫入信息的ROM器件 。,存儲原理： （1）二極管破壞型PROM （2）熔絲式PROM PROM可由用戶根據(jù)自己的需要來確定ROM中的內(nèi)容，常見的熔絲式PROM是以熔絲的接通和斷開來表示所存的信息為1或0。,PROM器件只能固化一次程序，數(shù)據(jù)寫入后，就不能再改變了！ 一次性！,第五章 半導體存儲器 26,5.3.3 可擦除可編程ROMEPROM,紫外線擦除可編程ROM的英文全稱為Ultraviolet Erasable Programmable ROM，即UV EPROM，通常為了簡便，縮寫為EPROM。 它的存儲內(nèi)容可以根據(jù)需要寫入，當需要更新內(nèi)容時，可以使用紫外線照射

16、的方法擦除原來寫入的數(shù)據(jù)，再寫入新的內(nèi)容。,第五章 半導體存儲器 27,5.3.3 可擦除可編程ROMEPROM,典型EPROM 芯片Intel 2716（2K8）,（1）外部結(jié)構(gòu) Al0A0：地址信號輸入引腳，可尋址芯片的2K個存儲單元； O7O0： 雙向數(shù)據(jù)信號輸入輸出引腳； ：片選信號輸入引腳，低電平有效，只有當該引腳轉(zhuǎn)入低電平時，才能對相應的芯片進行操作； ：數(shù)據(jù)輸出允許控制信號引腳，輸入，低電平有效，用以允許數(shù)據(jù)輸出； Vcc：+5v電源，用于在線的讀操作； VPP：+25v電源，用于在專用裝置上進行寫操作； GND：地。,第五章 半導體存儲器 28,5.3.4 電子可擦除可編程RO

17、ME2PROM,EEPROM也可寫成E2PROM，它的編程原理與EPROM相同，但可用電擦除，重復改寫的次數(shù)有限制（因氧化層被磨損），一般為10萬次。,擦除可以按字節(jié)分別進行； 可以進行在線的編程寫入（字節(jié)的編程和擦除都只需要10ms，并且不需特殊裝置）,第五章 半導體存儲器 29,5.3.5 閃速存儲器(F1ash Memory),Flash Memory閃速存儲器、快擦型存儲器： 是不用電池供電的、高速耐用的非易失性半導體存儲器。 其特點是： 可以整體電擦除（時間1S）和按字節(jié)重新高速編程。 是完全非易失性的，可以完全代替E2PROM。 能進行高速編程。 如: 28F256芯片，每個字節(jié)編

18、程需100s， 整個芯片0.5s； 最少可以擦寫一萬次，通?？蛇_到10萬次； 低功耗，最大工作電流30mA。 與E2PROM進行比較具有容量大、價格低、可靠性高等明顯優(yōu)勢。 快擦型存儲器還可應用于激光打印機、條形碼閱讀器、各種儀器設備以及計算機的外部設備中。 典型的芯片有27F256/28F016/28F020等。,第五章 半導體存儲器 30,只讀存儲器ROM分類,目前取代傳統(tǒng)的EPROM和EEPROM的主要的存儲器,第五章 半導體存儲器 31,5.4 存儲器芯片與CPU的連接,5.4.1 存儲芯片的擴展 5.4.2 存儲器芯片與CPU的連接,如何用容量較小、字長較短的芯片組成微機系統(tǒng)所需容量

19、和字長的存儲器？,第五章 半導體存儲器 32,32,用多片存儲芯片構(gòu)成一個需要的內(nèi)存空間； 各存儲器芯片在整個內(nèi)存中占據(jù)不同的地址范圍； 任一時刻僅有一片（或一組）被選中。 存儲器芯片的存儲容量等于： 單元數(shù)每單元的位數(shù),字節(jié)數(shù),字長,擴展單元,擴展字長,5.4.1 存儲芯片的擴展,第五章 半導體存儲器 33,5.4.1 存儲芯片的擴展,存儲器的容量：字節(jié)數(shù)字長,第五章 半導體存儲器 34,5.4.1 存儲芯片的擴展,位擴展（字長的擴展）,【例1】 用1K4的2114芯片構(gòu)成lK8的存儲器系統(tǒng)。,分析： 每個芯片只能提供4位數(shù)據(jù)，故需用2片這樣的芯片，它們分別提供4位數(shù)據(jù)至系統(tǒng)的數(shù)據(jù)總線，以滿

20、足存儲器系統(tǒng)的字長要求。,設計要點：關鍵是處理好地址線、數(shù)據(jù)線、寫信號線 、片選信號線 的連接。,（1）地址線共用（至系統(tǒng)地址總線低10位）； （2）數(shù)據(jù)線分別接入系統(tǒng)數(shù)據(jù)總線的低4位和高4位； （3） 端并在一起接至系統(tǒng)的存儲器寫信號； （4） 端并在一起接至地址譯碼器輸出。,第五章 半導體存儲器 35,5.4.1 存儲芯片的擴展,字擴展（字數(shù)的擴展）,【例2】用2K8的2716存儲器芯片組成8K8的存儲器系統(tǒng)。,分析：每個芯片只能提供2K個存儲單元，故需用4片這樣的芯片，以滿足存儲器系統(tǒng)的字數(shù)要求。,（1）地址線共用（至系統(tǒng)地址總線低11位）； （2）數(shù)據(jù)線共用（至系統(tǒng)數(shù)據(jù)總線）； （3）

21、 端并在一起接至系統(tǒng)的存儲器寫信號； （4） 端分別接至地址譯碼器的不同輸出。,設計要點：關鍵是處理好地址線、數(shù)據(jù)線、寫信號線 、片選信號線 的連接。,2716,2716,2716,2716,第五章 半導體存儲器 36,5.4.1 存儲芯片的擴展,字位同時擴展,【練習】用1K4的2114芯片組成2K8的存儲器系統(tǒng)。,將上述兩種方法結(jié)合使用，一般先擴展字長，在擴展字數(shù)。,第五章 半導體存儲器 37,存儲器容量擴展： 根據(jù)內(nèi)存容量及芯片容量確定所需存儲芯片數(shù)； 進行位擴展以滿足字長要求； 進行字擴展以滿足容量要求。 若已有存儲芯片的容量為LK，要構(gòu)成容量為 M N的存儲器，需要的芯片數(shù)為： （M

22、N ） （ LK）,第五章 半導體存儲器 38,5.4.2 存儲芯片與CPU的連接,CPU對存儲器進行讀寫操作過程：首先要由地址總線給出地址信號，選擇要進行讀/寫操作的存儲單元，然后通過控制總線發(fā)出相應的讀/寫控制信號，最后才能在數(shù)據(jù)總線上進行數(shù)據(jù)交換。,存儲器芯片與CPU之間的連接，實質(zhì)上就是其與系統(tǒng)總線的連接。 包括： 地址線的連接； 數(shù)據(jù)線的連接； 控制線的連接。,第五章 半導體存儲器 39,一 、存儲器與CPU連接時應注意問題,1. CPU總線的負載能力。,第五章 半導體存儲器 40,40,2. CPU的時序和存儲器芯片存取速度的配合,第五章 半導體存儲器 41,41,3. 存儲器的地

23、址分配和選片問題。,第五章 半導體存儲器 42,42,4. 控制信號的連接,第五章 半導體存儲器 43,43,二、 片選信號的產(chǎn)生,第五章 半導體存儲器 44,第五章 半導體存儲器 45,45,1. 線選法：,第五章 半導體存儲器 46,46,另一種常用的線選法是用高位地址的每一根線去分別控制各組芯片的片選端， 如下圖所示：,第五章 半導體存儲器 47,47,下圖為線選法的例子，令A13和A14分別接芯片甲和乙的片選端?？赡艿倪x擇只有10（選中芯片甲）和01（選中芯片乙）。,線選法,A19A15因未參與對2個2764的片選控制，故其值可以是0或1（用x表示任?。?，這里，假定取為全0，則得到了兩片2764的地址范圍如圖中所示，顯然2片2764的重疊區(qū)各有25=32個。,第五章 半導體存儲器 48,48,全譯碼法中，對剩余的全部高位地址線進行譯碼稱為全譯碼法。,2.全譯碼法：,第五章 半導體存儲器 49,49,在譯碼法中，只對剩余的高位地址線的某幾根進行譯碼，稱為部分譯碼法。,3.部分譯碼法 (局部譯碼法)：,第五章 半導體存儲器 50,50,芯片 A19 A15 A14A12 A