常用EDA工具軟件

1、2020/7/28,1,第5章 常用EDA工具軟件,本章概要：本章介紹幾種目前世界上比較流行和實用的EDA工具軟件，包括Altera公司的MAX+PLUS 、ModelSim和Matlab，以適應不同讀者的需要。這些軟件主要是基于PC機平臺的，面向FPGA和CPLD或ASIC設計，比較適合學校教學、項目開發(fā)和相關的科研。 知識要點： （1）MAX+PLUS 工具軟件的使用方法。 （2）ModelSim工具軟件的使用方法。 （3）基于Matlab/DSP Builder的DSP模塊設計。,2020/7/28,2,5.1 MAX+plus,5.1.1 MAX+PLUS 的安裝 1. 運行setup

2、.exe 2. 遵守協(xié)議 3.授權（LICENSE）文件 復制名稱為ALTERA.DAT的LICENSE文件，到MAX+plus II的安裝目錄下（如c:maxplus2）。運行MAX+plus II，進入MAX+plus II集成環(huán)境，選擇OptionLicense Setup菜單，彈出一個對話框。按Browse按鈕，可以選擇，此時選擇前面復制時進入的授權文件即可。,2020/7/28,3,MAX+plus軟件授權操作提示對話框,2020/7/28,4,5.1.2 MAX+plus原理圖輸入法 用MAX+plus II的原理圖輸入設計法進行數(shù)字系統(tǒng)設計時，不需要任何硬件描述語言知識，在掌握了

3、數(shù)字邏輯電路的基本知識后，即可使用MAX+plus II提供EDA平臺，設計數(shù)字電路。 為了方便電路設計，設計者首先應當在計算機中建立自己的工程目錄。例如，將自己的全部EDA設計文件放在d:myeda文件夾中，而為圖形編輯設計建立d:myedamygdf文件夾，為VHDL文本編輯設計建立d:myedamyvhdl等。,2020/7/28,5,MAX+plus 原理圖輸入的基本操作,2020/7/28,6,編輯圖形設計文件 執(zhí)行“File”“New”命令，彈出編輯文件類型對話框，選擇“Graphic Editor file”后單擊 “OK”按鈕。,2020/7/28,7,MAX+plus的圖形編

4、輯界面,2020/7/28,8,在原理圖編輯窗中的任何一個位置上雙擊鼠標的左鍵，將彈出一個元件選擇窗，或者點鼠標右鍵，選擇輸入元件項Enter Symbol，也可以出現(xiàn)這個元件選擇窗。,2020/7/28,9,半加器（h_adder.gdf）設計項目示意圖,2020/7/28,10,2. 編譯設計圖形文件 設計好的圖形文件一定要通過MAX+plusII的編譯。在MAX+plus集成環(huán)境下，執(zhí)行“MAX+plus”菜單下的“Compiler”命令，在彈出的編譯對話框按“START”鍵，即可對h_adder.gdf文件進行編譯。,在編譯中，MAX+plusII自動完成編譯網(wǎng)表提?。–ompiler

5、 Netlist Extractor）、數(shù)據(jù)庫建立（Database Builder）、邏輯綜合（Logic Synthesizer）、邏輯分割（Partitioner）、適配（Fitter）、延時網(wǎng)表提取（Timing SNF Extractor）和編程文件匯編（Assembler）等操作。,2020/7/28,11,3. 產(chǎn)生元件符號 在MAXplusII集成環(huán)境下，執(zhí)行“File”菜單下的“Create Default Symbol”命令，將通過編譯的GDF文件產(chǎn)生一個元件符號，并保存在工程目錄中。元件符號可以被其他圖形設計文件調用，實現(xiàn)多層次的系統(tǒng)電路設計。,半加器元件符號,2020/

6、7/28,12,4. 功能仿真設計文件 仿真，也稱為模擬（Simulation），是對電路設計的一種間接的檢測方法。對電路設計的邏輯行為和功能進行模擬檢測，可以獲得許多設計錯誤及改進方面的信息。對于大型系統(tǒng)的設計，能進行可靠、快速、全面的仿真尤為重要。 仿真包括編輯波形文件、波形文件存盤和執(zhí)行仿真文件等操作。,2020/7/28,13,5. 編程下載設計文件上述的仿真僅是用來檢查設計電路的邏輯功能是否正確，與實際編程下載的目標芯片還沒有聯(lián)系。為了獲得與目標器件對應的、精確的時序仿真文件，在對文件編譯前必須選定設計項目的目標器件，在Max+plusII環(huán)境中主要選Altera公司的FPGA或CP

7、LD。 編程下載包括選擇目標芯片、引腳鎖定、編譯和編程下載等操作。 完成選擇目標芯片、引腳鎖定再編譯后再進行的仿真稱為時序仿真，此時的仿真是針對具體的目標芯片進行的。,2020/7/28,14,1）選擇目標芯片 執(zhí)行“Assign”的“Device”命令，選擇下載芯片型號。在“Device Family”中選擇“FLE10K”，在Device列表中選擇“EPF10KLC84-4”芯片型號。,2020/7/28,15,2）鎖定引腳 選擇EDA實驗/開發(fā)設備GW48的實驗結構圖NO.6， 用“鍵7”和“鍵8”分別作為A、B輸入按鍵，接PIO12和PIO13 。 用“D8”和“D7”作為設計電路的進

8、位CO與和SO輸出顯示 接PIO23和PIO22 （PIO39/65）。,6. 設計電路硬件調試 按實驗板上的“模式選擇”鍵，選擇模式NO.6，執(zhí)行向EPF10K10編程下載配置后，按動GW48實驗板上的高低電平輸入鍵“鍵7”和“鍵8”，得到A、B不同的輸入組合；觀察“D8”和“D7”發(fā)光二極管顯示的結果是否正確。,2020/7/28,16,5.1.3 原理圖輸入法的層次化設計 層次化設計也稱為“自底向上”的設計方法，即將一個大的設計項目分解為若干個子項目或若干個層次來完成。先從底層的電路設計開始，然后在高層次的設計中逐級調用低層次的設計結果，直至最后系統(tǒng)電路的實現(xiàn)。對于每個層次的設計結果，都

9、經(jīng)過嚴格的仿真驗證，盡量減少系統(tǒng)設計中的錯誤。 例4位加法器的設計 4位加法器由4個1位全加器構成，它的底層設計文件是1位全加器。,2020/7/28,17,1位全加器的原理圖,全加器元件符號,2020/7/28,18,4位加法器原理圖,2020/7/28,19,5.2 ModelSim,ModelSim是一種快速而又方便的HDL編譯型仿真工具，支持VHDL和Verilog HDL的編輯、編譯和仿真。 ModelSim有一系列產(chǎn)品，它們可以在Unix平臺和Windows平臺上工作，目前主要分為MoelSim/VHDL（或ModelSim/Verilog-OEM）、MoelSim/LNL （支持

10、VHDL或Verilog的版本，但不同時支持VHDL和Verilog）、ModelSim/PLUS（支持VHDL和Verilog的版本，包括混合仿真）和ModelSim/SE（主要版本，功能比ModelSim/Plus更強大）等不同版本。,2020/7/28,20,6.2.1 ModelSim的安裝 ModelSim的安裝分為軟件安裝和許可文件安裝兩個過程。 1. ModelSim軟件安裝 插入ModelSim光盤后，執(zhí)行“setup”安裝命令，根據(jù)屏幕提示完成ModelSim的安裝。安裝結束后，將License.dat拷貝到Modeltech_5.8c安裝目錄下，并將附在光盤上的lmgr32

11、6b.dll文件拷貝到 Modeltech_5.8c WIN32 目錄下替換原文件，重新啟動計算機。,2020/7/28,21,2. ModelSim許可文件安裝 計算機的“開始”菜單的“程序”選項中，選擇“ModelSim XE II Eval 5.8C”中的“Licening Wizard”命令，在彈出的許可文件安裝的對話框中點擊“Continue”按鈕，然后在彈出許可文件位置（License File Location）對話框中輸入“C: Modeltech_5.8cwin32license.dat ”許可文件后按“OK”。,許可文件安裝對話框,2020/7/28,22,6.2.2 Mo

12、delSim的使用方法 ModelSim是Unix下的QuickHDL發(fā)展來，Windows版本的ModelSim保留了部分Unix風格，可以使用鍵盤完成所有操作，但也提供了用戶圖形界面接口。ModelSim有交互命令方式（即在ModelSim的主窗口通過輸入命令實現(xiàn)編輯、編譯和仿真操作）、圖形用戶交互方式（即通過菜單進行交互）和批處理方式（類似DOS批處理或Unix的shell工作方式）等三種執(zhí)行方式。,2020/7/28,23,ModelSim啟動后，首先呈現(xiàn)出的主窗口（Main Windows）界面，主窗口中包括命令窗口（Transcript）、工作區(qū)（Workspace）和工具欄。在命

13、令窗口中可以輸入ModeSim的命令，并獲得執(zhí)行信息；在工作區(qū)中用樹狀列表（Tree List）的形式來觀察庫（Library）、項目源文件（Project）和設計仿真的結構。,2020/7/28,24,在使用ModelSim之前，應事先建立用戶自己的工程文件夾，用于存放各種設計文件和仿真文件，然后還要建立work庫。在VHDL中work是默認的工作庫，因此ModelSim中必須首先建立一個work庫。,建立新項目對話框,2020/7/28,25,1. ModelSim編輯方法 在ModelSim的主窗口界面，執(zhí)行“File”“New”“Source”“VHDL”命令，進入ModelSim的V

14、HDL（或Verilog HDL）編輯方式。在ModelSim的編輯方式（source）界面輸入十進制加法計數(shù)器的VHDL源程序，并用cnt4m.vhd為文件名，存入用戶自己的工程文件夾中。,進入ModelSim編輯方式的界面,2020/7/28,26,ModelSim編輯方式的界面,2020/7/28,27,2. ModelSim編譯方法 完成源程序的編輯后，在ModelSim編輯方式窗口執(zhí)行“Tools”“Compile”命令，在彈出的編譯HDL源文件（Compile HDL Source File）對話框中，按“Compile”按鈕，即可對源程序進行編譯，編譯成功后，cnt10m的設計實

15、體就會出現(xiàn)在work庫中。,ModelSim的編譯方式界面,2020/7/28,28,3. ModelSim仿真方法 ModelSim仿真包括裝載設計文件、設置激勵信號和仿真等操作過程。 （1）裝載設計文件 執(zhí)行“Simulate”“Simulate”命令，在彈出的仿真文件裝載對話框中，用鼠標將work庫中的cnt10m點黑選中，然后按“Add”鍵，再按“Load”鍵，即可完成設計文件的裝載，此時工作區(qū)會出現(xiàn)“Sim”標簽，表示裝載成功。,2020/7/28,29,設計文件裝載對話框,2020/7/28,30,（2）設置仿真激勵信號 執(zhí)行“View”“Signals”命令，打開信號（Signa

16、ls）窗口，經(jīng)過裝載的十進制加法計數(shù)器設計電路的復位輸入端clr、時鐘輸入端clk和輸出端cnt已在窗口內。,ModelSim的信號窗口,2020/7/28,31,將ModelSim信號（Signal）窗口中的復位輸入信號clr用鼠標點亮選中后，執(zhí)行“Edit”“force”命令，在彈出的被選信號激勵（Force Selected Signal）對話框中將“Value:”中的數(shù)值改寫為1，則為clr當前賦1值。另外，“Delay For:”中的值是信號賦值前的延遲時間，“Cancei After:”中的值是仿真取消后的值，這兩個參數(shù)一般可以不填。被選激勵信號的值確定后，按“OK”鍵結束Forc

17、e賦值操作。,為clr賦值的對話框,2020/7/28,32,將ModelSim的Signal窗口中的時鐘輸入信號clk用鼠標點亮選中后，執(zhí)行“Edit”“Clock”命令，在彈出的定義時鐘（Define Clock）對話框中，時鐘信號的主要參數(shù)基本設置好，其中“Period”參數(shù)是時鐘的周期，已經(jīng)預先設置為100標準單位；“Duty”參數(shù)是時鐘波形的高電平持續(xù)時間，已經(jīng)預先設置為50個標準單位，表示預先設置的Clock的占空比為50，即方波。另外，“offset”參數(shù)是補償時間，“Cancel”參數(shù)是取消時間。Clock設置完畢后按“OK”鍵確定。,定義時鐘對話框,2020/7/28,33,

18、當全部激勵信號設置完畢后，將ModelSim的Signal窗口中全部端口信號用鼠標點亮選中，然后執(zhí)行“Add”“Wave”“Selected Signals”命令，即可將選中的端口信號加入到ModelSim的波形（Wave）窗口中。,選擇端口信號操作示意圖,2020/7/28,34,（3）仿真設計文件 執(zhí)行“View”“Signals”命令，打開波形（Wave）窗口。在Wave窗口的工具欄中，各主要按鍵的功能如圖所示。,2020/7/28,35,按動ModelSim的波形窗口上的“運行”按鍵，仿真波形將按照按一次鍵輸出一個時鐘周期的方式對設計電路進行仿真。在仿真期間，可以用ModelSim的S

19、ignal窗口，改變復位信號clr的值，來驗證復位信號的功能。,十進制加法計數(shù)器cnt10m的仿真波形,2020/7/28,36,6.2.3 ModelSim與MAX+plusII的接口 ModelSim是一種快速仿真工具，但對設計文件的輸入編輯與編譯不如MAX+plusII那樣方便快捷。因此，在EDA設計過程中，設計者常用MAX+plusII來完成HDL設計文件的輸入編輯與編譯，再用ModelSim對設計文件進行仿真。由于ModelSim是編譯型仿真器，使用編譯后的HDL庫進行仿真，因此在進行仿真前，必須編譯所以待仿真的HDL文件成為仿真庫，在編譯時獲得優(yōu)化，提高仿真速度。,2020/7/2

20、8,37,編譯時執(zhí)行“Compile”“Compile”命令，在彈出的在彈出的“Compile HDL Source File”對話框的“查找范圍：”欄目輸入或選擇MAX+plusII設計文件夾，則該文件中的HDL源文件將全部出現(xiàn)在對話框中，然后用鼠標將選中的源文件點黑選中，或者直接把選中的源文件名輸入“文件名”欄目中，按“Compile”按鈕，即可對源程序進行編譯。編譯成功后，選中源文件的設計實體就會出現(xiàn)在work庫中。,ModelSim的編譯方式界面,2020/7/28,38,ModelSim仿真屬于功能仿真，輸出波形沒有延遲。為了對設計文件進行門級時序仿真，必須用MAX+plusII對設

21、計文件進行綜合和適配，再把適配后的網(wǎng)表文件導入到ModelSim仿真環(huán)境中進行門級時序仿真。 MAX+plusII支持多種VHDL和Verilog HDL網(wǎng)表格式，不同的網(wǎng)表格式ModelSim仿真處理不同，因此在MAX+plusII中還必須進行設置。在MAX+plusII對設計文件進行編譯時，可以執(zhí)行“Interface”“VHDL Netlist Writer Settings”命令，對VHDL的網(wǎng)表格式進行設置；執(zhí)行“Interface”“Verilog Netlist Writer Settings”命令，對Verilog HDL的網(wǎng)表格式進行設置。在MAX+plusII中已將VHDL

22、的網(wǎng)表格式默認設置為“VHDL Output File.vho”文件，將Verilog HDL的網(wǎng)表格式默認設置為“Verilog Output File.vo”文件。,2020/7/28,39,在對VHDL或Verilog HDL設計文件進行編譯前，打開MAX+plusII 的“Interface”界面，將“VHDL Netlist Writer”和“Verilog Netlist Writer”選項前加上“”，如圖所示，則在對設計文件進行編譯后，生成VHDL網(wǎng)表文件.vho，或者Verilog HDL的網(wǎng)表文件.vo。,在MAX+plus中進行設置的示意圖,2020/7/28,40,6.2

23、.4 ModelSim交互命令方式仿真 ModelSim交互命令方式，是在ModelSim的主窗口的命令窗口上，通過輸入命令來實現(xiàn)的，具有更好的調試和交互功能。ModelSim提供了多種指令，既可以單步，也可以構成批處理文件，用來控制編輯、編譯和仿真流程。 ModelSim用于仿真的主要指令包括Run、Force、View等指令，其他指令可參考ModelSim說明書或幫助。,2020/7/28,41,1. Run指令 指令格式：Run 其中， 參數(shù)timesteps（時間步長）和time_unit（時間單位）是可選項，time_unit可以是fs（1015秒），ps（1012秒）ns（109秒

24、）ms（106秒），sec（秒）這幾種。 指令功能：運行（仿真）并指定時間及單元。 例如，“run”表示運行；“run 1000”表示運行1000個默認的時間單元（ps）；“run 2500 ns”表示運行2500ns；“run continue”表示繼續(xù)運行；“run all”表示運行全程。,2020/7/28,42,2. force指令 指令格式：force , 其中，參數(shù)item_name 不能缺省，它可以是端口信號，也可以是內部信號，且還支持通配符號，但只能匹配一個；value 也不能缺省，其類型必須與item_name 一致；time是可選項，支持時間單元。 例如，“force cl

25、r 1”表示為clr賦值1；“force clr 1 100”表示經(jīng)歷100個默認時間單元延遲后為clr賦值1；“force clr 1,0 1000”表示為clr賦值1后經(jīng)歷1000默認時間單元延遲后為clr賦值0。,2020/7/28,43,3. force repeat指令 指令格式：force ， repeat 指令功能：每隔一定的周期（period）重復一定的force命令。該指令常用來產(chǎn)生時鐘信號。 例如，“force clk 0 0, 1 30 -repeat 100”表示強制clk從0時間單元開始，起始電平為0，結束電平為1，忽略時間（即0電平保持時間）為30個默認時間單元，周

26、期為100個默認時間單元，占空比為（100-30）/100=70%。,2020/7/28,44,4. force cancel指令 指令格式：force cancel 指令功能：執(zhí)行period周期時間后取消force命令。 例如，“force clk 0 0, 1 30 -repeat 60 -cancel 1000” 強制clk從0時間單元開始，直到1000個時間單元結束。,5. View指令 指令格式：view 窗口名 指令功能：打開ModelSim的窗口。 例如，“view souce”是打開源代碼窗口；“view wave”是打開波形窗口；“view list”是打開列表窗口；“vi

27、ew variables”是打開變量窗口；“view signals”是打開信號窗口；“view all”是打開所有窗口。,2020/7/28,45,6.2.5 ModelSim批處理工作方式 如果采用單步指令來控制仿真流程，每次都要輸入相應的指令，是很繁瑣的事情。ModelSim提供了一個簡化方式，即可以把這些命令形成一個批處理文件后再執(zhí)行。 在ModelSim的主窗口，執(zhí)行“File”“New”“Source”“DO”命令，進入ModelSim的DO文件編輯方式。在編輯窗口輸入下列計數(shù)器仿真批處理文件（cnt10m.do）的代碼： vsim t10m force -freeze sim:/

28、cnt10m/clk 1 0, 0 50 ns -repeat 100/設置時鐘 force -freeze sim:/cnt10m/rst 0, 1 200, 0 1000/設置復位信號 force -freeze sim:/cnt10m/ena 1, 0 2200, 1 2600/設置使能信號 add wave -r /* run 10000,2020/7/28,46,完成計數(shù)器仿真批處理文件的編輯后，用“cnt10m.do”為文件名保存在與計數(shù)器設計文件相同的文件夾中（.do是DO文件的屬性后綴），并通過ModelSim的編譯。 在ModelSim的命令窗口中執(zhí)行“do cnt10m.d

29、o”，完成對計數(shù)器設計（cnt10m）的仿真。,2020/7/28,47,6.3基于Matlab/DSP Builder的DSP模塊設計,Matlab是當前國際控制界最流行的面向工程與科學計算的高級語言。Altera公司充分利用了Matlab的優(yōu)勢，將Quartus II與其進行無縫連接，完成DSP等復雜系統(tǒng)的設計。 本節(jié)介紹利用Matlab/DSP Builder工具進行DSP模塊設計、Matlab模型仿真、SignalCompiler使用方法、使用Modelsim進行RTL級仿真、使用Quartus II實現(xiàn)時序仿真、使用Quartus II硬件實現(xiàn)與測試。 下面以一個簡單的正弦信號調制電

30、路的設計為例，介紹基于Matlab/DSP Builder的DSP開發(fā)技術。,5.3.1 設計原理 正弦信號調制電路電路由階梯信號發(fā)生器模塊IncCounter、正弦函數(shù)值查找表模塊SinLUT、延時模塊Delay、乘法器模塊Product、數(shù)據(jù)控制模塊DATAIN和輸出模塊Output等6個部分構成。階梯信號發(fā)生器模塊IncCounter產(chǎn)生線性遞增的地址信號，送往SinLUT查找表。SinLUT是一個正弦函數(shù)值的查找表模塊，由遞增的地址獲得正弦波值輸出，輸出的8位正弦波數(shù)據(jù)經(jīng)延時模塊Delay后送往Product乘法模塊，與DATAIN的數(shù)據(jù)相乘生成正弦波調制的數(shù)字信號，由Output輸出

31、。Output輸出的數(shù)據(jù)送往D/A即可獲得正弦調制信號。,正弦信號發(fā)生器原理圖,5.3.2 建立Matlab設計模型 利用Matlab建立DSP設計模型是基于Matlab/DSP Builder的DSP模塊設計的主要過程。 1. 運行Matlab 啟動后的Matlab軟件界面面中有三個窗口，分別是命令窗口（Command Windows）、工作區(qū)（Workspace）、命令歷史（Command History）。在命令窗口中，可以鍵入命令，同時得到響應信息、出錯警告和提示等。,2. 新建一個模型文件 在Matlab軟件界面執(zhí)行“File”菜單的“New”，在彈出的子菜單中選擇“model”方式

32、，彈出建立MATLAB設計模型的編輯窗口，設計電路的模型在此編輯窗口中完成編輯、分析、仿真控制和生成設計文件。,3. 放置SignalCompiler圖標 用鼠標左鍵點擊Library browser窗口左側的庫內樹形列表中的Altera DSP Builder條，展開DSP Builder庫，再點擊AltLab項展開AltLab庫，用鼠標選中庫管理器右側的SignalCompiler組件圖標，按住鼠標左鍵將SignalCompiler圖標拖動到新模型窗口中。SignalCompiler組件圖標是一個控制符號，用鼠標左鍵雙擊它時，可以啟動軟件對編輯窗口中的設計模型（電路）進行分析，并引導進入下

33、一步的編譯、適配和生成HDL代碼文件操作。,4. 放置Increment Decrement模塊 用鼠標將Altera DSP Builder中的Arithmetic庫展開，把庫中的Increment Decrement模塊（圖標）拖放到新建模型編輯窗口中。Increment Decrement是階梯信號發(fā)生器模塊，用鼠標左鍵點擊Increment Decrement模塊下面的文字“Increment Decrement”，就可以修改模塊名字。用此方法將模塊名其修改為“IncCounter”。,IncCounter模塊圖標及其參數(shù)設置對話框,5. 放置SinLUT（正弦查找表）模塊 用鼠標將A

34、ltera DSP Builder中的Gate & Control庫展開，將庫中的LUT模塊拖放到新建模型編輯窗口，將模塊的名字修改成“SinLUT”。用鼠標雙擊SinLUT模塊，彈出inLUT模塊參數(shù)設置對話框。在此對話框中，把Bus Type（總線寬度）設置為“Unsigned Integer”（無符號整數(shù)）；把Outputnumber of bits（輸出位寬）設置為“8”；把LUT Address Width（查找表地址線位寬）設置為“6”。,SinLUT模塊圖標及其參數(shù)設置對話框,6. 放置Delay模塊 用鼠標將Altera DSP Builder中的Storage庫展開，將庫中的

35、Delay模塊拖放到新建模型編輯窗口。Delay是一個延時環(huán)節(jié)，用鼠標雙擊Delay模塊，彈出Delay模塊參數(shù)設置對話框。在Delay模塊參數(shù)設置對話框中，參數(shù)Depth是設置信號延時的深度。當Depth為1時，延時傳輸函數(shù)為1/z1，表示信號傳輸延時1個時鐘周期；當Depth為n時，延時傳輸函數(shù)為1/zn，表示信號傳輸延時n個時鐘周期。,Delay模塊圖標及其參數(shù)設置對話框,7. 放置數(shù)據(jù)輸入端口DATAIN模塊 用鼠標將Altera DSP Builder中的IO & Bus庫展開，將庫中的Input模塊拖放到新建模型編輯窗口，修改Input模塊的名字為DATAIN。鼠標雙擊DATAIN

36、模塊，彈出的DATAIN模塊參數(shù)設置對話框。在參數(shù)設置對話框中，把Bus Type設置為“Unsigned Integer”（無符號整數(shù)），把number of bits.設置為“1”，表示該輸入模塊是1位無符號數(shù)據(jù)輸入。該模塊在生成HDL代碼文件時，是一個名為DATAIN，寬度為1位的輸入端口。,DATAIN模塊圖標及其參數(shù)設置對話框,8. 放置乘法器Product模塊 用鼠標將Altera DSP Builder中的Arithmetic庫展開，將庫中的Product模塊拖放到新建模型編輯窗口。Product有兩個輸入，一個是經(jīng)過一個Delay的SinLUT查表輸出，另一個是外部1位端口DA

37、TAIN送來的數(shù)據(jù)，用DATAIN對SinLUT查找表輸出的控制，產(chǎn)生正弦調制輸出。用鼠標雙擊Product模塊，彈出Product模塊參數(shù)設置對話框，在Product模塊參數(shù)設置對話框中，Pipeline參數(shù)是設置Product模塊使用的流水線數(shù)，即控制Product的乘積延時幾個脈沖周期后出現(xiàn)。,Product模塊圖標及其參數(shù)設置對話框,9. 放置輸出端口Output模塊 用鼠標將Altera DSP Builder中的IO & Bus庫展開，將庫中的Output模塊拖放到新建模型編輯窗口。Output模塊的圖標如圖5.56所示，用鼠標左鍵雙擊Output模塊圖標，彈出Output模塊參數(shù)

38、設置對話框。在參數(shù)設置對話框中，把Bus Type設置為“Unsigned Integer”（無符號整數(shù)），把number of bits.設置為“8”，表示該輸出模塊是8位無符號數(shù)據(jù)輸出。該模塊在生成HDL代碼文件時，是一個名為Output，寬度為8位輸出端口。,Output模塊圖標及其參數(shù)設置對話框,5.3.3 Matlab模型仿真 1. 加入仿真激勵模塊 在Simulink管理器中，用鼠標將Simulink的Sources庫展開，將庫中的Random Number模塊拖放到新建模型編輯窗口，用鼠標雙擊Random Number 模塊圖標，彈出Random Number模塊參數(shù)設置對話框。

39、,Random Number模塊圖標及其參數(shù)設置對話框,2. 加入波形觀察模塊 用鼠標將Simulink的Sinks庫展開，將庫中的Scope（示波器）模塊拖放到新建模型編輯窗口，用鼠標雙擊Scope（示波器）模塊圖標，彈出Scope窗口。用鼠標單擊Scope窗口工具欄上的“Parameters”（參數(shù)設置）按鈕（左起第二個工具按鈕），彈出Scope模塊參數(shù)設置對話框。,Scope模塊圖標（中）、Scope窗口（左）和Genera參數(shù)設置窗口（右）,3. 設置仿真參數(shù) 在新建模型編輯窗口中，執(zhí)行“Simulation”菜單的“Simulation Parameters”命令，彈出Simulat

40、ion Parameters（仿真參數(shù)）設置對話框，其中“Start time”（開始時間）設置為“0.0”，“Stop Time”（結束時間）設定為500，其他設置按照默認。,仿真參數(shù)設置對話框,4. 啟動仿真 執(zhí)行“Simulation”菜單的“Start”命令開始仿真。如果設計有錯誤，Matlab會有提示，改正錯誤后再仿真，直至設計錯誤為0時才能出現(xiàn)仿真結果。本例設計的正弦信號調制電路的仿真結果如圖所示。,正弦波調制電路的仿真波形,5.3.4 SignalCompiler使用方法 在Matlab中完成仿真驗證后，就需要把設計轉到硬件上加以實現(xiàn)。通過DSP Builder可以獲得針對特定F

41、PGA芯片的HDL代碼。 用鼠標左鍵雙擊FirstDSP模型窗口中的SignalCompiler模塊圖標，將啟動DSP Builder，在出現(xiàn)對話框中點擊“Analyze”（分析）按鈕，SignalCompiler就會對FirstDSP模型進行分析，檢查模型有無錯誤。如果設計存在錯誤，SignalCompiler就會停止分析過程，并在Matlab軟件界面的命令窗口給出相關信息。如果設計不存在錯誤，則在分析結束后打開SignalCompiler窗口。,5.3.5 使用Modelsim進行RTL級仿真 在simulink中進行仿真是對模型文件.mdl進行的，屬于系統(tǒng)驗證性質的仿真，并沒有對生成的HDL代碼文件進行仿真。 在對SignalCompiler進行設置時，將“Generate Stimuli for