第三章 邏輯門(mén)(2011.9).ppt

1、3 邏輯門(mén)電路,3.1 MOS邏輯門(mén)電路 3.2 TTL邏輯門(mén)電路 *3.3 射極耦合邏輯門(mén)電路 *3.4 砷化鎵邏輯門(mén)電路 3.5 邏輯描述中的幾個(gè)問(wèn)題 3.6 邏輯門(mén)電路使用中的幾個(gè)實(shí)際問(wèn)題 * 3.7 用VerilogHDL描述邏輯門(mén)電路,教學(xué)基本要求： 1、了解半導(dǎo)體器件的開(kāi)關(guān)特性。 2、熟練掌握基本邏輯門(mén)（與、或、與非、或非、異或門(mén)）、三態(tài)門(mén)、OD門(mén)（OC門(mén)）和傳輸門(mén)的邏輯功能。 3、學(xué)會(huì)門(mén)電路邏輯功能分析方法。 4、掌握邏輯門(mén)的主要參數(shù)及在應(yīng)用中的接口問(wèn)題。,3. 邏輯門(mén)電路,3.1 MOS邏輯門(mén),3.1.1 數(shù)字集成電路簡(jiǎn)介,3.1.2 邏輯門(mén)的一般特性,3.1.3 MOS開(kāi)關(guān)及

2、其等效電路,3.1.4 CMOS反相器,3.1.5 CMOS邏輯門(mén)電路,3.1.6 CMOS漏極開(kāi)路門(mén)和三態(tài)輸出門(mén)電路,3.1.7 CMOS傳輸門(mén),3.1.8 CMOS邏輯門(mén)電路的技術(shù)參數(shù),1 、邏輯門(mén):實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。,2、 邏輯門(mén)電路的分類(lèi),二極管門(mén)電路,三極管門(mén)電路,TTL門(mén)電路,MOS門(mén)電路,PMOS門(mén),CMOS門(mén),分立門(mén)電路,NMOS門(mén),3.1.1 數(shù)字集成電路簡(jiǎn)介,1.CMOS集成電路: 廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路,4000系列,74HC 74HCT,74VHC 74VHCT,速度慢 與TTL不兼容 抗干擾 功耗低,74LVC 74VAUC,速度

3、加快 與TTL兼容 負(fù)載能力強(qiáng) 抗干擾 功耗低,速度兩倍于74HC 與TTL兼容 負(fù)載能力強(qiáng) 抗干擾 功耗低,低(超低)電壓 速度更加快 與TTL兼容 負(fù)載能力強(qiáng) 抗干擾功耗低,74系列,74LS系列,74AS系列,74ALS,2.TTL 集成電路: 廣泛應(yīng)用于中大規(guī)模集成電路,3.1.1 數(shù)字集成電路簡(jiǎn)介,3.1.2 邏輯門(mén)電路的一般特性,1. 輸入和輸出的高、低電平,輸出高電平的下限值 VOH(min),輸入低電平的上限值 VIL(max),輸入高電平的下限值 VIH(min),輸出低電平的上限值 VOL(max),直流電源電壓 TTL集成電路的標(biāo)準(zhǔn)直流電源電壓為5V，最低4.5V，最高5

4、.5V。CMOS集成電路的直流電源電壓可以在318V之間，74系列CMOS集成電路有5V和3.3V兩種。CMOS電路的一個(gè)優(yōu)點(diǎn)是電源電壓的允許范圍比TTL電路大，如5V CMOS電路當(dāng)其電源電壓在26V范圍內(nèi)時(shí)能正常工作，3.3V CMOS電路當(dāng)其電源電壓在23.6V范圍內(nèi)時(shí)能正常工作。,數(shù)字集成電路分別有如下四種不同的輸入 / 輸出邏輯電平。對(duì)于TTL電路： 低電平輸入電壓范圍VIL ：0 0.8V。 高電平輸入電壓范圍VIH ：25V。 低電平輸出電壓范圍VOL ：不大于0.4V。 高電平輸出電壓范圍VOH ：不小于2.4V，,標(biāo)準(zhǔn)TTL門(mén)的輸入 / 輸出邏輯電平 :,門(mén)電路輸出高、低電平

5、的具體電壓值與所接的負(fù)載有關(guān)。對(duì)于5V CMOS電路： 低電平輸入電壓范圍VIL ：0 1.5V。 高電平輸入電壓范圍VIH ：3.55V。 低電平輸出電壓范圍VOL ：不大于0.33V。 高電平輸出電壓范圍VOH ：不小于4.4V。,VNH 當(dāng)前級(jí)門(mén)輸出高電平的最小 值時(shí)允許負(fù)向噪聲電壓的最大值。,負(fù)載門(mén)輸入高電平時(shí)的噪聲容限：,VNL 當(dāng)前級(jí)門(mén)輸出低電平的最大 值時(shí)允許正向噪聲電壓的最大值,負(fù)載門(mén)輸入低電平時(shí)的噪聲容限：,2. 噪聲容限,VNH =VOH(min)VIH(min),VNL =VIL(max)VOL(max),在保證輸出電平不變的條件下，輸入電平允許波動(dòng)的范圍。它表示門(mén)電路的

6、抗干擾能力,3.傳輸延遲時(shí)間,傳輸延遲時(shí)間是表征門(mén)電路開(kāi)關(guān)速度 的參數(shù)，它說(shuō)明門(mén)電路在輸入脈沖波 形的作用下，其輸出波形相對(duì)于輸入 波形延遲了多長(zhǎng)的時(shí)間。,CMOS電路傳輸延遲時(shí)間,4. 功耗,靜態(tài)功耗：指的是當(dāng)電路沒(méi)有狀態(tài)轉(zhuǎn)換時(shí)的功耗，即門(mén)電路空載時(shí)電源總電流ID與電源電壓VDD的乘積。,5. 延時(shí)功耗積,是速度功耗綜合性的指標(biāo).延時(shí)功耗積，用符號(hào)DP表示,扇入數(shù)：取決于邏輯門(mén)的輸入端的個(gè)數(shù)。,6. 扇入與扇出數(shù),動(dòng)態(tài)功耗：指的是電路在輸出狀態(tài)轉(zhuǎn)換時(shí)的功耗， 對(duì)于TTL門(mén)電路來(lái)說(shuō)，靜態(tài)功耗是主要的。 CMOS電路的靜態(tài)功耗非常低，CMOS門(mén)電路有動(dòng)態(tài)功耗,扇出數(shù)：是指其在正常工作情況下，所能

7、帶同類(lèi)門(mén)電路的最大數(shù)目。,（a)帶拉電流負(fù)載,當(dāng)負(fù)載門(mén)的個(gè)數(shù)增加時(shí)，總的拉電流將增加，會(huì)引起輸出高電壓的降低。但不得低于輸出高電平的下限值，這就限制了負(fù)載門(mén)的個(gè)數(shù)。,高電平扇出數(shù):,(b)帶灌電流負(fù)載,當(dāng)負(fù)載門(mén)的個(gè)數(shù)增加時(shí)，總的灌電流IOL將增加，同時(shí)也將引起輸出低電壓VOL的升高。當(dāng)輸出為低電平，并且保證不超過(guò)輸出低電平的上限值。,各類(lèi)數(shù)字集成電路主要性能參數(shù)的比較,54系列與74系列的比較：,TTL系列速度及功耗的比較:,3.1.3 MOS開(kāi)關(guān)及其等效電路,：MOS管工作在可變電阻區(qū)，輸出低電平,: MOS管截止， 輸出高電平,當(dāng)I VT,當(dāng)I VT,MOS管相當(dāng)于一個(gè)由vGS控制的 無(wú)觸

8、點(diǎn)開(kāi)關(guān)。,MOS管工作在可變電阻區(qū)， 相當(dāng)于開(kāi)關(guān)“閉合”， 輸出為低電平。,MOS管截止， 相當(dāng)于開(kāi)關(guān)“斷開(kāi)” 輸出為高電平。,當(dāng)輸入為低電平時(shí)：,當(dāng)輸入為高電平時(shí)：,3.1.4 CMOS 反相器,1.工作原理,vi,vGSN,vGSP,TN,TP,vO,0 V,0V,-10V,截止,導(dǎo)通,10 V,10 V,10V,0V,導(dǎo)通,截止,0 V,VTN = 2 V,VTP = - 2 V,邏輯圖,邏輯表達(dá)式,2. 電壓傳輸特性和電流傳輸特性,VTN,電壓傳輸特性,與非門(mén),1.CMOS 與非門(mén),(a)電路結(jié)構(gòu),(b)工作原理,VTN = 2 V,VTP = - 2 V,N輸入的與非門(mén)的電路?,輸入

9、端增加有什么問(wèn)題?,3.1.5 CMOS 邏輯門(mén),或非門(mén),2.CMOS 或非門(mén),VTN = 2 V,VTP = - 2 V,3. 異或門(mén)電路,=AB,1.CMOS漏極開(kāi)路門(mén),1.）CMOS漏極開(kāi)路門(mén)的提出,輸出短接，在一定情況下會(huì)產(chǎn)生低阻通路，大電流有可能導(dǎo)致器件的損毀，并且無(wú)法確定輸出是高電平還是低電平。,3.1.6 CMOS漏極開(kāi)路（OD）門(mén)和三態(tài)輸出門(mén)電路,0,1,（2）漏極開(kāi)路門(mén)的結(jié)構(gòu)與邏輯符號(hào),(c) 可以實(shí)現(xiàn)線與功能;,電路,邏輯符號(hào),(b)與非邏輯不變,漏極開(kāi)路門(mén)輸出連接,(a)工作時(shí)必須外接電源和電阻;,(2) 上拉電阻對(duì)OD門(mén)動(dòng)態(tài)性能的影響,Rp的值愈小，負(fù)載電容的充電時(shí)間常

10、數(shù)亦愈小，因而開(kāi)關(guān)速度愈快。但功耗大,且可能使輸出電流超過(guò)允許的最大值IOL(max） 。,電路帶電容負(fù)載,Rp的值大，可保證輸出電流不能超過(guò)允許的最大值IOL(max）、功耗小。但負(fù)載電容的充電時(shí)間常數(shù)亦愈大，開(kāi)關(guān)速度因而愈慢。,最不利的情況： 只有一個(gè) OD門(mén)導(dǎo)通，,為保證低電平輸出OD門(mén)的輸出電流不能超過(guò)允許的最大值 IOL(max)且VO=VOL(max） ，RP不能太小。,當(dāng)VO=VOL,IIL（total),當(dāng)VO=VOH,為使得高電平不低于規(guī)定的VIH的最小值，則Rp的選擇不能過(guò)大。Rp的最大值Rp(max) ：,2.三態(tài)(TSL)輸出門(mén)電路,1,0,0,1,1,截止,導(dǎo)通,1,

11、0,0,截止,導(dǎo)通,0,1,0,截止,截止,X,1,邏輯功能：高電平有效的同相邏輯門(mén),0,1,3.1.7 CMOS傳輸門(mén)(雙向模擬開(kāi)關(guān)),1. CMOS傳輸門(mén)電路,電路,邏輯符號(hào),2、CMOS傳輸門(mén)電路的工作原理,設(shè)TP:|VTP|=2V， TN:VTN=2 VI的變化范圍為5V到+5V。,5V,+5V,5V到+5V,GSN VTN, TN截止,GSP=5V (-5V到+5V)=(10到0)V,開(kāi)關(guān)斷開(kāi)，不能轉(zhuǎn)送信號(hào),GSN= -5V (5V到+5V)=(0到-10)V,GSP0, TP截止,+5V,5V,GSP= 5V (3V+5V) =2V 10V,GSN=5V (5V+3V)=(102)

12、V,b、I=3V5V,GSNVTN, TN導(dǎo)通,a、I=5V3V,TN導(dǎo)通，TP導(dǎo)通,C、I=3V3V,傳輸門(mén)組成的數(shù)據(jù)選擇器,C=0,TG1導(dǎo)通, TG2斷開(kāi) L=X,TG2導(dǎo)通, TG1斷開(kāi) L=Y,C=1,傳輸門(mén)的應(yīng)用,CMOS邏輯集成器件發(fā)展使它的技術(shù)參數(shù)從總體上來(lái)說(shuō)已經(jīng)達(dá)到或者超過(guò)TTL器件的水平。CMOS器件的功耗低、扇出數(shù)大，噪聲容限大，靜態(tài)功耗小，動(dòng)態(tài)功耗隨頻率的增加而增加。,3.1.8 CMOS邏輯門(mén)電路的技術(shù)參數(shù),CMOS門(mén)電路各系列的性能比較,3.2 TTL邏輯門(mén),3.2.1 BJT的開(kāi)關(guān)特性,3.2.2 基本BJT反相器的動(dòng)態(tài)特性,3.2.3 TTL反相器的基本電路,3

13、.2.4 TTL邏輯門(mén)電路,3.2.5 集電極開(kāi)路門(mén)和三態(tài)門(mén),3.2.6 BiMOS門(mén)電路,3.2 TTL邏輯門(mén),3.2.1 BJT的開(kāi)關(guān)特性,iB0，iC0，vOVCEVCC，c、e極之間近似于開(kāi)路,vI=0V時(shí):,vOVCE0.2V，c、e極之間近似于短路,vI=5V時(shí):,2. BJT的開(kāi)關(guān)時(shí)間,從截止到導(dǎo)通 開(kāi)通時(shí)間ton(=td+tr),從導(dǎo)通到截止 關(guān)閉時(shí)間toff(= ts+tf),BJT飽和與截止兩種狀態(tài)的相 互轉(zhuǎn)換需要一定的時(shí)間才能完成。,CL的充、放電過(guò)程均需經(jīng)歷一定 的時(shí)間，必然會(huì)增加輸出電壓O波 形的上升時(shí)間和下降時(shí)間，導(dǎo)致基 本的BJT反相器的開(kāi)關(guān)速度不高。,3.2.2

14、基本BJT反相器的動(dòng)態(tài)性能,若帶電容負(fù)載,故需設(shè)計(jì)有較快開(kāi)關(guān)速度的實(shí)用型TTL門(mén)電路。,輸出級(jí) T3、D、T4和Rc4構(gòu)成推拉式的輸出級(jí)。用于提高開(kāi)關(guān)速度和帶負(fù)載能力。,中間級(jí)T2和電阻Rc2、Re2組成，從T2的集電結(jié)和發(fā)射極同時(shí)輸出兩個(gè)相位相反的信號(hào)，作為T(mén)3和T4輸出級(jí)的驅(qū)動(dòng)信號(hào)；,輸入級(jí),中間級(jí),輸出級(jí),3.2.3 TTL反相器的基本電路,1. 電路組成,輸入級(jí)T1和電阻Rb1組成。用于提高電路的開(kāi)關(guān)速度,2. TTL反相器的工作原理（邏輯關(guān)系、性能改善）,（1）當(dāng)輸入為低電平（I = 0.2 V）,T1 深度飽和,T2 、 T3截止，T4 、D導(dǎo)通,（2）當(dāng)輸入為高電平（I = 3.

15、6 V）,T2、T3飽和導(dǎo)通,T1:倒置的放大狀態(tài)。,T4和D截止。,使輸出為低電平. vO=vC3=VCES3=0.2V,邏輯真值表,1. TTL與非門(mén)電路,多發(fā)射極BJT,3.2.4 TTL邏輯門(mén)電路,TTL與非門(mén)電路的工作原理,任一輸入端為低電平時(shí):,TTL與非門(mén)各級(jí)工作狀態(tài),當(dāng)全部輸入端為高電平時(shí)：,輸出低電平,輸出高電平,2. TTL或非門(mén),若A、B中有一個(gè)為高電平:,若A、B均為低電平:,T2A和T2B均將截止， T3截止。 T4和D飽和， 輸出為高電平。,T2A或T2B將飽和， T3飽和，T4截止， 輸出為低電平。,邏輯表達(dá)式,vOH,vOL,輸出為低電平的邏輯門(mén)輸出級(jí)的損壞,3

16、.2.5 集電極開(kāi)路門(mén)和三態(tài)門(mén)電路,1.集電極開(kāi)路門(mén)電路,a） 集電極開(kāi)路與非門(mén)電路,b） 使用時(shí)的外電路連接,C） 邏輯功能,OC門(mén)輸出端連接實(shí)現(xiàn)線與,仿真演示74LS03,74LS00（四-2輸入普通與非門(mén)）,2. 三態(tài)與非門(mén)(TSL ),當(dāng)CS= 3.6V時(shí),三態(tài)與非門(mén)真值表,當(dāng)CS= 0.2V時(shí),3.5.1 正負(fù)邏輯問(wèn)題,3.5 邏輯描述中的幾個(gè)問(wèn)題,3.5.2 基本邏輯門(mén)的等效符號(hào)及其應(yīng)用,3.5.1 正負(fù)邏輯問(wèn)題,1. 正負(fù)邏輯的規(guī)定,正邏輯,負(fù)邏輯,3.5 邏輯描述中的幾個(gè)問(wèn)題,正邏輯體制:將高電平用邏輯1表示，低電平用邏輯0表示,負(fù)邏輯體制:將高電平用邏輯0表示，低電平用邏輯1

17、表示,_與非門(mén),采用正邏輯,_或非門(mén),采用負(fù)邏輯,與非 或非,2. 正負(fù)邏輯等效變換,與 或,非 非,3.5.2 基本邏輯門(mén)電路的等效符號(hào)及其應(yīng)用,1、 基本邏輯門(mén)電路的等效符號(hào),與非門(mén)及其等效符號(hào),系統(tǒng)輸入信號(hào)中，有的是高電平有效，有的是低電平有效。,低電平有效，輸入端加小圓圈；高電平有效，輸入端不加 小圓圈。,或非門(mén)及其等效符號(hào),邏輯門(mén)等效符號(hào)的應(yīng)用,利用邏輯門(mén)等效符號(hào)，可實(shí)現(xiàn)對(duì)邏輯電路進(jìn)行變換， 以簡(jiǎn)化電路，能減少實(shí)現(xiàn)電路的門(mén)的種類(lèi)。,74LS00內(nèi)含4個(gè)2輸入與非門(mén),end,控制電路,邏輯門(mén)等效符號(hào)強(qiáng)調(diào)低電平有效,如RE、AL都要求高電平有效，EN高電平有效,3.6 邏輯門(mén)電路使用中的

18、幾個(gè)實(shí)際問(wèn)題,3.6.1 各種門(mén)電路之間的接口問(wèn)題,3.6.2 門(mén)電路帶負(fù)載時(shí)的接口問(wèn)題,1)驅(qū)動(dòng)器件的輸出電壓必須處在負(fù)載器件所要求的輸入電壓范圍，包括高、低電壓值（屬于電壓兼容性的問(wèn)題）。,在數(shù)字電路或系統(tǒng)的設(shè)計(jì)中，往往將TTL和CMOS兩種器件混合使用，以滿足工作速度或者功耗指標(biāo)的要求。由于每種器件的電壓和電流參數(shù)各不相同，因而在這兩種器件連接時(shí)，要滿足驅(qū)動(dòng)器件和負(fù)載器件以下兩個(gè)條件：,2)驅(qū)動(dòng)器件必須對(duì)負(fù)載器件提供足夠大的拉電流和灌電流（屬于門(mén)電路的扇出數(shù)問(wèn)題）；,3.6.1 各種門(mén)電路之間的接口問(wèn)題,負(fù)載器件所要求的輸入電壓,VOH(min) VIH(min),VOL(max) VI

19、L(max),灌電流,IIL,IOL,拉電流,IIH,IOH,對(duì)負(fù)載器件提供足夠大的拉電流和灌電流,驅(qū)動(dòng)電路必須能為負(fù)載電路提供足夠的驅(qū)動(dòng)電流,驅(qū)動(dòng)電路 負(fù)載電路,1、）VOH(min) VIH(min),2、）VOL(max) VIL(max),驅(qū)動(dòng)電路必須能為負(fù)載電路提供合乎相應(yīng)標(biāo)準(zhǔn)的高、低電平,2、 CMOS門(mén)驅(qū)動(dòng)TTL門(mén),VOH（min)=4.9V VOL(max) =0.1V,TTL門(mén)（74系列）： VIH(min) = 2V VIL(max )= 0.8V,IOH（max)=-0.51mA,IIH（max)=20A,VOH(min) VIH(min),VOL(max) VIL(max),帶拉電流負(fù)載,輸出、輸入電壓,帶灌電流負(fù)載?,CMOS門(mén)(4000系列）：,IOL（max)=0.51mA,IIL（max)=-0.4mA，,例 用一個(gè)74HC00與非門(mén)電路驅(qū)動(dòng)一個(gè)74