電工電子學(xué)-門電路和組合邏輯電路.ppt

1、第12章 邏輯門和組合邏輯電路,12.1 邏輯門電路,12.3 組合邏輯電路的分析和設(shè)計,12.4 常用中規(guī)模組合邏輯功能器件,由電子電路實現(xiàn)邏輯運算時，它的輸入和輸出信號都是用電位（或稱電平）的高低表示的。高電平和低電平都不是一個固定的數(shù)值，而是有一定的變化范圍。,門電路是用以實現(xiàn)邏輯關(guān)系的電子電路，與前面所講過的基本邏輯關(guān)系相對應(yīng)。,門電路主要有：與門、或門、非門、與非門、或非門、異或門等。,12.1.1 基本邏輯門電路,12.1 基本門電路,電平的高低一般用“1”和“0”兩種狀態(tài)區(qū)別，若規(guī)定高電平為“1”，低電平為“0”則稱為正邏輯。反之則稱為負(fù)邏輯。若無特殊說明，均采用正邏輯。,1,0

2、,高電平,低電平,1. 與 門電路,(1) 電路,(2) 工作原理,輸入A、B、C全為高電平“1”，輸出 Y 為“1”。,輸入A、B、C不全為“1”，輸出 Y 為“0”。,0V,0V,3V,1. 與 門電路,即：有“0”出“0”， 全“1”出“1”,2. 或門電路,(1) 電路,0V,3V,3V,(2) 工作原理,輸入A、B、C全為低電平“0”，輸出 Y 為“0”。,輸入A、B、C有一個為“1”，輸出 Y 為“1”。,2. 或門電路,即：有“1”出“1”， 全“0”出“0”,3. 非門電路,“0”,“1”,(1) 電路,“0”,“1”,1. 與非門,有“0”出“1”，全“1”出“0”,“非”門

3、,12.1.2 復(fù)合門,2. 或非門,12.1.2 復(fù)合門,有“1”出“0”，全“0”出“1”,例：根據(jù)輸入波形畫出輸出波形,A,B,有“0”出“0”，全“1”出“1”,有“1”出“1”，全“0”出“0”,&,A,3. 與或非門電路,12.1.2 復(fù)合門,邏輯表達(dá)式：,邏輯符號,例： 用 “與非”門構(gòu)成基本門電路,(2)應(yīng)用“與非”門構(gòu)成“或”門電路,(1) 應(yīng)用“與非”門構(gòu)成“與”門電路,由邏輯代數(shù)運算法則：,由邏輯代數(shù)運算法則：,(3) 應(yīng)用“與非”門構(gòu)成“非”門電路,(4) 用“與非”門構(gòu)成“或非”門,由邏輯代數(shù)運算法則：,TTL門電路是雙極型集成電路，與分立元件相比，具有速度快、可靠性

4、高和微型化等優(yōu)點，目前分立元件電路已被集成電路替代。,12.1.3 集成邏輯門,“與非”邏輯關(guān)系,“與非”門,12.1.3 集成邏輯門,74LS00、74LS20管腳排列示意圖,12. 6 組合邏輯電路的分析和設(shè)計,組合邏輯電路框圖,12. 2. 1 組合邏輯電路的分析,(1) 由邏輯圖寫出輸出端的邏輯表達(dá)式,(2) 運用邏輯代數(shù)化簡或變換,(3) 列邏輯狀態(tài)表,(4) 分析邏輯功能,已知邏輯電路,確定,邏輯功能,分析步驟：,例 1：分析下圖的邏輯功能,(1) 寫出邏輯表達(dá)式,(2) 應(yīng)用邏輯代數(shù)化簡,反演律,反演律,(3) 列邏輯狀態(tài)表,邏輯式,(1) 寫出邏輯式,例 2：分析下圖的邏輯功能

5、,化簡,(2) 列邏輯狀態(tài)表,(3) 分析邏輯功能 輸入相同輸出為“1”,輸入相異輸出為“0”,稱為“判一致電路”(“同或門”) ,可用于判斷各輸入端的狀態(tài)是否相同。,邏輯式,例3：分析下圖的邏輯功能,Y,&,&,1,B,A,&,C,1,0,1,A,設(shè)：C=1,封鎖,打開,選通A信號,B,Y,&,&,1,B,A,&,C,0,0,1,設(shè)：C=0,封鎖,選通B信號,打開,例 3：分析下圖的邏輯功能,12. 2. 2 組合邏輯電路的設(shè)計,設(shè)計步驟如下：,例1：設(shè)計一個三人(A、B、C)表決電路。每人有一按鍵，如果贊同，按鍵，表示“1”；如不贊同，不按鍵，表示 “0”。表決結(jié)果用指示燈表示，多數(shù)贊同，

6、燈亮為“1”，反之燈不亮為“0”。,(1) 列邏輯狀態(tài)表,(2) 寫出邏輯表達(dá)式,取 Y=“1”( 或Y=“0” ) 列邏輯式,(3) 用“與非”門構(gòu)成邏輯電路,在一種組合中，各輸入變量之間是“與”關(guān)系,各組合之間是“或”關(guān)系,三人表決電路,例2：設(shè)計一個三變量奇偶檢驗器。 要求: 當(dāng)輸入變量A、B、C中有奇數(shù)個同時為“1”時，輸出為“1”，否則為 “0”。用“與非”門實現(xiàn)。,(1) 列邏輯狀態(tài)表,(2) 寫出邏輯表達(dá)式,(3) 用“與非”門構(gòu)成邏輯電路,解：,(4) 邏輯圖,Y,C,B,A,0,1,0,1,0,例 3: 某工廠有A、B、C三個車間和一個自備電站，站內(nèi)有兩臺發(fā)電機(jī)G1和G2。G

7、1的容量是G2的兩倍。如果一個車間開工，只需G2運行即可滿足要求；如果兩個車間開工，只需G1運行，如果三個車間同時開工，則G1和 G2均需運行。試畫出控制G1和 G2運行的邏輯圖。,設(shè)：A、B、C分別表示三個車間的開工狀態(tài)： 開工為“1”，不開工為“0”； G1和 G2運行為“1”，不運行為“0”。,(1) 根據(jù)邏輯要求列狀態(tài)表,首先假設(shè)邏輯變量、邏輯函數(shù)取“0”、“1”的含義。,邏輯要求：如果一個車間開工，只需G2運行即可滿足要求；如果兩個車間開工，只需G1運行，如果三個車間同時開工，則G1和 G2均需運行。,開工,“1”,不開工,“0”,運行,“1”,不運行,“0”,(1) 根據(jù)邏輯要求列

8、狀態(tài)表,(2) 由狀態(tài)表寫出邏輯式,或由卡圖諾可得相同結(jié)果,(3) 化簡邏輯式可得：,(4) 用“與非”門構(gòu)成邏輯電路,(5) 畫出邏輯圖,在數(shù)字電路中，常用的組合電路有加法器、編碼器、譯碼器、數(shù)據(jù)分配器和多路選擇器等。下面幾節(jié)分別介紹這幾種典型組合邏輯電路的使用方法。,12.3 常用中規(guī)模組合邏輯功能器件,12. 3.1 加法器,二進(jìn)制,十進(jìn)制：09十個數(shù)碼，“逢十進(jìn)一”。,在數(shù)字電路中，為了把電路的兩個狀態(tài) (“1”態(tài)和“0”態(tài))與數(shù)碼對應(yīng)起來，采用二進(jìn)制。,二進(jìn)制：0，1兩個數(shù)碼，“逢二進(jìn)一”。,12. 3.1 加法器,加法器: 實現(xiàn)二進(jìn)制加法運算的電路,進(jìn)位,不考慮低位 來的進(jìn)位,要考

9、慮低位 來的進(jìn)位,1. 半加器,半加：實現(xiàn)兩個一位二進(jìn)制數(shù)相加，不考慮來自低位的進(jìn)位。,邏輯符號：,半加器：,半加器邏輯狀態(tài)表,邏輯表達(dá)式,2. 全加器,全加：實現(xiàn)兩個一位二進(jìn)制數(shù)相加，且考慮來自低位的進(jìn)位。,邏輯符號：,全加器：,(1) 列邏輯狀態(tài)表,(2) 寫出邏輯式,12. 3.2 編碼器,把二進(jìn)制碼按一定規(guī)律編排，使每組代碼具有一特定的含義，稱為編碼。 具有編碼功能的邏輯電路稱為編碼器。,n 位二進(jìn)制代碼有 2n 種組合，可以表示 2n 個信息。,要表示N個信息所需的二進(jìn)制代碼應(yīng)滿足 2n N,1. 二進(jìn)制編碼器,將輸入信號編成二進(jìn)制代碼的電路。,2n個,n位,(1) 分析要求： 輸入

10、有8個信號，即 N=8，根據(jù) 2n N 的關(guān)系，即 n=3，即輸出為三位二進(jìn)制代碼。,例：設(shè)計一個編碼器，滿足以下要求： (1) 將 I0、I1、I7 8個信號編成二進(jìn)制代碼。 (2) 編碼器每次只能對一個信號進(jìn)行編碼，不 允許兩個或兩個以上的信號同時有效。 (3) 設(shè)輸入信號高電平有效。,解：,(2) 列編碼表：,(3) 寫出邏輯式并轉(zhuǎn)換成“與非”式,Y2 = I4 + I5 + I6 +I7,Y1 = I2+I3+I6+I7,Y0 = I1+ I3+ I5+ I7,(4) 畫出邏輯圖,將十進(jìn)制數(shù) 09 編成二進(jìn)制代碼的電路,2. 二 十進(jìn)制編碼器,表示十進(jìn)制數(shù),列編碼表： 四位二進(jìn)制代碼可

11、以表示十六種不同的狀態(tài)，其中任何十種狀態(tài)都可以表示09十個數(shù)碼，最常用的是8421碼。,8421BCD碼編碼表,寫出邏輯式并化成“或非”門和“與非”門,畫出邏輯圖,法二：,十鍵8421碼編碼器的邏輯圖,當(dāng)有兩個或兩個以上的信號同時輸入編碼電路，電路只能對其中一個優(yōu)先級別高的信號進(jìn)行編碼。,即允許幾個信號同時有效，但電路只對其中優(yōu)先級別高的信號進(jìn)行編碼，而對其它優(yōu)先級別低的信號不予理睬。,3. 優(yōu)先編碼器,74LS4147 編碼器功能表,例: 74LS147集成優(yōu)先編碼器(10線-4線),74LS147引腳圖,低電平 有效,12.3.3 譯碼器,譯碼是編碼的反過程，它是將代碼的組合譯成一個特定的

12、輸出信號。,1. 二進(jìn)制譯碼器,狀 態(tài) 表,例：三位二進(jìn)制譯碼器（輸出高電平有效）,寫出邏輯表達(dá)式,邏輯圖,譯碼器,74138集成譯碼器,狀 態(tài) 表,138譯碼器（輸出低電平有效）,74138集成譯碼器功表能,一個3線8線譯碼器能產(chǎn)生三變量函數(shù)的全部最小項。,基于這一點用該器件能夠方便地實現(xiàn)三變量邏輯函數(shù)。,m(1,2,3,4,5,6),構(gòu)成的邏輯電路圖,雙 2/4 線譯碼器,A0、A1是輸入端,74LS139譯碼器功能表,74LS139型譯碼器,2. 二-十進(jìn)制顯示譯碼器,在數(shù)字電路中，常常需要把運算結(jié)果用十進(jìn)制 數(shù)顯示出來，這就要用顯示譯碼器。,1 1 0 1 1 0 1,低電平時發(fā)光,高

13、電平時發(fā)光,2. 七段譯碼顯示器,七段顯示譯碼器狀態(tài)表,12. 3.4 數(shù)據(jù)選擇器和數(shù)據(jù)分配器,在數(shù)字電路中，當(dāng)需要進(jìn)行遠(yuǎn)距離多路數(shù)字 傳輸時，為了減少傳輸線的數(shù)目，發(fā)送端常通過 一條公共傳輸線，用多路選擇器分時發(fā)送數(shù)據(jù)到 接收端，接收端利用多路分配器分時將數(shù)據(jù)分配 給各路接收端，其原理如圖所示。,使能端,多路選擇器,多路分配器,1. 數(shù)據(jù)選擇器,從多路數(shù)據(jù)中選擇其中所需要的一路數(shù)據(jù)輸出。,例：四選一數(shù)據(jù)選擇器,輸出數(shù)據(jù),使能端,由邏輯圖寫出邏輯表達(dá)式,多路選擇器廣泛應(yīng)用于多路模擬量的采集及 A/D 轉(zhuǎn)換器中。,74LS151功能表,例:,用74LS151型8選1數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)式 Y=AB+BC+CA,解：將邏輯函數(shù)式用最小項表示,將輸入變量A、B、C分別對應(yīng)地接到數(shù)據(jù)選 擇器的選擇端A2 、A1 、 A0。由狀態(tài)表可知,將數(shù)據(jù)輸入端D3 、D5 、 D6 、 D7 接“1”，其余輸入端接“0”，即可實現(xiàn)輸出Y，如圖所示。,將輸入變量A、B、C分別對應(yīng)地接到數(shù)據(jù)選擇器的選擇端 A2 、A1 、 A0。由狀態(tài)表可知, 將數(shù)據(jù)輸入端D3 、D5 、 D6 、 D7 接“1”,其余輸入端接“0”,即可實現(xiàn)輸出Y, 如圖所示。,74LS151功能表,2. 數(shù)據(jù)分配器,將一個數(shù)據(jù)分時分送到多個輸出端輸