05962計(jì)算機(jī)組織與結(jié)構(gòu).ppt

1、PART 1 背景與緣起,第1章 組合數(shù)位電路 第2章 擁有記憶能力的數(shù)位電路 第3章 計(jì)算機(jī)系統(tǒng)技術(shù) 第4章 計(jì)算機(jī)效能,PART 1 背景與緣起,第1章 組合數(shù)位電路 第2章 擁有記憶能力的數(shù)位電路 第3章 計(jì)算機(jī)系統(tǒng)技術(shù) 第4章 計(jì)算機(jī)效能,閂鎖、正反器、暫存器 有限狀態(tài)機(jī) 設(shè)計(jì)序向電路 有用的序向部件 可程式化的序向部件 事件的時(shí)脈與時(shí)間,圖2.1閂鎖、正反器、暫存器,圖 2.1,圖 2.2,圖2.2D閂鎖與負(fù)緣觸發(fā)D正反器的操作,圖 2.3,圖2.3使用負(fù)緣觸發(fā)正反器的暫存器對暫存器操作,圖2.4,圖2.4販賣機(jī)硬幣接收裝置的狀態(tài)表與狀態(tài)示意圖,圖2.5,圖2.5Moore與Meal

2、y序向機(jī)器的硬體實(shí)作,表 2.1,表2.1例題2.2定義之JK正反器的狀態(tài)表,圖2.6,圖2.6JK正反器的硬體實(shí)作(例題2.2),表 2.2,表2.2例題2.3選擇狀態(tài)設(shè)定之後硬幣接收裝置的狀態(tài)表,圖2.7,圖2.7硬幣接收裝置的硬體實(shí)作(例題2.3),圖 2.8,圖2.8具有單位元左移跟平行載入功能的暫存器。要,進(jìn)行邏輯左移，序列資料輸入線會(huì)連接到0,圖2.9,圖2.9隨機(jī)存取與FIFO的暫存器檔案,圖2.10記憶體只是一個(gè)大型，單埠的暫存器檔案,圖2.10,圖2.11,圖2.11擁有初始化能力的同步二進(jìn)位計(jì)數(shù)器,圖2.12,圖2.12可程式化序向邏輯的例子,圖2.13,圖2.13決定時(shí)脈

3、週期所需的長度,圖2.14,圖2.14同步器是用來預(yù)防非同步訊號(hào)不適時(shí)的改變可能,造成的時(shí)脈問題發(fā)生,圖2.15,圖2.15使用不重疊之時(shí)脈訊號(hào)的雙時(shí)相時(shí)脈控制,訊號(hào)、邏輯運(yùn)算、邏輯閘 布林函數(shù)及運(yùn)算式 設(shè)計(jì)邏輯閘電路系統(tǒng) 有用的組合部件 可程式化的組合部件 時(shí)間與電路考量,圖1.1一些基本的數(shù)位邏輯電路元件，這本書所使用的運(yùn),圖 1.1,算符號(hào)加以特別標(biāo)注,圖 1.2,圖1.2超過兩個(gè)輸入端或輸入反相訊號(hào)的邏輯閘,圖 1.3,圖1.3AND邏輯閘跟三態(tài)緩衝器可以當(dāng)作控制開關(guān)或活,門來運(yùn)作。反相緩衝器在邏輯上跟NOT邏輯閘相同,圖1.4,圖1.4固接OR讓我們能將數(shù)個(gè)控制訊號(hào)綁在一起,圖1.5

4、,圖1.5用單一邏輯閘符號(hào)表示的邏輯閘陣列,表 1.1,表1.1以一個(gè)簡要的真值表表示三個(gè)七變數(shù)的布林函數(shù)，,，在輸入與輸出列中都包含無關(guān)項(xiàng),表1.2,表1.2布林代數(shù)定律(基本特性),圖1.6兩層的電路及兩種等價(jià)電路,圖1.7,圖1.7用七段顯示器顯示十進(jìn)位數(shù)字。其中有三個(gè)沒有,灰色的小段可選擇性的使用。數(shù)字1有兩種方法顯示，使用右邊的小段為較常見的方法,圖 1.8,圖1.8能夠產(chǎn)生七段顯示器最底部顯示段(3號(hào))的致,能訊號(hào)的邏輯電路,圖1.9,圖1.9多工器，或選擇器，依外界提供之一組選擇或位址訊,號(hào)，選擇數(shù)個(gè)輸入中其中一個(gè)，並將其轉(zhuǎn)送到輸出端,圖1.10 解碼器使用a位元的位址輸入，讓我

5、們從2a個(gè)選項(xiàng),圖1.10,中做選擇。解多工器是一種只有致能訊號(hào)被聲明時(shí)才會(huì)選擇輸出的解碼器,圖1.11,圖1.11 一個(gè)2a-to-a編碼器如果2a個(gè)輸入中有一個(gè)為1，則,對a的編碼器會(huì)輸出一個(gè)a位元的二進(jìn)位數(shù)，等同於該位元對應(yīng)之位址,圖1.12,圖1.12可程式化的連結(jié)及其在PROM中的使用,圖1.13,圖1.13 可程式化的組合邏輯：一般性結(jié)構(gòu)與兩個(gè)稱做,PAL及PLA裝置的種類。圖中未畫出有固定AND陣列(一個(gè)解碼器)以及可程式化OR陣列的PROM,圖1.14,圖1.14出現(xiàn)雜訊之電路的時(shí)序示意圖,圖1.15,圖1.15CMOS傳輸閘，並用其建立2對1多工器,PART 1 背景與緣起,

6、第1章 組合數(shù)位電路 第2章 擁有記憶能力的數(shù)位電路 第3章 計(jì)算機(jī)系統(tǒng)技術(shù) 第4章 計(jì)算機(jī)效能,從組件到應(yīng)用 計(jì)算機(jī)系統(tǒng)與其部件 世代的進(jìn)展 處理器與記憶體技術(shù) 周邊、I/O、通訊 軟體系統(tǒng)與應(yīng)用程式,圖3.1計(jì)算機(jī)系統(tǒng)工程的子領(lǐng)域或觀點(diǎn),圖 3.1,圖 3.2,圖3.2就像建築師一樣，位在工程藝術(shù)以及目標(biāo)手段的,分界上，佔(zhàn)據(jù)了這張示意圖的中間位置，電腦結(jié)構(gòu)者必須調(diào)解許多衝突與互不相容的需求,表 3.1,表3.1單位的倍數(shù)與分?jǐn)?shù)的符號(hào)與字首,請注意：符號(hào)K通常指的是210=1024，因?yàn)橥瑯拥挠浱?hào)不能用在其他符號(hào)已經(jīng)是大寫的倍數(shù)上，所以使用下標(biāo)b來表示相對的2次方數(shù)。當(dāng)在描述記憶體容量時(shí)，永

7、遠(yuǎn)會(huì)推斷有下標(biāo)b，並且可能將之忽略；即32MB跟32MbB代表相同的記憶體數(shù)量。2的次方數(shù)字首讀法為binary-mega等。,圖 3.3,圖3.3計(jì)算機(jī)系統(tǒng)的空間：粗線指向電腦用詞一般代,表的意思,圖3.4,圖3.4用運(yùn)算能力與價(jià)格範(fàn)圍(美元)將計(jì)算機(jī)分類,圖3.5,圖3.5雖然看不見，但是嵌入式計(jì)算機(jī)無處不在。它們,出現(xiàn)在我們的汽車、家電以及許多其它地方裡,圖3.6,圖3.6筆記型電腦，某種常見的可攜式電腦，比桌上型電腦,小上許多，但提供了大致上相同的功能。造成兩者尺寸差異的主要原因?yàn)楹危?圖3.7,圖3.7數(shù)位電腦的(三、四、五、或)六個(gè)主要單元。通,常連結(jié)單元(簡單的匯流排或是更複雜的

8、網(wǎng)路)並不會(huì)明確地被包含在這種示意圖中,表 3.2,表3.2數(shù)位電腦的五個(gè)世代，及其祖先,圖 3.8,圖3.8積體電路部件的製造過程,圖3.9,圖3.9使用視覺化的描繪來說明使用較大晶片導(dǎo)致良率的,劇烈減低,圖3.10處理器效能與DRAM記憶體晶片容量的走勢,圖3.10,(Moore定律),圖3.11,圖3.11處理器、記憶體與其他組件的封裝,表 3.3,表3.3一些輸入、輸出以及雙向I/O裝置,圖3.12,圖3.12磁性與光學(xué)記憶單元,圖3.13,圖3.13不同種類通訊連結(jié)的延遲與頻寬,圖3.14,圖3.14程式設(shè)計(jì)的模型與抽象層級,圖3.15,圖3.15軟體的分類，加上每一類的例子,PAR

9、T 1 背景與緣起,第1章 組合數(shù)位電路 第2章 擁有記憶能力的數(shù)位電路 第3章 計(jì)算機(jī)系統(tǒng)技術(shù) 第4章 計(jì)算機(jī)效能,成本、效能、與成本效能 定義計(jì)算機(jī)效能 效能增益與Amdahl定律 效能度量 vs 效能模型 計(jì)算機(jī)效能報(bào)告 更高效能的探索,表 4.1,表4.1六種客機(jī)的重要特性：所有的數(shù)字都是大約值；有些,跟特定機(jī)型配置有關(guān)，或是參考資料數(shù)值範(fàn)圍的平均,圖4.1把效能的改進(jìn)看做價(jià)格的函數(shù),圖 4.1,圖 4.2,圖4.2以水管來比喻處理能力與I/O能力的不平衡會(huì)造成效,能的瓶頸,圖 4.3,圖4.3較快的步伐不一定表示較短的行走時(shí)間,圖4.4,圖4.4Amdahl定律：如果某工作的比例f沒有被影響，,而其他的1-f部分以p倍的速度執(zhí)行，會(huì)達(dá)到的加速,圖4.5,圖4.5六個(gè)程式在三臺(tái)機(jī)器上的執(zhí)行時(shí)間,表 4.2,表4.2標(biāo)準(zhǔn)指標(biāo)套件的特性整理,圖4.6,圖4.6SPEC標(biāo)準(zhǔn)指標(biāo)的結(jié)果圖例,表 4.3,表4