第6講 觸發(fā)器與時(shí)序電路設(shè)計(jì)方法.ppt

1、觸發(fā)器與時(shí)序電路設(shè)計(jì)方法,一、存貯元件的種類 二、鎖存器舉例 三、觸發(fā)器舉例 四、基于TG的D觸發(fā)器仿真,一、存貯元件的種類,存貯元件：能賦值、能存貯 鎖存器和觸發(fā)器都是存貯元件,鎖存器：,對(duì)鎖存器賦值后，存貯值立即輸出 （基本、同步觸發(fā)器） 電平敏感,觸發(fā)器 ：,對(duì)觸發(fā)器賦值后，存貯值不立即輸出，當(dāng)出現(xiàn)時(shí)鐘邊沿時(shí)輸出存貯值 （邊沿觸發(fā)器） 邊緣敏感,1、動(dòng)態(tài)與靜態(tài),動(dòng)態(tài)： 用寄生電容存數(shù)據(jù) 版圖小，但存儲(chǔ)在電容 器上的能量會(huì)隨時(shí)間消 耗掉 靜態(tài)： 用反相器反饋存數(shù)據(jù) 閉環(huán)鎖存器，準(zhǔn)靜態(tài)鎖 存器,D-type T-type SR-type JK-type,2、功能,按功能分類：,PP. 251

2、,（1）、RS觸發(fā)器,1)、特性表,2)、函數(shù)式（狀態(tài)方程）,PP. 251,2、JK觸發(fā)器,PP. 251,(3)、D觸發(fā)器,PP. 251,D觸發(fā)器,D鎖存器,()基于靜態(tài)CMOS門的鎖存器,二、靜態(tài)鎖存器,CLK=1，Q=D CLK=0，保持,D,D,基本D觸發(fā)器,（）基于傳輸門的靜態(tài)鎖存器, =0: Q=D, =1: Q保持,基于傳輸門的靜態(tài)鎖存器工作過程,Q=D, =0:,基于傳輸門的靜態(tài)鎖存器工作過程, =0: Q=D, =1: Q保持,(3) 鐘控CMOS反向器(C2MOS),符號(hào)圖,電路圖,工作原理, = 0: p1 n1 都截止，輸出懸空 = 1: p1 n1 都導(dǎo)通，實(shí)現(xiàn)反

3、向器的功能,(4) Mux-Based Latches 基于選擇器的鎖存器,Negative latch（負(fù)鎖存器） (transparent when CLK= 0),Positive latch(正鎖存器) (transparent （賦值） When（CLK= 1),CLK,(5) Static Latch based on RAM,PP. 260,(5) Static Latch based on RAM,PP. 260,(6) SSTC的鎖存器,CLK=1，Q=D CLK=0，保持,(6) SSTC的鎖存器工作原理,CLK=1，D=1,=0,=1,0,(6) SSTC的鎖存器工作原理

4、,CLK=1，D=0,=1,=0,0,Clk=1，Q=D，從而實(shí)現(xiàn)了鎖存器的功能,（7） TSPC,Negative latch (transparent when CLK= 0),Positive latch (transparent when CLK= 1),Including Logic in TSPC,AND latch,Example: logic inside the latch,(8) Regenerative latch（再生鎖存器）,f,Q,PP. 258,性能比較,三、觸發(fā)器,觸發(fā)器基本原理 由基本CMOS門構(gòu)成 基于傳輸門的觸發(fā)器 C2MOS電路構(gòu)成的觸發(fā)器 TSPC,概

5、述： Flip-flops,Not transparentuse multiple storage elements to isolate output from input,對(duì)Flip-flops賦值后，存貯值不立即輸出，當(dāng)時(shí)鐘邊沿時(shí)輸出存貯值,Major varieties: master-slave; 主從結(jié)構(gòu) edge-triggered. 邊沿觸發(fā),PP. 259,主從觸發(fā)器, = 1: 主鎖存器有效，接收數(shù)據(jù)；從鎖存器無效，Q輸出保持原來數(shù)據(jù) = 0: 主鎖存器無效；從鎖存器有效，傳遞主鎖存器的信號(hào)，主觸發(fā)器輸出穩(wěn)定，所以Q不改變。,（1）基本CMOS組成的觸發(fā)器,CMOS鎖存器,

6、D,D,D,D,CLOCK=0, CLOCK1主觸發(fā)器工作。 從觸發(fā)器：CLOCK由于先經(jīng)過或門（輸出始終為），封閉。,CLOCK=1, CLOCK0從觸發(fā)器工作。 主觸發(fā)器：CLOCK由于先經(jīng)過與門（輸出始終為0），封閉。,一、Static flip-flops (靜態(tài)觸發(fā)器),基于傳輸門的靜態(tài)觸發(fā)器,這是上邊沿,CLK=1CLK=0主觸發(fā)器工作 CLK=0CLK=1從觸發(fā)器工作 上升沿工作（取上升沿之前的數(shù)據(jù)）,（）Master-Slave (Edge-Triggered) Register,這是上邊沿,() Static flip-flops based on RAM,這是下邊沿,四、D

7、ynamic Latches (動(dòng)態(tài)鎖存器),(1) 基于傳輸門的Dynamic Latches,Cg: 存貯節(jié)點(diǎn)的寄生電容 主要由反相器的柵電容組成,PP. 252,1. Operation, =1: ？, =0: ？, = 0: transmission gate is off, inverter output is determined by storage node. = 1: transmission gate is on, inverter output follows D input.,PP. 252,2. Layout,3. 特點(diǎn) 電路簡(jiǎn)點(diǎn) 動(dòng)態(tài)電容會(huì)放電,PP. 254,(2

8、) Clocked CMOS Latches (C2MOS Latches) 鐘控CMOS鎖存器,Q,(D), =1: ？, =0: ？,特點(diǎn) 電路簡(jiǎn)點(diǎn) 動(dòng)態(tài)電容會(huì)放電,Operation,PP. 256,Clocked inverter,symbol,circuit,PP. 256,Clocked inverter operation, = 0: both clocked transistors are off, output is floating. = 1: both clocked inverters are on, acts as an inverter to drive outpu

9、t.,symbol,circuit,PP. 256,(3) Quasi-static Latches 準(zhǔn)靜態(tài)鎖存器,LD =0: Q存貯,2 =0: 正反饋斷開， 電路成動(dòng)態(tài)Latch,Operation,LD =1: Q=D,2 =1:存貯節(jié)點(diǎn)形成正反饋， 電路成靜態(tài)鎖存器,(D),Q,PP. 255,四、Dynamic flip-flops (動(dòng)態(tài)觸發(fā)器),(1) 基于傳輸門的Dynamic flip-flops,這是上邊沿,master,slave, =0：賦值, =1：內(nèi)部Q保存， slave輸出改變,內(nèi)部的Q,（2）C2MOS,（3）TSPC Register（真單相鐘控寄存器）,這

10、是上邊沿,（3）TSPC Register（真單相鐘控寄存器）,CLK=0時(shí),=1,=D,保持,（3）TSPC Register（真單相鐘控寄存器）,CLK=1時(shí),= D,D,D,上升沿觸發(fā),四、 Design of Sequential machines,一、FSM,二、設(shè)計(jì)方法與特點(diǎn),三、設(shè)計(jì)實(shí)例,PP. 260,一、FSM structure FSM - finite state machine 有限狀態(tài)機(jī),輸入,輸出,狀態(tài)信號(hào),驅(qū)動(dòng)（激勵(lì)信號(hào)),1、FSM structure,PP. 261-264,、輸出方程,2、驅(qū)動(dòng)方程,組合邏輯,3、狀態(tài)方程,2、FSM三個(gè)基本方程,觸發(fā)器特性方程,設(shè)計(jì)的一般步驟,1、確定輸入變量、輸出變量、狀態(tài) （通過分析問題） 2、作出狀態(tài)圖 （根據(jù)問題含義） 3、狀態(tài)簡(jiǎn)化。即消除冗余狀態(tài)。 4、確定狀態(tài)編碼，畫出卡諾圖 5、寫出三個(gè)方程；選定觸發(fā)器，寫出觸發(fā)器的激勵(lì)函數(shù) 6、畫出邏輯電路圖 7、電路用觸發(fā)器(D, JK)和與非門 （用CMOS晶體管級(jí)，版圖實(shí)現(xiàn)),設(shè)計(jì)要求：完成給定的功能,二、設(shè)計(jì)方法與特點(diǎn),三、設(shè)計(jì)實(shí)例,十進(jìn)制計(jì)數(shù)器為例 作為自主學(xué)習(xí)作業(yè) （PSPICE仿真）,1、狀態(tài)圖,2、卡諾圖,3、驅(qū)動(dòng)方程,4、門級(jí)電路圖