數(shù)字電子技術自測練習第5-章

1、第 1 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 單項選擇題,1、時序邏輯電路在結構上 ( ) 。,根據(jù)時序邏輯電路任一時刻的輸出信號，不僅取決于該時刻的輸入信號，還與輸入信號作用前電路所處的狀態(tài)有關的功能特點，在結構上必須有存儲電路記憶電路以前所處的狀態(tài)。,第 2 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 單項選擇題,2、同步時序邏輯電路和異步時序邏輯電路的區(qū)別在于異步時序邏輯 電路 ( ) 。,異步時序邏輯電路在結構上，各觸發(fā)器的時鐘端不接到同一個時鐘信號上，沒有統(tǒng)一的時鐘脈沖控制，狀態(tài)變化時不和時鐘脈沖同步 。,第 3 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 單項選擇題,3、圖示

2、各邏輯電路中，為一位二進制計數(shù)器的是 ( ) 。,第 4 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 單項選擇題,4、從0開始計數(shù)的N進制增量計數(shù)器，最后一個計數(shù)狀態(tài)為 ( ) 。,從0開始計數(shù)的N進制增量計數(shù)器，其計數(shù)狀態(tài)依次是0、1、2、 N1 ，共 N 個計數(shù)狀態(tài)。,第 5 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 單項選擇題,5、由 n 個觸發(fā)器構成的計數(shù)器，最多計數(shù)個數(shù)為 ( ) 。,每個觸發(fā)器 Q 端有 0、1 兩種可能狀態(tài)， n 個觸發(fā)器有 2n 種可能的狀態(tài)，最多計數(shù)個數(shù)為 2n 個 。,第 6 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 單項選擇題,6、若構成一個十二進制計

3、數(shù)器，所用觸發(fā)器至少 ( ) 。,進制數(shù) N = 12，設觸發(fā)器的個數(shù)為n，按 N 2n 關系計算n ，并取最小整數(shù)， n = 4。,第 7 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 單項選擇題,7、 3位移位寄存器組成的環(huán)形計數(shù)器，其進制數(shù)為 ( ) 。,n 位環(huán)形計數(shù)器，由 n 個觸發(fā)器構成，有效狀態(tài)數(shù) = n 。 計數(shù)器的進制數(shù) = 有效狀態(tài)數(shù) 。,第 8 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 單項選擇題,8、 3位移位寄存器組成的扭環(huán)形計數(shù)器，其進制數(shù)為 ( ) 。,n 位扭環(huán)形計數(shù)器，由 n 個觸發(fā)器構成，有效狀態(tài)數(shù) = 2 n 。 計數(shù)器的進制數(shù) = 有效狀態(tài)數(shù) 。,第 9

4、 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 單項選擇題,9、 4 位環(huán)形計數(shù)器中，無效狀態(tài)的個數(shù)為 ( ) 。,n 位環(huán)形計數(shù)器，由 n 個觸發(fā)器構成，共有 2n 個狀態(tài)， 有效狀態(tài)數(shù) = n ，無效狀態(tài)數(shù) = 2n n 。,第 10 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 單項選擇題,10、 n 位觸發(fā)器構成的扭環(huán)形計數(shù)器，其無效狀態(tài) 的個數(shù)為 ( ) 。,n 位扭環(huán)形計數(shù)器，由 n 個觸發(fā)器構成，共有 2n 個狀態(tài)， 有效狀態(tài)數(shù) = 2n ，無效狀態(tài)數(shù) = 2n 2n 。,第 11 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 單項選擇題,11、4個觸發(fā)器構成的8421BCD碼計數(shù)器，

5、其無關狀態(tài)的個數(shù)為( ) 。,8421BCD碼計數(shù)器為十進制計數(shù)器，有效狀態(tài)數(shù)為10個， 4個觸發(fā)器共有 24 = 16 個狀態(tài)，無效狀態(tài)數(shù) = 1610 = 6個。,第 12 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 單項選擇題,12、下列計數(shù)器中，每次狀態(tài)轉換時只有一位觸發(fā)器的狀態(tài)發(fā)生變化 的是 ( ) 。,第 13 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 單項選擇題,13、下列計數(shù)器中，不存在無效狀態(tài)的是 ( ) 。,n 個觸發(fā)器構成的n 位二進制計數(shù)器， 2n 個狀態(tài)全部為有效狀態(tài)，不存在無效狀態(tài)。,第 14 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 單項選擇題,14、下列狀態(tài)

6、中，不是 4 位扭環(huán)形計數(shù)器輸出狀態(tài)的是 ( ) 。,第 15 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 單項選擇題,15、異步計數(shù)器如圖示，若觸發(fā)器當前狀態(tài)Q3 Q2 Q1為110，則在時 鐘作用下，計數(shù)器的下一狀態(tài)為 ( ) 。,第 16 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 單項選擇題,16、異步計數(shù)器如圖示，若觸發(fā)器當前狀態(tài)Q3 Q2 Q1為011，則在時 鐘作用下，計數(shù)器的下一狀態(tài)為 ( ) 。,第 17 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 單項選擇題,17、由4位二進制計數(shù)器74LS161構成的任意進制計數(shù)器電路如圖示， 計數(shù)時的最小狀態(tài)是 ( ) 。,圖示電路，構

7、成任意進制計數(shù)器所用的方法為進位輸出 C置于差數(shù)法 。計數(shù)范圍為： 預置數(shù)輸入端的數(shù)值 0110 使進位輸出 C 為1時的狀態(tài)1111 計數(shù)時的最小狀態(tài)是0110 。,第 18 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 單項選擇題,18、由4位二進制計數(shù)器74LS161構成的任意進制計數(shù)器電路如圖示， 計數(shù)器的有效狀態(tài)數(shù)為 ( ) 。,圖示電路，構成任意進制計數(shù)器所用的方法為 復位 法 。 計數(shù)范圍為： 預置數(shù)輸入端的數(shù)值 0000 使 為0時的狀態(tài)1001 共10個有效狀態(tài)。,第 19 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 單項選擇題,19、由4位二進制計數(shù)器74LS161構成的任意

8、進制計數(shù)器電路如圖示， 計數(shù)器的最大狀態(tài)是 ( ) 。,圖示電路，構成任意進制計數(shù)器所用的方法為 復位 法 。 計數(shù)范圍為： 預置數(shù)輸入端的數(shù)值 0000 使 為0時的狀態(tài)1001 共10個有效狀態(tài)，計數(shù)器的最大狀態(tài)是1001。,第 20 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 單項選擇題,20、下列器件中，具有串行并行數(shù)據(jù)轉換功能的是 ( ) 。,移位寄存器采用串行輸入、并行輸出的工作方式，可實現(xiàn)串行并行數(shù)據(jù)的轉換。,第 21 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 單項選擇題,21、一個4位串行數(shù)據(jù)輸入的移位寄存器，時鐘脈沖頻率為1kHz， 完成轉換4位并行數(shù)據(jù)輸出的時間為 ( )

9、 。,移位寄存器采用串行輸入、并行輸出的方式工作時，每作用1個時鐘脈沖CP信號輸入1位數(shù)據(jù)， 4位串行數(shù)據(jù)輸入需作用4個時鐘脈沖CP信號。 時鐘脈沖CP信號的周期 TCP = 1/1000 = 0.001s = 1ms 完成4位串行數(shù)據(jù)輸入轉換并行數(shù)據(jù)輸出的時間為= 41=4ms,第 22 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 填空題,1、時序邏輯電路在任一時刻的穩(wěn)定輸出不僅與當時的輸入有關， 而且還與 有關。,輸入信號作用前電路所處的狀態(tài),時序邏輯電路在結構上，有存儲電路記憶電路以前所處的狀態(tài)，從而使任一時刻的輸出信號，不僅取決于該時刻的輸入信號，還與輸入信號作用前電路所處的狀態(tài)有關。

10、,第 23 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 填空題,2、時序邏輯電路在結構上有兩個特點：其一是包含由觸發(fā)器等構成的 電路，其二是內部存在 通路。,存儲 反饋,時序邏輯電路用觸發(fā)器等存儲電路記憶電路以前所處的狀態(tài)；時序邏輯電路的內部反饋將電路的輸出狀態(tài)反饋到組合邏輯電路的輸入端，與輸入信號一起共同決定組合邏輯電路的輸出。,第 24 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 填空題,3、時序邏輯電路的 “現(xiàn)態(tài)” 反映的是 時刻電路狀態(tài)變化的結果，而 “次態(tài)” 則反映的是 時刻電路狀態(tài)變化的結果。,以前 當前,當前輸入信號 作用后，時序邏輯電路狀態(tài)變化的結果為新的狀態(tài) ，稱為“次態(tài)”

11、；當前輸入信號 作用前，時序邏輯電路所處的狀態(tài) ，稱為“現(xiàn)態(tài)” ，它是以前時刻輸入信號作用后電路狀態(tài)變化的結果。,第 25 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 填空題,4、時序邏輯電路按其不同的狀態(tài)改變方式，可分為 時序 邏輯電路和 時序邏輯電路兩種。前者設置統(tǒng)一的時鐘脈 沖，后者不設置統(tǒng)一的時鐘脈沖。,同步 異步,同步時序邏輯電路在結構上，各觸發(fā)器的時鐘端接到同一個時鐘信號上，有統(tǒng)一的時鐘脈沖控制，狀態(tài)變化時和時鐘脈沖同步 。 異步時序邏輯電路在結構上，各觸發(fā)器的時鐘端不接到同一個時鐘信號上，沒有統(tǒng)一的時鐘脈沖控制，狀態(tài)變化時不和時鐘脈沖同步 。,第 26 頁,數(shù)字電子技術 第 5

12、章 時序邏輯電路 填空題,5、時序邏輯電路的輸出不僅是當前輸入的函數(shù)，同時也是當前狀態(tài)的函數(shù)，這類時序邏輯電路稱為 型時序邏輯電路； 時序邏 輯電路的輸出僅是當前狀態(tài)的函數(shù)， 而與當前輸入無關， 或者不存在獨立設置的輸出， 而以電路的狀態(tài)直接作為輸出， 這類時序邏輯電路稱為 型時序邏輯電路。,Mealy Moore,Mealy 型時序邏輯電路，輸出信號不僅取決于前輸入的函數(shù)，同時還是當前狀態(tài)的函數(shù)。 Moore型時序邏輯電路，輸出信號僅是當前狀態(tài)的函數(shù)。,第 27 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 填空題,6、根據(jù)觸發(fā)器時鐘脈沖作用方式的不同，計數(shù)器有 計數(shù)器 和 計數(shù)器之分。前者所

13、有觸發(fā)器在同一個時鐘脈沖作用下 同時翻轉，后者觸發(fā)器狀態(tài)的翻轉并不按統(tǒng)一的時鐘脈沖同時進行。,同步 異步,同步計數(shù)器在結構上，各觸發(fā)器的時鐘端接到同一個時鐘信號上，有統(tǒng)一的時鐘脈沖控制，狀態(tài)變化時和時鐘脈沖同步 。 異步計數(shù)器在結構上，各觸發(fā)器的時鐘端不接到同一個時鐘信號上，沒有統(tǒng)一的時鐘脈沖控制，狀態(tài)變化時不和時鐘脈沖同步 。,第 28 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 填空題,7、根據(jù)計數(shù)過程中，數(shù)字增、減規(guī)律的不同，計數(shù)器可分為 計數(shù)器、 計數(shù)器和可逆計數(shù)器三種類型。,加法 減法,加法計數(shù)器：在時鐘脈沖CP作用下，計數(shù)器遞增規(guī)律計數(shù)。 減法計數(shù)器：在時鐘脈沖CP作用下，計數(shù)器遞

14、減規(guī)律計數(shù)。 可逆計數(shù)器：在時鐘脈沖CP作用下，計數(shù)器可遞減規(guī)律計數(shù)、可遞減規(guī)律計數(shù)。,第 29 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 填空題,8、計數(shù)器工作時，對 出現(xiàn)的個數(shù)進行計數(shù)。,時鐘脈沖CP,計數(shù)器，在時鐘脈沖CP作用下進行狀態(tài)轉換，并用不同的狀態(tài)反應時鐘脈沖CP出現(xiàn)的個數(shù)。,第 30 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 填空題,9、構成一個2n 進制計數(shù)器，共需要 個觸發(fā)器。,n,在二進制計數(shù)器中， 進制數(shù) N 和觸發(fā)器個數(shù) n 的關系為 N = 2n,第 31 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 填空題,10、3位環(huán)形計數(shù)器是 進制的計數(shù)器；3位扭環(huán)形計數(shù)器是 進制的計數(shù)器。,3 6,3 位環(huán)形計數(shù)器，有3個有效狀態(tài)，為 3 進制計數(shù)器； 3 位扭環(huán)形計數(shù)器，有 2 3 = 6 個有效狀態(tài)，為 6 進制計數(shù)器。,第 32 頁,數(shù)字電子技術 第 5 章 時序邏輯電路 填空題,11、8 位移位寄存器，串行輸入時需經過 CP 脈沖作用 后，8 位數(shù)碼才能全部移入寄存器中。,移位寄存器采用串行方式輸入數(shù)據(jù)，每作用1個時鐘脈沖CP信號輸入1位數(shù)據(jù)， 8位串行數(shù)據(jù)輸入需作用8個時鐘脈沖CP 信號