計算機系統(tǒng)結構課后題

1、 例題 1.1假設將某一部件的處理速度加快到10 倍，該部件的原處理時間僅為整個運行時間的 40%，則采用加快措施后能使整個系統(tǒng)的性能提高多少？ 解答 由題意可知： Fe=0.4, Se=10，根據(jù) Amdahl 定律，加速比為：Sn=1/(0.6+0.4/10)=1.56 例題 1.2采用哪種實現(xiàn)技術來求浮點數(shù)平方根FPSQR 的操作對系統(tǒng)的性能影響較大。假設 FPSQR 操作占整個測試程序執(zhí)行時間的20%。一種實現(xiàn)方法是采用FPSQR 硬件，使FPSQR 操作的速度加快到10 倍。另一種實現(xiàn)方法是使所有浮點數(shù)據(jù)指令的速度加快，使FP 指令的速度加快到 2 倍，還假設 FP 指令占整個執(zhí)行時

2、間的 50%。請比較這兩種設計方案。 解答 分別計算出這兩種設計方案所能得到的加速比： 例題 1.2 解答 =(4*25%)+(1.33*75%)=2.0方案 1： CPI1=CPI 原-2%* （ CPI 老 1-CPI 新 1） =2.0-2%* （ 20-2） =1.64方案 2： CPI2=CPI 原-25%* （ CPI 老 2-CPI 新 2） =2.0-25%* （ 4-2） =1.5方案 2 的加速比 =CPU 時間 原/CPU 時間 2=IC* 時鐘周期 *CPI 原 / IC* 時鐘周期 *CPI 2=2/1.5=1.33 習題 1.17 假設高速緩存Cache 工作速度為

3、主存的則采用 Cache 后，能使整個存儲系統(tǒng)獲得多高的加速比5 倍，且 Cache 被訪問命中的概率為Sp？90%， 解答 我們首先對新的存儲系統(tǒng)的性能做以下的假設：在 Cache 不命中的情況下， 對 Cache的訪問不會額外損失時間，即：首先，決定Cache 是否命中所用的時間可以忽略；其次，在從主存向 Cache 傳輸?shù)耐瑫r， 數(shù)據(jù)也被傳輸給使用部件（不需要再從Cache 中讀取） 。這樣，新的存儲系統(tǒng)中，平均存取時間分為兩個部分：Tnew _ averageTmissRmissThitRhitTmainRmissTCacheRhit其中， R 表示各種情況所占的比例。根據(jù)加速比的計算

4、公式,Told _ averageTmain13.57SpTmainRmissTCacheRhit10.15Tnew_ average0.9 習題 1.19 解答 CPI CPIi Ii /Ic 45000/10 5（ 32000 2） /105（ 15000 2） /105（ 8000 2） /105 1.55MIPS (40 106)/(1.55 106) 25.8MIPSTe 105/(25.8 106) 3.88ms 習題 1.20 某工作站采用時鐘頻率為15MHz 、處理速率為10MIPS 的處理機來執(zhí)行一個已知混合程序。 假定每次存儲器存取為1 周期延遲、 試問：（ 1）此計算機的

5、有效 CPI 是多少？（2）假定將處理機的時鐘提高到30MHz ，但存儲器子系統(tǒng)速率不變。這樣，每次存儲器存取需要兩個時鐘周期。如果30%指令每條只需要一次存儲存取，而另外5%每條需要兩次存儲存取，還假定已知混合程序的指令數(shù)不變，并與原工作站兼容， 試求改進后的處理機性能。 解答 （ 1）由 MIPS = 時鐘頻率 /（ CPI 106）， 則有： CPIA = 時鐘頻率 /（MIPS106）= 1.5。（2）當時鐘頻率為 15MHZ 時，假設不進行存儲操作指令的CPI 為 x，則要進行一次存儲操作指令的 CPI 為 1+ x，要進行二次存儲操作指令的CPI 為 2+ x ，因此有：1.5 =

6、 x 65% +（ 1+ x ）30% +（ 2+ x） 5%解得 x = 1.1當時鐘頻率為30MHZ 時，不進行存儲操作指令的CPI 不變?yōu)?1.1，要進行一次存儲操作指令的 CPI 為 2+ x = 3.1 ，要進行二次存儲操作指令的CPI 為 4+ x = 5.1 ，因此平均 CPI 為：CPIB = 1.1 65% + 3.1 30%+ 5.15% = 1.9所以 MIPSB =時鐘頻率 /（ CPIB106） =（ 30106） /（ 1.9 106） = 15.8 習題 2.13一個處理機共有10 條指令，各指令在程序中出現(xiàn)的概率如下表:指令信號概率Huffman 編砝碼2/8

7、擴展編砝碼3/7 擴展編砝碼1 0.25 0.20 3 0.15 4 0.10 5一個處理機共有10 條指令，各指令在程序中出現(xiàn)的概率如下表:出現(xiàn)指令信號出現(xiàn)概率Huffman 編砝碼2/8 擴展編砝碼3/7 擴展編砝碼1 0.252 0.2030.154 0.105 0.0860.087 0.058 0.049 0.0310 0.02(1) 采用最優(yōu)Huffman 編碼法（信息熵）計算這10 條指令的操作碼最短平均長度。(2) 采用 Huffman 編碼法編寫這 10 條指令的操作碼，并計算操作碼的平均長度，計算與最優(yōu) Huffman 編碼法（信息熵）相比的操作碼信息冗余量。將得到的操作碼編

8、碼和計算的結果填入上面的表中。(3) 采用 2/8 擴展編碼法編寫這 10 條指令的操作碼， 并計算操作碼的平均長度， 計算與最優(yōu)Huffman 編碼法相比的操作碼信息冗余量。 把得到的操作碼編碼和計算的結果填入上面的表中。(4) 采用 3/7 擴展編碼法編寫這 10 條指令的操作碼， 并計算操作碼的平均長度， 計算與最優(yōu)Huffman 編碼法相比的操作碼信息冗余量。 把得到的操作碼編碼和計算的結果填入上面的表中。解答 習題 2.14一臺模型機共有7 條指令，各指令的使用頻度分別是35、 25、 20、 10、 5、 3、2，有 8 個通用數(shù)據(jù)寄存器，2 個變址寄存器。(1) 要求操作碼的平均

9、長度最短，請設計操作碼的編碼，并計算所設計操作碼的平均長度。(2) 設計 8 位字長的寄存器寄存器型指令 3 條，16 位字長的寄存器存儲器型變址尋址方式指令 4 條，變址圍不小于正、負 127。請設計指令格式，并給出各字段的長度和操作碼的編碼。解答 習題2.15某處理機的指令字長為地址字段的長度均為(1) 如果雙地址指令有16 位，有雙地址指令、單地址指令和零地址指令三類，并假設每個6 位。15 條，單地址指令和零地址指令的條數(shù)基本相同，問單地址指令和零地址指令各有多少條？并且為這三類指令分配操作碼。(2) 如果要求三類指令的比例大致為1： 9： 9，問雙地址指令、單地址指令和零地址指令各有

10、多少條？并且為這三類指令分配操作碼。解答 (1) 雙地址指令格式為：466操作碼地址碼 1地址碼 2單地址指令格式為：106操作碼地址碼零地址指令格式為： 16操作碼雙地址指令15 條，操作碼為： 00001110；單地址指令26-1=63 條，操作碼為： 1111 0000001111 111110零地址指令26=64 條，操作碼為： 1111 111111 0000001111 111111 111111(2) 雙地址指令 14 條，地址碼： 00001101；單地址指令26*2-2 = 126條， 1110 0000001110 111110，1111 0000001111 111110

11、；零地址指令128 條 1111 111111 0000001111 111111 111111。 習題 3.1什么是存儲系統(tǒng)？對于一個由兩個存儲器M1 和 M2 構成的存儲系統(tǒng)，假設M1 的命中率為 h，兩個存儲器的存儲容量分別為s1 和 s2，存取時間分別為 t1 和 t2，每千字節(jié)的成本分別為 c1 和 c2。在什么條件下，整個存儲系統(tǒng)的每千字節(jié)平均成本會接近于c2？該存儲系統(tǒng)的等效存取時間ta 是多少？假設兩層存儲器的速度比r=t2/t1 ，并令 e=t1/ta 為存儲系統(tǒng)的訪問效率。試以r 和命中率 h 來表示訪問效率e。如果 r=100，為使訪問效率e0.95，要求命中率h 是多少

12、？對于中的命中率實際上很難達到，假設實際的命中率只能達到0.96。現(xiàn)在采用一種緩沖技術來解決這個問題。 當訪問 M1 不命中時， 把包括被訪問數(shù)據(jù)在的一個數(shù)據(jù)塊都從 M2 取到 M1 中，并假設被取到 M1 中的每個數(shù)據(jù)平均可以被重復訪問 5 次。請設計緩沖深度（即每次從 M2 取到 M1 中的數(shù)據(jù)塊的大?。?。解答 習題3.3要求完成一個兩層存儲系統(tǒng)的容量設計。第一層M1 是 Cache，其容量有三種選擇： 64KB 、 128KB 和 256KB ，它們的命中率分別為0.7、 0.9 和 0.98；第二層 M2 是主存儲器，其容量為4MB 。并設兩個存儲器的存取時間分別為t1 和 t2，每千

13、字節(jié)的成本分別為 c1 和 c2。如果 c1=20c2 和 t2=10t1 。 在 t1=20ns 的條件下，分別計算三種存儲系統(tǒng)的等效存取時間。 如果 c2=0.2 美元 /KB ，分別計算三種存儲系統(tǒng)每千字節(jié)的平均成本。 對三種存儲系統(tǒng)的設計作一個比較，并分別按平均成本和等效存取時間指出它們性能的排列次序。 根據(jù)等效存取時間和平均成本的乘積，選擇最優(yōu)的設計。解答 （ 1）t = ht1 + (1 h)t2,當 cache 為 64k 時， t = 0.7*20ns + (1-0.7)*200ns = 74ns ；當 cache=128k 時， t=38ns；當 cache=256k 時，t

14、=23.6ns（2）按照公式：cc1 s 1c2 s 2s 1s2cache=64k, c=0.2585 美元 /k 字節(jié)；cache=128k, c=0.3152 美元 /k 字節(jié)；cache=256k ， c=0.4235 美元 /k 字節(jié)（3）按等效訪問時間由小到大排序，容量分別為：256k，128k ， 64k按每字節(jié)平均價格由小到大排序，分別為：64k, 128k, 256k（ 4） 19.129 ns.美元 /k 字節(jié) ； 11.9776 ns.美元 /k 字節(jié)； 9.9946 ns.美元 /k 字節(jié)；選 256k 的 cache 最優(yōu) 習題 3.7有 16 個存儲器模塊，每個模塊

15、的容量為4M 字節(jié)，字長為32 位?，F(xiàn)在要用這16 個存儲器模塊構成一個主存儲器，有如下幾種組織方式：方式 1： 16 個存儲器模塊采用高位交叉方式構成存儲器。方式 2： 16 個存儲器模塊構成并行訪問存儲器。方式 3： 16 個存儲器模塊采用低位交叉方式構成存儲器。方式 4： 2 路高位交叉8 路低位交叉構成存儲器。方式 5： 4 路高位交叉4 路低位交叉構成存儲器。方式 6： 4 路并行訪問4 路低位交叉構成存儲器。 寫出各種存儲器的地址格式。 比較各種存儲器的優(yōu)缺點。 不考慮訪問沖突，計算各種存儲器的頻帶寬度。 畫出各種存儲器的邏輯示意圖。解答 (1)主存地址格式：區(qū)號 E區(qū)組號 G11

16、(2)Cache 地址格式：組號組塊號11(3) 主存與 Cache 中各個塊的映象對應關系：組0塊0C0塊1C1組1塊0C2塊1C3組塊號 B塊地址 W14塊地址4塊0B0塊1B1區(qū)0 塊0B2塊1B3塊0B4塊1B5塊0B6 區(qū)1塊1B7(4) Cache 的塊地址流情況：B6B2B4B1B4B6B3B0B4B5B7B3C2C3C0C1C0C2C3C1C0C1C2C3(5) FIFO 中 Cache 的塊命中率：3/12 25%(6) LFU 中 Cache 的塊命中率：4/12 33.3%(7) 改為全相聯(lián)映象后：FIFO 中塊命中率：4/12 33.3%LFU 中塊命中率：3/12 2

17、5%(8) 這時 Cache 的命中率：1 8/(16 12) 95.8% 習題 5.8用一條 5 個功能段的浮點加法器流水線計算F 。每個功能段的延遲時間均相等，流水線的輸出端與輸入端之間有直接數(shù)據(jù)通路，而且設置有足夠的緩沖寄存器。要求用盡可能短的時間完成計算，畫出流水線時空圖，計算流水線的實際吞吐率、加速比和效率。解答 123456789123456789123456789123456789123456789123456789101112131415161718192121吞吐率： TP9t21加速比： S=9*5/21=15/7效率： E59 t3521 t7 習題 5.11 一條有 4 個功能段的非線性流水線， 每個功能段的延遲時間都相等， 都為 20ns，它的預約表如下 ：(1) 寫出流水線的禁止集合和初始沖突向量。畫出調(diào)度流水線的狀態(tài)圖。求流水線的最小啟動循環(huán)和最小平均啟動距離。求平均