四路輸出DA轉(zhuǎn)換器DAC8420及其應(yīng)用

1、1四路輸出DA轉(zhuǎn)換器DAC8420及其應(yīng)用DAC 8 4 2 0的主要特點DAC 8 4 2 0是AD公司生產(chǎn)的四路 輸出12位DAC。該DAC具有高速串行接口，而且功耗很低，能廣泛應(yīng)用于伺服系統(tǒng) 控制、過程自動化控制及ATE中。其主要特點如下可選擇單極或雙極模式；復(fù)位后，輸出置0或置中 間值；電源選擇廣泛，單+5V15V均可；范文先生網(wǎng)收集整理采用16腳PDIP、CERDIP或SOIC封裝。2DAC 8 4 2 0的引腳功能DAC 8 4 2 0的引腳排列如圖1所示， 各引腳功能及使用說明如下VDD正電源，范圍為+5V+15V;V SS負電源，范圍為015V;GND數(shù)字地。CLK系統(tǒng)串行時鐘

2、輸入，邏輯上與CS信號相或。在時鐘上升沿，由SDI輸入的串行數(shù)據(jù)將進入DAC內(nèi)部的串/并 轉(zhuǎn)換寄存器。CLR異步清除，低有效?？捎糜趯?nèi)部寄存器A到D置0或者置為中間值具體由CLSEL決定。但數(shù)據(jù)在轉(zhuǎn)換寄存器時不受該控制信號的影響。CLSEL該端為低時，CLR將寄存器A到D置0;為高時，CLR將其置為中間值；CS片選信號，低有效。與CLK信號相或。LD異步DAC寄存器載入控制，低有效。在LD的下降沿，串行輸入寄存器里面的數(shù)據(jù)將移到寄存器AD。當LD為低時，輸入數(shù)據(jù)必須保持穩(wěn)定。SDI串行數(shù)據(jù)輸入。在輸入的16位數(shù)據(jù)中，頭兩位A1、A2用于選擇寄存器AD，后12位D11D0是具體數(shù)值，輸入的數(shù)據(jù)

3、先進入DAC內(nèi)部的串/ 并轉(zhuǎn)換寄存器。注意，當CS為咼時，該數(shù)據(jù)無效。具 體 的 數(shù) 據(jù) 輸 入 格 式 如01234567891011121314151211109876543210 VREF HI參考電壓高值端，取值范圍是VDD-2.5VVREFLO+2.5V;VREFLO參考電壓低值端，當輸入為0時，輸出為VREFLO，取值范圍為 VSSVREFHI-2.5V。VOUTAVOUTD電壓輸出端。圖2 3多路輸出D/A轉(zhuǎn)換電路DAC8420能廣泛應(yīng)用于各種伺服控 制和工業(yè)過程控制系統(tǒng)中，特別是在目前日益先進的智能化儀表中如總線 儀表、轉(zhuǎn)換器等，其應(yīng)用將更加廣泛。圖2是采用Motorola公司

4、的16位微處理器MC68HC9 12作為主控芯片，通過DAC8420對CPU輸出的數(shù)字信號進行 模數(shù)和V/I轉(zhuǎn)換的接口電路。由于本設(shè)計要求輸出42 0mA電流，而DAC的電壓輸出范圍選在15V,故參考電壓的選擇分別是VREFLO=0VREFHI= +5V。REF02用于提供+5V基準電壓。由于DAC的輸出范圍是VREF HIVREFLO,因此，DAC輸出的最小值需利用軟件來進行校正，以便充分 發(fā)揮軟件優(yōu)勢，降低硬件成本。圖3由于MC68HC912的串行通信接口 SCI可以方便的與DAC接口，因此，DAC和MC68HC912之間采用光電隔離來實現(xiàn) 數(shù)模隔離。MC68HC912向DAC寫數(shù)據(jù)時，先將CS信號置0，并將LD信號置1，然后由MOSI引腳將符合DAC 8 4 2 0格式的數(shù)據(jù)分為 兩個字節(jié)輸出。當數(shù)據(jù)輸出完畢以后，再將