基于CPLD的直流電機PWM控制器設(shè)計

1、畢業(yè)設(shè)計題目基于CPLD的直流電機PWM控制器設(shè)計摘要直流電機由于具有響應(yīng)迅速、精度和效率高、調(diào)速范圍寬、負載能力大、控制性能優(yōu)良等特點。隨著EDA技術(shù)的發(fā)展，用基于（復雜可編程邏輯器件）CPLD的數(shù)字電子系統(tǒng)對電動機進行控制，為實現(xiàn)電動機數(shù)字控制提供了一種新的有效方法。該設(shè)計介紹了直流電機的PWM調(diào)速原理以及CPLD集成芯片。采用CPLD作為中央控制器件，負責信號處理，速度快、可靠性高；使用Verliog HDL語言編寫程序更加簡單方便。直流電機PWM調(diào)速裝置具有調(diào)速范圍寬、低功耗、可實現(xiàn)在線調(diào)試等特點。對直流電機PWM調(diào)速系統(tǒng)方案的組成、硬件電路設(shè)計、程序設(shè)計及系統(tǒng)仿真分別進行了詳細的敘述

2、。文中還給出了系統(tǒng)的硬件設(shè)計原理，給出了具體電路，討論了各個電路模塊實現(xiàn)的功能。論文中利用Modelsim軟件對系統(tǒng)進行建模、仿真。本系統(tǒng)是以CPLD為其控制核心，輸入電路向CPLD控制系統(tǒng)發(fā)出控制命令，以有源晶振構(gòu)成的時鐘電路發(fā)出信號?？刂葡到y(tǒng)接收命令后直接向H型橋式驅(qū)動電路發(fā)出PWM控制信號。輸出電路主要實現(xiàn)正反轉(zhuǎn)、啟?？刂?、速度在線可調(diào)功能。關(guān)鍵詞直流電機；PWM；CPLDAbstractBecause of the rapid response DC motor, precision and high efficiency, wide speed range, load capacit

3、y, good control performance and so on. With the development of EDA technology, Complex Programmable Logic Device using CPLD-based digital electronic systems on motor control, digital control to achieve the motor provides a new and effective ways. This design of PWM DC motor speed control principle a

4、nd the CPLD IC is described in detail. Using CPLD as the central control device, for signal processing, high speed, high reliability; and its much easier to use Verliog HDL for programming. DC Motor PWM Speed Regulator has wide speed range, low power consumption, enabling online debugging and so on.

5、 PWM DC motor speed control system on the composition of the program, the hardware circuit design, process design and system simulation were described in detail. The paper also gives the hardware design principle, given a specific circuit, discussed the functions of each circuit module. There using

6、Modelsim software system modeling, simulation. The system is based on CPLD core for its control, control system input circuit to the CPLD control commands issued to active form of the clock oscillator circuit signal. Control system receives the orders directly to the H-bridge driver circuit PWM cont

7、rol signal to issue. Main achieved output circuit rotating, and from stop control, speed-line adjustable features.KeywordsDC; PWM; CPLD目錄摘要IAbstractII 第一章 前言11.1 課題的研究目的和意義11.2 課題國內(nèi)外研究現(xiàn)狀21.3 課題研究的主要內(nèi)容2第二章 直流電機PWM調(diào)速系統(tǒng)設(shè)計方案32.1 直流電機32.2 直流電機調(diào)速原理32.3 直流電機PWM調(diào)速方案42.4 CPLD的PWM調(diào)速方案52.4.1 串口通信模塊62.4.2 轉(zhuǎn)速調(diào)節(jié)模

8、塊62.4.3 PWM產(chǎn)生模塊72.4.4 轉(zhuǎn)向調(diào)節(jié)模塊8第三章 控制邏輯Verliog HDL描述93.1 Verliog HDL硬件描述語言93.1.1 概述93.1.2 主要功能93.2 CPLD內(nèi)部邏輯組成103.3 運行控制邏輯電路描述11第四章 直流電機PWM調(diào)速系統(tǒng)仿真134.1 CPLD開發(fā)環(huán)境的介紹134.2 正/反轉(zhuǎn)與啟/?？刂品抡?34.3 加/減速仿真144.4 仿真結(jié)果分析15結(jié)論16參考文獻17附錄118附錄218附錄321致謝22第一章 前 言1.1 課題的研究目的和意義電機是一種能量轉(zhuǎn)換的裝置，在國民經(jīng)濟中起著重要作用，無論是在工農(nóng)生產(chǎn)、交通運輸、國防宇航、醫(yī)療

9、衛(wèi)生、商務(wù)與辦公設(shè)備，還是日常生活中的家用電器，都大量的使用著各種各樣的電機，如汽車、電視機、電風扇、空調(diào)等等也離不開電機。同時，在越來越多的應(yīng)用場合，只能旋轉(zhuǎn)的電機己無法滿足要求，而是要求能夠?qū)崿F(xiàn)快速加速、減速或反轉(zhuǎn)以及準確停止等功能。必須尋找新的電機控制器來適應(yīng)時代的發(fā)展。電機的控制器經(jīng)歷了從模擬控制器到數(shù)字控制器的發(fā)展。由于模擬器件的參數(shù)受外界影響大，而且精度也較差。數(shù)字控制器與模擬控制器相比較，具有可靠性高、參數(shù)調(diào)整方便、控制精度高、對環(huán)境因素不敏感等優(yōu)點。隨著工業(yè)電氣化、自動控制和家電產(chǎn)品等領(lǐng)域?qū)﹄姍C控制產(chǎn)品的需求，人們對電機控制技術(shù)的要求有所提高。隨著EDA技術(shù)的發(fā)展，用基于復雜可

10、編程邏輯器件CPLD的數(shù)字電子系統(tǒng)對電機進行控制，為實現(xiàn)電動機數(shù)字控制提供了一種新的有效方法。復雜可編程邏輯器件（CPLD）器件集成度高、體積小、速度快，以硬件電路實現(xiàn)算法程序，將原來的電路板級產(chǎn)品集成為芯片級產(chǎn)品，從而降低了功耗，提高了可靠性。電動機調(diào)速系統(tǒng)采用CPLD實現(xiàn)數(shù)字化控制,是電氣傳動發(fā)展的主要趨勢。采用CPLD控制后,整個調(diào)速系統(tǒng)能夠?qū)崿F(xiàn)快速加速、減速或正/反轉(zhuǎn)以及準確停止、在線調(diào)速等功能,操作維護方便,電動機穩(wěn)態(tài)運轉(zhuǎn)時轉(zhuǎn)速精度可達到較高水平,各項指標均能較好地滿足高性能電氣傳動的要求。由于CPLD的外部連線少,電路簡單,便于控制,具有較佳的性能價格比,所以在工業(yè)過程及設(shè)備控制中

11、得到日益廣泛的應(yīng)用。直流電機大多數(shù)采用PWM（脈寬調(diào)制）的方法進行控制，它有兩種模式：一種是采用模擬電路控制，另一種是采用數(shù)字的控制。模擬控制由于其調(diào)試復雜等固有原因，正逐漸被淘汰。而在數(shù)字控制技術(shù)中，CPLD的數(shù)字PWM控制具有精度高，反應(yīng)快，外部連線少，電路簡單，便于控制等優(yōu)點廣泛的被人們使用，應(yīng)而研究CPLD具有十分重要的意義。對于本次設(shè)計目的在于：（1）掌握基于CPLD的直流電機PWM控制原理，學會應(yīng)用VerilogHDL語言進行編程（2）通過對本課題的研究,掌握Modelsim SE開發(fā)技術(shù)的編程方法，培養(yǎng)創(chuàng)新意識和理論聯(lián)系實際的學風。熟悉現(xiàn)代電子產(chǎn)品的設(shè)計流程。CPLD用于控制領(lǐng)域

12、特別是電機控制還是比較少的，本設(shè)計為電機控制系統(tǒng)提供一種的控制方法，在電機控制方面作了一些片內(nèi)系統(tǒng)的初步研究。本設(shè)計采用賽靈斯公司的CollRunner II系列標器件來控制直流電機，講解了設(shè)計流程，分析了現(xiàn)代電子產(chǎn)品的設(shè)計方法，并初步研究了CPLD產(chǎn)生PWM信號的方法。本設(shè)計將電機控制所使用的一些基本功能盡可能地集成在一片CPLD上，設(shè)計論述了利用CPLD對直流電機進行控制時所起的各部分功能PWM波的產(chǎn)生、在線調(diào)速、正反向控制邏輯，并利用硬件描述語言對PWM波在CPLD中進行組合邏輯變換，并進行仿真。1.2 課題國內(nèi)外研究現(xiàn)狀在國外，PWM源于上世紀九十年代，其思想源于通信技術(shù)，但隨著現(xiàn)代電

13、子技術(shù)的發(fā)展使得PWM理論越來越成熟，其發(fā)展的速度越來越快速。已經(jīng)取代傳統(tǒng)的可控硅電機調(diào)速系統(tǒng)。由原先的“電機控制”“電氣傳動”已發(fā)展到“運動控制”的新階段。IGBT、電力MOSFET等為代表的全控型器件的不斷完善給PWM控制技術(shù)提供了強大的物質(zhì)基礎(chǔ)。在國內(nèi)PWM有理論基礎(chǔ)逐漸成熟，但在應(yīng)用上，國內(nèi)外差距也很大。PWM調(diào)速系統(tǒng)的應(yīng)用是近年來才開始的，原因是我國的電子工業(yè)的基礎(chǔ)比較差。PWM調(diào)速系統(tǒng)中所需的關(guān)鍵部件IGBT管靠進口。近年來，我國已開發(fā)出具有自主知識產(chǎn)權(quán)的IGBT大電流晶體管，從而為該技術(shù)推行奠定了物質(zhì)基礎(chǔ)。PWM電機調(diào)速方案將會是未來電機拖動系統(tǒng)的首選方案，是實現(xiàn)電機拖動數(shù)字控制

14、的基礎(chǔ)。1.3 課題研究的主要內(nèi)容本設(shè)計提出基于CPLD的直流電機PWM控制，本設(shè)計詳細的分析了直流電機的結(jié)構(gòu)、主要技術(shù)參數(shù)、工作原理、調(diào)速原理以及正/反轉(zhuǎn)、啟/停原理，基于CPLD的PWM波形產(chǎn)生的過程，并用VerliogHDL描述PWM波形。本設(shè)計的所有功能均在Modelsim SE軟件下通過仿真。本設(shè)計對PWM波形數(shù)據(jù)進行測試與分析。第二章 直流電機PWM調(diào)速系統(tǒng)設(shè)計方案2.1 直流電機直流電機由永磁鐵、電樞、換向器組成。如圖2-1a和2-1b所示，上下兩個固定的永磁鐵，上面是N極，下面是S極，磁力線從N到S。兩極之間是一段可旋轉(zhuǎn)的導體abcd，稱為電樞。電樞的ab段和cd段分別連接到兩

15、個互不接觸的半圓形金屬片上，這兩個金屬片稱為換向器。如圖2-la所示，在換向器的AB兩端上加上一個上正下負的直流電壓，電流由a到b，由c到d。根據(jù)左手定則，ab段在自上而下的磁力線作用下，向左移動，cd段向右移動。在這兩個力的作用下，abcd電樞開始逆時針旋轉(zhuǎn)，因為換向器和電樞固定在一起，它也跟著轉(zhuǎn)動。圖2-la直流電機的旋轉(zhuǎn)原理 圖2-1b直流電機的旋轉(zhuǎn)原理當電樞轉(zhuǎn)過180時如圖2-lb所示，cd段在上方，ab段在下方，電流由d到c，由b到a。根據(jù)左手定則，cd段在自上而下的磁力線作用下，向左移動，即電樞繼續(xù)往逆時針旋轉(zhuǎn)方向旋轉(zhuǎn)，當電樞再轉(zhuǎn)過180后，變回圖2-la的情況電機繼續(xù)重復地轉(zhuǎn)動。

16、如果把AB兩端的電壓反過來，電樞將順時針旋轉(zhuǎn)，原理同上。2.2 直流電機調(diào)速原理 直流電機機械特性： (2.1)電動機轉(zhuǎn)速的改變時可以通過改變電動機的參數(shù)來實現(xiàn)，如果電動機的外加電壓(U)、電樞回路中的外阻（R）和磁通（）。1 電樞回路串電阻調(diào)速通過改變R改變轉(zhuǎn)速n的方法，點數(shù)串接電阻調(diào)速的經(jīng)濟性不好、調(diào)速指標不高、調(diào)速范圍小，而且調(diào)速是有級的，平滑性不高。2 調(diào)磁調(diào)速通過改變磁通來調(diào)節(jié)電動機的轉(zhuǎn)速，但調(diào)速范圍小，通常與其他兩種方法結(jié)合使用。3 調(diào)壓調(diào)速通過改變電機電樞外加電壓來調(diào)節(jié)轉(zhuǎn)速。采用調(diào)壓調(diào)速時，由于機械特性硬度不變，調(diào)速范圍大，電壓容易做到連續(xù)調(diào)節(jié)，便于實現(xiàn)無級調(diào)速，而且調(diào)速平滑性好

17、。綜合以上所述，本系統(tǒng)設(shè)計采用調(diào)壓調(diào)速方法。2.3 直流電機PWM調(diào)速方案通用直流電機的轉(zhuǎn)速控制方法有兩種：對勵磁磁通進行控制的勵磁控制法和對電樞電壓進行控制的電樞控制法。其中勵磁控制法在低速時受到磁極飽和限制，在高速時受到換向火花和換向器結(jié)構(gòu)強度限制，并且勵磁線圈電感較大，動感響應(yīng)較差，所以這種方式現(xiàn)在很少用?，F(xiàn)在，大多數(shù)應(yīng)用場合都是用電樞控制法。本設(shè)計介紹的方法是在勵磁恒定不變情況下，通過調(diào)節(jié)電樞電壓來實現(xiàn)直流調(diào)速。對直流電動機電樞電壓控制和驅(qū)動中，對半導體功率器件的使用分兩種形式：線圈放大驅(qū)動方式和開關(guān)驅(qū)動方式。線圈放大驅(qū)動方式是使半導體功率器件工作在線性區(qū)。優(yōu)點是：控制原理簡單，輸出波

18、動小，線性好，對鄰近電路干擾??；但是功率器件在線性工作區(qū)時會將大部分電功率用于產(chǎn)生熱量，效率和散熱問題嚴重，因此這種方式適用于微笑功率直流電機驅(qū)動。絕大多數(shù)直流電機采用的是開關(guān)式驅(qū)動方式。半導體功率器件工作在開關(guān)狀態(tài)，通過脈寬調(diào)制PWM來控制電樞電壓，實現(xiàn)調(diào)速。圖2-2是利用開關(guān)管對直流電動機進行PWM調(diào)速控制的原理圖。當開關(guān)D1的柵極輸入高電平時，開關(guān)導通，直流電動機電樞繞組兩端有電壓Us。t1秒后，柵極輸入變成低電平，開關(guān)管截止，電動機的電樞兩端電壓值為0。t2秒后，柵極輸入變?yōu)楦唠娖?，開關(guān)管的動作重復前面過程。這樣，對應(yīng)著輸入電平的高低，直流電動機電樞繞組兩端的電壓波形如圖2-3。圖2-

19、2 圖2-3電動機的電樞繞組兩端的平均電壓U0為 (2.2)式中，a占空比。占空比a表示在一個時鐘周期T里，開關(guān)管導通的時間與周期的比值。當電源電壓Us不變時，電樞兩端的電壓平均值U0取決于占空比a的大小，改變a就可以改變端電壓的平均值。由公式（2.2）可知在轉(zhuǎn)矩一定的情況下，電機的轉(zhuǎn)速和電壓成正比，這樣就達到了預期的調(diào)速目的。在PWM調(diào)速時，下面三種方法都可以改變占空比的值：定寬調(diào)頻法。t1保持不變，只改變t2，周期T也隨之改變。調(diào)寬調(diào)頻法。t2保持不變，只改變t1，周期T也隨之改變。定頻調(diào)寬法。周期T保持不變，同時改變t1和t2。前兩種方法由于在調(diào)速時改變了PWM周期，當PWM的頻率與被驅(qū)

20、動的機械系統(tǒng)的固有率接近時，會引起震蕩，因此這兩種方法很少用。在當前的直流電機控制中，主要采取第三種方法，定頻調(diào)寬法。2.4 CPLD的PWM調(diào)速方案系統(tǒng)整體設(shè)計系統(tǒng)的整體框圖如圖2-4所示。該系統(tǒng)以芯片為控制核心，通過按鍵或上位機設(shè)定電機速度和PWM占空比，由CPLD的IO口控制直流電機驅(qū)動芯片驅(qū)動直流電機的轉(zhuǎn)動。轉(zhuǎn)速的測量由碼盤完成，速度顯示數(shù)碼管來實現(xiàn)。本系統(tǒng)是基于實現(xiàn)電機的恒速調(diào)節(jié)而進行設(shè)計的。系統(tǒng)分以下幾個模塊：轉(zhuǎn)速調(diào)節(jié)模塊，脈寬調(diào)制(PWM)模塊，速度檢測模塊，串行通信模塊。圖2-4 系統(tǒng)結(jié)構(gòu)框架圖2.4.1 串口通信模塊本設(shè)計中采取異步串行通信。以一個字符為單位傳送，需要CPU與

21、上位機之間事先必須約定字符格式和波特率。設(shè)計采用固定的字符傳輸格式：一位起始位，8位數(shù)據(jù)，一位停止位。傳送順序是低位在前，高位在后，依次傳送。用4倍波特率作為接收采樣時鐘，并把第8個采樣值作為接收數(shù)據(jù)。在用CPLD實現(xiàn)的異步串行通信電路中采用FIFO進行緩存，并在劃分為接收模塊、發(fā)送模塊和接口模塊三個功能模塊，其中接收模塊實現(xiàn)遙測數(shù)據(jù)的接收、緩存，發(fā)送模塊實現(xiàn)遙控數(shù)據(jù)的緩存、發(fā)送，接口模塊則實現(xiàn)和外部的連接。發(fā)送模塊要實現(xiàn)對遙控數(shù)據(jù)緩存，同時按照設(shè)計的異步串行通信字符格式將數(shù)據(jù)串行發(fā)送。發(fā)送模塊包含移位寄存器、實現(xiàn)遙測數(shù)據(jù)計數(shù)的計數(shù)器和發(fā)送狀態(tài)機電路等。CPLD模塊接收從RS-485發(fā)送過來的

22、串行數(shù)據(jù)，25位為一個字符。該模塊分別實現(xiàn)提取八位數(shù)據(jù)和串行數(shù)據(jù)發(fā)送的功能。當連續(xù)輸出16個l后，下一個din為O時，開始提取后面的8位有效的數(shù)據(jù)，然后加上起始位1，停止位O。程序中，波特率可以根據(jù)需要通過分頻程序進行改動。2.4.2 轉(zhuǎn)速調(diào)節(jié)模塊本系統(tǒng)采用電樞電壓控制法，是通過調(diào)節(jié)PWM觸發(fā)信號的占空比來改變伺服電機的平均輸入電壓，從而實現(xiàn)調(diào)速的目的。電動機的電樞繞組兩端的電壓平均值為： (2.3)式中，D為占空比，Us電源電壓，D的變化范圍為0，1。由式(2.3)可知，當電源電壓Us不變的情況下，電樞兩端電壓的平均值U0取決于占空比的大小，改變D值改變了電樞兩端電壓的平均值，從而達到控制電

23、動機轉(zhuǎn)速的目的，即實現(xiàn)PWM控制。2.4.3 PWM產(chǎn)生模塊脈沖調(diào)制PWM 原理：CPLD中的基準計數(shù)器，用來產(chǎn)生類似模擬電路中的三角波基準，是一個最小計數(shù)值為O、最大計數(shù)值為周期寄存器中保存的數(shù)值、計數(shù)方向交替變化的可逆計數(shù)器。同時基準計數(shù)器單元產(chǎn)生一個方向信號DIR，可作為外部中斷源(邊緣觸發(fā)方式)，在PWM開關(guān)周期的起始點產(chǎn)生中斷。軟件設(shè)計較簡單，在初始化階段設(shè)置好周期寄存器、死區(qū)寄存器，以后只需在PWM中斷服務(wù)程序中將計算好的脈寬數(shù)據(jù)送到脈寬寄存器，然后退出中斷服務(wù)程序，等待控制器在觸發(fā)脈沖控制下將脈寬寄存器的數(shù)據(jù)鎖存到緩沖寄存器中。在下一個周期中輸出相應(yīng)的脈沖，同時中斷被觸發(fā)，便開始

24、了下一個PWM中斷服務(wù)程序。圖2-5為PWM產(chǎn)生原理圖。其中H1的占空比： (2.4) (2.5) 可見Hl，L1的占空比D由基準計數(shù)器值T和緩存器值hc_buf和死區(qū)寄存器值共同決定，通過總線數(shù)據(jù)或者按鍵調(diào)節(jié)分別控制周期，脈寬，死區(qū)寄存器的值來調(diào)節(jié)占空比，控制電機加速、減速。圖2-5 PWM產(chǎn)生原理2.4.4 轉(zhuǎn)向調(diào)節(jié)模塊圖2-6為轉(zhuǎn)向調(diào)節(jié)原理圖，有兩個方向信號和一個使能信號。如果DIRZ信號為0，DIRF信號為l，并且使能信號是1，那么三極管Q1和Q4導通，電流從左至右流經(jīng)電機，電機正轉(zhuǎn)；如果DIRZ信號變?yōu)?，而DIRF信號變?yōu)?，那么和Q3將導通，電流則反向流過電機，電機反轉(zhuǎn)。其中Hl

25、，L1，H2，L2是由PWM模塊產(chǎn)生的一定占空比的PWM波，用來控制電機轉(zhuǎn)速。圖2-6 轉(zhuǎn)向調(diào)節(jié)原理圖第三章 控制邏輯Verliog HDL描述3.1 Verliog HDL硬件描述語言Verilog HDL 是一種硬件描述語言，用于從算法級、RTL級、門級到開關(guān)級的多種抽象設(shè)計層次的數(shù)字系統(tǒng)建模。被建模的數(shù)字系統(tǒng)對象的復雜性可介于簡單的門級和完整的電子數(shù)字系統(tǒng)之間。數(shù)字系統(tǒng)可按層次描述。3.1.1 概述Verilog HDL語言具有下述描述能力：設(shè)計的行為特性、設(shè)計的數(shù)據(jù)流特性、設(shè)計的結(jié)構(gòu)組成以及包含響應(yīng)監(jiān)控和設(shè)計驗證方面的時延和波形產(chǎn)生機制。所有這些都使用同一種建模語言。此外，Verilo

26、g HDL語言提供了編程語言接口，通過該接口可以在模擬、驗證期間從設(shè)計外部訪問設(shè)計，包括模擬的具體控制和運行。Verilog HDL語言不僅定義了語法，而且對每個語法結(jié)構(gòu)都定義了清晰的模擬、仿真語義。因此，用這種語言編寫的模型能夠使用Verilog仿真器進行驗證。語言從C 編程語言中繼承了多種操作符和結(jié)構(gòu)。Verilog HDL提供了擴展的建模能力，其中許多擴展最初很難理解。但是VerilogHDL語言的核心子集非常易于學習和使用，這對大多數(shù)建模應(yīng)用來說已經(jīng)足夠。當然,完整的硬件描述語言足以對從最復雜的芯片到完整的電子系統(tǒng)進行描述。3.1.2 主要功能基本邏輯門，例如and 、or 和nand

27、等都內(nèi)置在語言中。開關(guān)級基本結(jié)構(gòu)模型，例如pmos和nmos等也被內(nèi)置在語言中?？刹捎萌N不同方式或混合方式對設(shè)計建模。這些方式包括：行為描述方式使用過程化。結(jié)構(gòu)建模；數(shù)據(jù)流方式使用連續(xù)賦值語句方式建模；結(jié)構(gòu)化方式使用門和模塊實例語句描述建模。 Verilog HDL中有兩類數(shù)據(jù)類型：線網(wǎng)數(shù)據(jù)類型和寄存器數(shù)據(jù)類型。線網(wǎng)類型表示構(gòu)件間的物理連線，而寄存器類型表示抽象的數(shù)據(jù)存儲元件。 能夠描述層次設(shè)計，可使用模塊實例結(jié)構(gòu)描述任何層次。設(shè)計的規(guī)?？梢允侨我獾?；語言不對設(shè)計的規(guī)模（大?。┦┘尤魏蜗拗啤erilog HDL不再是某些公司的專有語言而是I E E E標準。人和機器都可閱讀Verilog語

28、言，因此它可作為E D A 的工具和設(shè)計者之間的交互語言。 設(shè)計能夠在多個層次上加以描述，從開關(guān)級、門級、寄存器傳送級（RTL）到算法級。 能夠使用內(nèi)置開關(guān)級原語在開關(guān)級對設(shè)計完整建模。 同一語言可用于生成模擬激勵和指定測試的驗證約束條件，例如輸入值的指定。 Verilog HDL 能夠監(jiān)控模擬驗證的執(zhí)行，即模擬驗證執(zhí)行過程中設(shè)計的值能夠被監(jiān)控和顯示。這些值也能夠用于與期望值比較，在不匹配的情況下，打印報告消息。 在行為級描述中，Verilog HDL不僅能夠在RTL級上進行設(shè)計描述，而且能夠在體系結(jié)構(gòu)級描述及其算法級行為上進行設(shè)計描述。 能夠使用門和模塊實例化語句在結(jié)構(gòu)級進行結(jié)構(gòu)描述。 對高

29、級編程語言結(jié)構(gòu)，例如條件語句、情況語句和循環(huán)語句，語言中都可以使用。3.2 CPLD內(nèi)部邏輯組成CPLD主要由可編程I/O單元、基本邏輯單元、布線池和其他輔助功能模塊構(gòu)成。圖3-1 CPLD內(nèi)部結(jié)構(gòu)示意圖每個單元簡介如下：1 可編程邏輯單元作用與FPGA的基本I/O口相同，但是CPLD應(yīng)用范圍局限性較大，I/O的性能和復雜度與FPGA相比有一定的差距，支撐的I/O標準較少，頻率也較低。2 基本邏輯單元CPLD中基本邏輯單元是宏單元。所謂宏單元就是由一些與、或陣列加上觸發(fā)器構(gòu)成的，其中“與或”陣列完成組合邏輯功能，觸發(fā)器用以完成時序邏輯。與CPLD基本邏輯單元相關(guān)的另外一個重要概念是乘積項。所謂

30、乘積項就是宏單元中與陣列的輸出，其數(shù)量標志了CPLD容量。乘積項陣列實際上就是一個“與或”陣列，每一個交叉點都是一個可編程熔絲，如果導通就是實現(xiàn)“與”邏輯，在“與”陣列后一般還有一個“或”陣列，用以完成最小邏輯表達式中的“或”關(guān)系。3 布線池、布線矩陣CPLD中的布線資源比FPGA的要簡單的多，布線資源也相對有限，一般采用集中式布線池結(jié)構(gòu)。所謂布線池其本質(zhì)就是一個開關(guān)矩陣，通過打結(jié)點可以完成不同宏單元的輸入與輸出項之間的連接。由于CPLD器件內(nèi)部互連資源比較缺乏，所以在某些情況下器件布線時會遇到一定的困難。由于CPLD的布線池結(jié)構(gòu)固定，所以CPLD的輸入管腳到輸出管腳的標準延時固定，被成為Pi

31、n to Pin延時，用Tpd表示，Tpd延時反映了CPLD器件可以實現(xiàn)的最高頻率，也就清晰地表明了CPLD器件的速度等級。4 其他輔助功能模塊如JTAG編程模塊，一些全局時鐘、全局使能、全局復位/置位單元等。3.3 運行控制邏輯電路描述基于CPLD 的直流電機PWM 控制電路主要由三部分組成: PWM 脈寬調(diào)制信號產(chǎn)生電路; 工作/停止控制和正/反轉(zhuǎn)方向控制電路; 由功率放大電路和H 橋組成的正反轉(zhuǎn)功率驅(qū)動電路。圖3-2是PWM控制模塊。圖3-2 PWM控制模塊設(shè)定值計數(shù)器設(shè)置PWM 信號的占空比。首先預定周期寄存器和脈沖寬度寄存器中的周期值和脈沖寬度值。計數(shù)器值與脈沖寬度寄存器值進行比較，

32、當計數(shù)器值小于脈沖寬度值時，PWM輸出保持高電平，否則設(shè)為低電平。當預定脈沖寬度值較大時，使設(shè)定值計數(shù)器的輸出值增加，PWM的占空比增加, 電機轉(zhuǎn)速加快；當預定脈沖寬度值較小時, 使設(shè)定值計數(shù)器的輸出值減小,PWM 的占空比減小，電機轉(zhuǎn)速變慢。旋轉(zhuǎn)方向控制電路控制直流電動機轉(zhuǎn)向和啟/停, 該電路由兩個2選1的多路選擇器所組成，Z/F鍵控制電機的旋轉(zhuǎn)方向：當Z=1時，PWM 輸出波形從正端Z 進入H橋，電機正轉(zhuǎn)。當F=1時，PWM輸出波形從負端F進入H橋，電機反轉(zhuǎn)。start 鍵通過“與”門控制PWM的輸出，實現(xiàn)對電機的工作/停止控制：當start=1時，與門打開、允許電機工作；當start=0

33、時，與門關(guān)閉、電機停止轉(zhuǎn)動。H橋電路由大功率晶體管組成。PWM輸出波形通過方向控制電路送到H橋，經(jīng)功率放大以后驅(qū)動電機轉(zhuǎn)動。圖3-3是電機正反轉(zhuǎn)和啟動停止控制模塊。圖3-3 正/反與啟/?？刂颇K第四章 直流電機PWM調(diào)速系統(tǒng)仿真4.1 CPLD開發(fā)環(huán)境的介紹Mentor Graphics ModelSim SE 6.2b是業(yè)界最優(yōu)秀的HDL語言仿真器，它提供最友好的調(diào)試環(huán)境，是唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。是作CPLD/ASIC設(shè)計的RTL級和門級電路仿真的首選，它采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核仿真技術(shù)，編譯仿真速度快，編譯的代碼與平臺無關(guān)，

34、便于保護IP核，個性化的圖形界面和用戶接口，為用戶加快調(diào)錯提供強有力的手段。全面支持VHDL和Verilog語言的IEEE 標準，支持C/C+功能調(diào)用和調(diào)試具有快速的仿真性能和最先進的調(diào)試能力，全面支持UNIX(包括64位)、Linux和Windows平臺。主要特點：RTL和門級優(yōu)化，本地編譯結(jié)構(gòu)，編譯仿真速度快；單內(nèi)核VHDL和Verilog混合仿真；源代碼模版和助手，項目管理；集成了性能分析、波形比較、代碼覆蓋等功能；數(shù)據(jù)流ChaseX；Signal Spy；C和Tcl/Tk接口，C調(diào)試4.2 正/反轉(zhuǎn)與啟/停控制仿真 根據(jù)輸入的Z、F值，與當Z=1時,電機正轉(zhuǎn)；當F=1時,電機反轉(zhuǎn)。st

35、art鍵通過“與”門控制PWM的輸出，實現(xiàn)對電機的工作/停止控制。當控制啟動開關(guān)start=1時, 與門打開，允許電機工作；當star=0時,與門關(guān)閉，電機停止轉(zhuǎn)動。程序仿真結(jié)果如圖4-1所示：圖4-1 正/反轉(zhuǎn)與啟/停仿真圖4.3 加/減速仿真 通過改變脈沖寬度寄存器中的數(shù)值來改變輸出PWM波形的占空比以達到控制直流電機加減速的目的。圖4-2和圖4-3分別是占空比為50%與占空比為25%的仿真圖形。圖4-2 占空比50%脈沖輸出波形圖4-3 占空比25%脈沖輸出波形4.4 仿真結(jié)果分析 利用Modelsim軟件，使用VerilogHDL語言編寫的程序，經(jīng)過程序仿真，得到輸出PWM波行圖以及正

36、反轉(zhuǎn)與啟/停波形圖。其過程簡單易控容易操作，而且得到的結(jié)果較為精確。并且能夠通過程序?qū)崿F(xiàn)對輸出脈寬的占空比在線調(diào)節(jié)，完成對電機速度的可調(diào)控制；同時能夠完成直流電機的啟?？刂婆c正反向控制。結(jié)論通過本次畢業(yè)設(shè)計，熟悉了并掌握了脈寬調(diào)制（PWM）的工作原理以及工作過程，學會并熟練掌握了用VerilogHDL編寫程序和建模，對于Modelsim軟件的使用更加熟練并能夠完成對于系統(tǒng)程序的調(diào)試與仿真。經(jīng)過試驗測試，以CPLD作為主控制器，對信號處理速度快、可靠性高，同時外部連接少，電路簡單更容易控制，而且PWM調(diào)速具有范圍寬、低功耗、可實現(xiàn)在線調(diào)試等優(yōu)點。并且通過本次設(shè)計完成了直流電機PWM調(diào)制完成對電機

37、的加減速、正反轉(zhuǎn)以及啟?？刂?。參考文獻1 黃楚芳,陳鴻. 基于FPGA直流電機調(diào)速器的實現(xiàn)J. 電子測試, 2009,(02):66-672 陳俊碩,劉景林,張金萍. 基于FPGA的直流電機PWM控制器設(shè)計J. 微電機,2009(10)3 郭樹濤. 基于FPGA的串口通訊設(shè)計J. 北京電子科技學院學報,2006,14(4):74-784 陳桂,萬其. 基于FPGA的直流電機速度控制器設(shè)計J. 計算機與自動化技術(shù),2005,32 (2) :70-755 王彥. 基于FPGA的工程設(shè)計與應(yīng)用M . 西安電子科技大學出版社, 2007.221-2356 Samir Palnitkar. Verilo

38、g HDL A Guide to Digital Design and Synthesis Second EditionM.2004.7 周永宏,肖順文,宋述義. 直流電機PWM調(diào)速設(shè)計及其VHDL實現(xiàn)J.西華師范大學學報,2006（4）:425-4268 袁本榮,劉萬春,賈云得,朱玉文. 用Verilog HDL進行FPGA設(shè)計的一些基本方法J. 微計算機信息, 2004,(06) .93-949 韓強,郭環(huán)球. 基于FPGA的脈寬調(diào)制直流調(diào)速系統(tǒng)的設(shè)計J. 電機與控制應(yīng)用, 2008,(8):5210 張巖,宋祥. 基于FPGA的高精度PWM發(fā)生器設(shè)計與實現(xiàn)J.微計算機信息,2009,（1

39、0）:162-16311 張云波. PWM信號的軟件實現(xiàn)方法J.微計算機信息,2002,（10）:53-5412 Bellini A. Mixed mode for high performance stepping motors. IECON Proceedings (Industrial Electronics Conference). 2004:1212-121713 Koutroulis. High - frequency pulse width modulation implementation using FPGA and CPLD ICs. Journal of Systems

40、Architecture. 2006,52(6):332-34414 肖敏. PWM控制的FPGA實現(xiàn)J.綿陽師范學院學報,2009,（05）:36-3815 楊恒,盧飛成. FPGA/VHDL快速工程實踐入門與提高M.北京:北京航空航天大學出版社,2003:181-20016 愛國,張加勝. 一種數(shù)字存儲組合式PWM調(diào)制方案J.現(xiàn)代電子技術(shù),2004,6:13-1517 Benjamin J Patella ,A leksandar Prodic, Art Zirger. etal High-Frequency Digital PWM controller IC for DC/DC Conv

41、ertersJ.IEEE Transactions on Power Electronics,2003,18:438-446 18 Albert M,Wu jinwen,Xiao Dejan. etal Digital PWM control Application in Voltage Regulation ModulesA.IEEE PESC99C,1999:77-83附錄1 多路選擇器 控制電機的正反轉(zhuǎn)與啟動停止程序module zwb(A,B,S,Z,F,start);input A,B,S,start;output Z,F;reg Z,F,y1,y2;always (A or B o

42、r S or start) if(S=1) begin y1=A;y2=0; Z=start&y1; F=y2&start; end else begin y2=B;y1=0; F=y2&start; Z=y1&start; endendmodule附錄2 PWM調(diào)制整體程序module pwm(clk,write_data,cs,write_n,addr,clr_n,read_data;pwm_out); input clk; input 7:0 write_data; input cs; input write_n; input addr; input clr_n; output pwm_

43、out; ouput read_data; reg 7:0 period; reg 7:0 pulse_width; reg 7:0 counter; reg off; wire period_en, pulse_width_en;always (posedge clk or negedge clr_n) begin if (clr_n=0) begin period=8b; pulse_width=8b; end else begin if (period_en) period=write_data7:0; else period=period; if (pulse_width_en) pu

44、lse_width=write_data7:0; else pulse_width=pulse_width; end end always (addr or period or pulse_width) if (addr = 0) read_data=period; else read_data=pulse_width; always (posedge clk or negedge clr_n) begin if (clr_n=0) counter=period-1) counter=0; else counter=counter+1; end always (posedge clk or n

45、egedge clr_n) begin if (clr_n=0) off=pulse_width) off = 1; else if (counter=0) off=0; else off=off; end assign period_en = cs & !write_n & !addr; assign pulse_width_en = cs & !write_n & addr; assign pwm_out=!off;endmodule附錄3 調(diào)用模塊程序module tt(clk,cs,clr,add,write,datainput,dataoutput,pwm);inputclk;inputcs;inputclr;inputadd;inputwrite;input7:0 datainput;outputpwm;output 7:0 dataoutput;pwm b2v_inst(.clk(clk),.cs(cs),.write_n(write),.addr(add),.clr_n(clr),.write_data(datainput),.read_data(dataoutput),.pwm_out(pwm);endmodule致謝經(jīng)過五個多月的忙碌和工作，本次畢業(yè)設(shè)計已經(jīng)接近尾聲，作