電遷移的影響因素及預防

1、 電遷移的影響因素 1布線形狀及結(jié)構(gòu)的影響 連引線的幾何尺寸和形狀，互連引線內(nèi)部的晶粒結(jié)構(gòu)、晶粒取向等對電遷移 有重要的影響。從統(tǒng)計觀點看，金屆條是由許多含有結(jié)構(gòu)缺陷的體積元申聯(lián)而成 的，那么薄膜的壽命將由結(jié)構(gòu)缺陷最嚴重的體積元決定。 (1) 假設(shè)單位長度的缺陷數(shù)目是常數(shù)，隨著膜長的增加，總?cè)毕輸?shù)也增加，所 以膜的長度越長，壽命越短。 (2) 當線寬比材料晶粒尺寸大時，線寬越大，引起橫向斷條的空洞所需的時 間越長，壽命越長；當線寬降到與金屆粒徑相近或更小時，斷面為一個單個晶粒， 金屆離子沿晶粒界面擴散減少，壽命也會延長。 (3) 在臺階處，由于布線形成過程中臺階覆蓋性不好，厚度降低，電流密度

2、在此處增加，容易產(chǎn)生斷條。 2熱效應(yīng) 金屆膜的穩(wěn)定及溫度梯度對電遷移壽命的影響極大, 溫度通過影響互連引 線中的原子擴散而對電遷移過程產(chǎn)生影響?；ミB引線中原子的擴散系數(shù) D與溫 度呈指數(shù)關(guān)系，當溫度升高時，原子的擴散速度加快，導致電遷移現(xiàn)象按指數(shù)變 化規(guī)律向著失效方向開展。如果互連引線上存在溫度梯度，溫度梯度使得互連引 線上存在擴散系數(shù) D的差異。溫度高的區(qū)域，原子擴散快；溫度低的區(qū)域，原 子擴散慢。因此，溫度梯度的 存在也會產(chǎn)生原子遷移。 3晶粒大小 互連引線中，鋁布線為一多晶結(jié)構(gòu)，因為多晶結(jié)構(gòu)的晶界多，晶界的缺陷也 多，激活能小，多以主要通過晶界擴散兒發(fā)生電遷移。在一些晶粒的交界處，由 于

3、金屆離子的散度不為零，會出現(xiàn)凈的質(zhì)量的虧損和堆積。在圖 4.1 (a)中的A 點，進來的金屆離子多于出去的，所以稱為小丘堆積，在 B點，因為出去的金 屆離子多于進來的金屆離子，所以稱為空洞。 同樣，在小晶粒和大晶粒的交界處也會出現(xiàn)這種情況， 晶粒由小變大處形成 小丘，反之，那么出現(xiàn)空洞，特別在整個晶粒占據(jù)整個條寬時，更容易出現(xiàn)斷條， 如圖4.1 (b)所示，所以膜中晶粒尺寸宜均勻。 圖4.1 4介質(zhì)膜 互連線上覆蓋介質(zhì)膜(鈍化層)后，不僅可以防止鋁條的意外劃傷，防止腐蝕 及離子玷污，也可提高其抗電遷移及浪涌的能力。介質(zhì)膜能提高抗電遷移的能力， 是因外表覆有介質(zhì)時降低金屆離子從體內(nèi)向外表運動的概

4、率，抑制了外表擴散， 也降低了晶體內(nèi)部肖特基空位濃度。另外，外表的介質(zhì)膜可作為熱沉淀使金屆條 自身產(chǎn)生的焦耳熱能從布線的雙面導出，降低金屆條的溫升及溫度梯度。 5合金效應(yīng) 鋁中摻入Cu、Si等少量雜質(zhì)時，硅在Al中溶解度低，大局部硅原子在晶粒 邊界處沉積，并且硅的原子半徑比 Al大，降低了鋁離子沿晶界的擴散作用，能 提高Al的抗電遷移能力。 電遷移的預防措施 為防止電遷移失效，一般采取以下措施。 1合理設(shè)計器件和集成電路 (1) 在鋁膜上覆蓋完整的鈍化膜。 (2) 關(guān)丁金屆化層布線 大量的失效分析說明，因金屆化層(目前一般是Al層)通過針孔和襯底短 路,并且鋁膜布線開路造成的失效不可無視，所以

5、必須在設(shè)計布線時采取預防 措施。例如盡量減少Al條覆蓋面積，采用最短鋁條，并盡量將Al條布在厚氧化 層上以減少針孔短路的可能對丁需要窄金屆條的場合，一定要增加金屆條的 厚度，減小電流密度。 防止Al條開路的主要方法是盡少通過氧化層臺階，如果必須跨過臺階，那么 采取減少臺階高度和坡度的方法 (3) 降低互連線中的電流密度，引線必須有足夠的電流容量，為防止電遷移 現(xiàn)象發(fā)生 引線必須滿足以下條件： 正常工藝條件下形成的導體通常其電流密度不超過下面列出的與各種導體材料 相對應(yīng)的最大允許值 導體材料 最大允許電流密度 純鋁或鋁合金， (無鈍化層) 2 X 105 A/cm2 純鋁或鋁合金， (有鈍化層)

6、 5 x 105 A/cm2 金膜 6 x 105 A/cm2 其它導體材料 2 x 105 A/cm2 (4) 降低結(jié)溫,增加散熱。 高頻功率管采用多基區(qū)并聯(lián)(即多有源區(qū))，增大芯片面積，從而有利于散 熱。加大發(fā)射極鎮(zhèn)流電阻，采用輸入匹配網(wǎng)絡(luò)等技術(shù)是防止熱不均勻性的良好方 法。集成電路除采用分散有源器件外，應(yīng)選擇合理的封裝工藝，以利散熱，降低 芯片溫度 2嚴格控制工藝，加強檢測 防止金屆膜劃傷，采用十法工藝，激光劃片等。加強鏡檢，剔除劃傷金屆膜; 嚴格控制金屆膜厚度并進行檢測；保證燒結(jié)質(zhì)量，減少因接觸不良和壓偏造成熱 阻增加。 3改良金屬化系統(tǒng) 改良金屆化系統(tǒng)有如下幾種途徑： (1) 在鋁系統(tǒng)中加人少量抗疲勞雜質(zhì)(硅、銅、銳等)，形成鋁合金； (2) 改變晶粒大小或在鋁上加鈍化膜。 (3) 采用金或鋁的多層金屆化系統(tǒng)。 總結(jié) 關(guān)于電遷移現(xiàn)象，必須指出以下幾點： (1) 任何一種措施都不能完全消除金屆膜的電遷移現(xiàn)象 ，因為電子與金屆離 子之間的相互作用總是存在的； (