第2章 ARM處理器和架構(gòu)ppt課件

1、;1、ARM處理器概述2、ARM9處理器架構(gòu)3、內(nèi)存管理單元4、ARM9異常;ARM公司 ARM公司總部位于英國劍橋，全稱Advanced RISC Machines 獨(dú)特的知識產(chǎn)權(quán)（IP）授權(quán)方式 超過200家合作伙伴，包括Intel，IBM，SONY，NEC等ARM處理器 ARM處理采用RISC架構(gòu)，具有高性能、低成本、低耗能等特點(diǎn) 應(yīng)用范圍極廣，包括消費(fèi)電子、工業(yè)控制、通信系統(tǒng)、網(wǎng)絡(luò)系統(tǒng)、軍工項(xiàng)目;ARM主要采用32位指令集，占據(jù)了32位RISC處理器80%的市場。從成立至今，總共推出了7個版本的體系結(jié)構(gòu)，不僅引入了Thumb 16位指令集，而且在性能上也不斷提高。;V1版本 該版本并未

2、商業(yè)化，而只在原型機(jī)ARM1上出現(xiàn)過 尋址空間為64M 只提供基本的數(shù)據(jù)處理指令，甚至不包含乘法指令 提供基于字節(jié)、字、多字的Load/store存儲器訪問指令 子程序調(diào)用指令（BL）和鏈接指令 完成操作系統(tǒng)調(diào)用的軟件中斷指令SWI;V2版本是V1版本的擴(kuò)展，它還包括一個擴(kuò)展版本v2a。ARM2采用了v2版本，而ARM3則是v2a架構(gòu)。 支持乘法指令和乘加指令 支持協(xié)處理器操作指令 對于快中斷（FIQ）提供影子寄存器支持 支持SWP和SWPB指令;V3版本是ARM被大規(guī)模使用的開始 地址空間擴(kuò)展到32位，而且向前兼容（除了v3g子版本以外）26位的地址空間 增加CPSR（Current Pro

3、gram Status Register，當(dāng)前程序狀態(tài)寄存器）和SPSR（Saved Program Status Register，備份程序狀態(tài)寄存器） 增加了兩條指令：MRS指令和MSR指令 增加了中止(Abort)和未定義兩種異常模式 改進(jìn)了從異常返回的指令;V4版本是被最廣泛應(yīng)用的ARM體系結(jié)構(gòu) ARM7、ARM9、StrongARM都采用v4架構(gòu) 引入了Thumb狀態(tài) 增加了系統(tǒng)模式 增加了對有符號、無符號半字和有符號字節(jié)的存/取指令;v5版本 ARM9E、ARM10和XScale都采用v5架構(gòu)。 提高了ARM指令集和Thumb指令集的混合使用的效率 增加了前導(dǎo)零計數(shù)（CLZ）指令

4、引入了軟件斷點(diǎn)(BKPT)指令 增加了數(shù)字信號處理指令（v5TE版）;v6版本 ARM11處理器采用V6版本 具備高性能定點(diǎn)DSP功能 引入全新Jazelle技術(shù) 支持SIMD（Single Instruction Multiple Data，單指令流多數(shù)據(jù)流）技術(shù) v6支持多微處理器內(nèi)核;v7版本是目前為止ARM處理器體系結(jié)構(gòu)的最高版本 定義了三大系列：“A”，”R”，”M” 采用了Thunmb-2技術(shù) 采用NEON技術(shù)，即進(jìn)階SIMD延伸集 支持改良的浮點(diǎn)運(yùn)算 支持改良的運(yùn)行環(huán)境，以迎合不斷增加的JIT（Just In Time）和DAC（Dynamic Adaptive Compilat

5、ion）技術(shù)的使用;ARM微處理器以及授權(quán)廠商基于ARM體系結(jié)構(gòu)設(shè)計的微處理器現(xiàn)在主要有下面幾個系列：ARM7系列，ARM9系列，ARM9E系列，ARM10E系列，ARM11系列，Cortex系列，SecurCore系列，StrongARM系列和XScale系列。;ARM7系列 3級流水線 低功耗的32位RISC處理器 支持16位Thumb指令集 典型處理速度為0.9MIPS/MHz，常見的系統(tǒng)主時鐘為20MHz到133MHz 適用于價位低、功耗低的消費(fèi)類應(yīng)用。;ARM9系列 5級流水線 支持?jǐn)?shù)據(jù)Cache和指令Cache 增加對32位ARM指令集的支持 提供全性能的MMU，支持Windows

6、 CE、Linux、Palm OS等多種主流嵌入式操作系統(tǒng) 典型處理速度為1.1MIPS/MHz;ARM9E系列 使用單一的處理器內(nèi)核 支持VFP9浮點(diǎn)處理協(xié)處理器 提供微控制器、DSP、Java應(yīng)用系統(tǒng)的解決方案 增強(qiáng)的DSP處理能力，很適合于那些需要同時使用DSP和微控制器的應(yīng)用場合;ARM10E系列 采用新的體系結(jié)構(gòu)，支持VFP10浮點(diǎn)處理協(xié)處理器 典型處理速度為1.25MIPS/MHz 采用了兩種先進(jìn)的節(jié)能方式;ARM11系列 8級流水線，通過forwarding技術(shù)來避免流水線太長造成的執(zhí)行效率降低 允許用戶在向要求授權(quán)時選擇是否包括浮點(diǎn)處理器內(nèi)核 媒體處理能力強(qiáng)，功耗低，特別適合用

7、于無線和消費(fèi)類電子產(chǎn)品 高數(shù)據(jù)吞吐量和高性能適合網(wǎng)絡(luò)應(yīng)用 高實(shí)時性，能夠滿足高端的嵌入式實(shí)時應(yīng)用系統(tǒng);Cortex系列 分為三個系列：Cortex-A、Cortex-R和Cortex-M Cortex-A面向高性能應(yīng)用，它具有長達(dá)13級的流水線，并且可以支持1-4個核 Cortex-R面向具有高實(shí)時性要求的應(yīng)用，通常應(yīng)用于專用集成電路(ASIC)，仍然采用8級流水線 Cortex-M是全球微控制器的標(biāo)準(zhǔn)，面向?qū)δ芎暮蛢r格有較高要求的用戶，采用低延遲的3級流水線;SecurCore系列 提供了完善的32位RISC技術(shù)的安全解決方案 應(yīng)用于一些對安全性要求較高的應(yīng)用產(chǎn)品及應(yīng)用系統(tǒng)，如電子商務(wù)、電子

8、政務(wù)、電子銀行業(yè)務(wù)、網(wǎng)絡(luò)和認(rèn)證系統(tǒng)等;StrongARM系列 由DEC公司設(shè)計的，后來在2019年賣給了Intel公司 主要有四個型號：SA-110，SA-1100，SA-1110和SA-1500;XScale處理器 全性能、高性價比、低功耗的處理器 支持16位的Thumb指令和DSP指令集;ARM9處理器系列有兩個分支 基于v4版本的ARM9，典型的有ARM9TDMI和ARM922T 基于v5TE或v5TEJ架構(gòu)的ARM9E，典型處理器有ARM9EJ-S和ARM926EJ-S等 后面關(guān)于ARM9的介紹主要也是圍繞ARM9E系列;37個寄存器 31個屬于通用寄存器 6個為ARM處理器不同工作模

9、式所設(shè)立的專用狀態(tài)寄存器;ARM9處理器模式 用戶模式(User) 快中斷模式(FIQ) 外部中斷模式(IRQ) 管理模式(Supervisor) 中止模式(Abort) 未定義模式(Undef) 系統(tǒng)模式(System);用戶模式 系統(tǒng)模式 管理模式中止模式未定義模式 外部中斷模式 快中斷模式R0R0R0R0R0R0R0R1R1R1R1R1R1R1R2R2R2R2R2R2R2R3R3R3R3R3R3R3R4R4R4R4R4R4R4R5R5R5R5R5R5R5R6R6R6R6R6R6R6R7R7R7R7R7R7R7R8R8R8R8R8R8R8_fiqR9R9R9R9R9R9R9_fiqR10R

10、10R10R10R10R10R10_fiqR11R11R11R11R11R11R11_fiqR12R12R12R12R12R12R12_fiqR13R13R13_svcR13_abtR13_undR13_irqR13_fiqR14R14R14_svcR14_abtR14_undR14_irqR14_fiqR15R15R15R15R15R15R15CPSRCPSRCPSRSPSR_svcCPSRSPSR_abtCPSRSPSR_undCPSRSPSR_irqCPSRSPSR_fiq工作模式下ARM寄存器的使用;表分析 R0-R6為不分組寄存器 R8-R12在物理上有兩組寄存器：中斷模式專用的R8

11、_fiq-R12_fiq；其他模式通用的R8-R12 R13-R14在物理上對應(yīng)6組寄存器：用戶模式和系統(tǒng)模式共用一組，其余每種模式都有各自專用的寄存器 R13一般作為棧指針SP R14被稱為連接寄存器LR R15是程序計數(shù)器PC;狀態(tài)寄存器 1個當(dāng)前程序狀態(tài)寄存器(CPSR)和5個備份狀態(tài)寄存器(SPSR)狀態(tài)寄存器結(jié)構(gòu);狀態(tài)寄存器 32位會被分成四個域：標(biāo)志位域f(flag field)，PSR31:24；狀態(tài)域s(status field)，PSR23:16；擴(kuò)展域x(extend field)，PSR15:8；控制域c(control field)，PSR7:0;ARM7采用的是3級流

12、水線 FETCH、DECODE和EXECUTE ARM9采用5級流水線 FETCH、DECODE、EXECUTE、MEMORY、WRITE;ARM9采用了哈佛體系結(jié)構(gòu) ARM7采用的馮諾依曼結(jié)構(gòu) 馮諾依曼體系將數(shù)據(jù)和指令全部存儲在同一個存儲器中 哈佛體系中，指令存儲和數(shù)據(jù)存儲是分開的，指令的存取和數(shù)據(jù)的存取通過不同的數(shù)據(jù)總線進(jìn)行;ARM可以支持16個協(xié)處理器協(xié)處理器需要專門的協(xié)處理器指令來操作CP15協(xié)處理器，即系統(tǒng)控制協(xié)處理器(System Control Coprocessor)是非常重要的協(xié)處理器 用來配置和控制緩存，緊耦合存儲器(TCM)，內(nèi)存管理單元(MMU)，時鐘模式等 CP15提

13、供了16個額外的寄存器;內(nèi)存管理單元MMU作用 CPU產(chǎn)生的虛擬地址被先送到MMU中，通過一定的映射，轉(zhuǎn)換為物理地址，然后進(jìn)行相應(yīng)的讀寫操作 有了MMU，才能使用虛擬內(nèi)存;CPU產(chǎn)生的虛擬地址快速上下文切換擴(kuò)展FCSE(Fast Context Switch Extension)MMU虛擬地址VMA; 訪問轉(zhuǎn)換表的一級描述符; 一級描述符頁表項(xiàng)類型決定位1:0;段描述符格式段描述符位含義;根據(jù)粗頁表訪問大頁面;異常(Exception)是指任何打斷處理器正常執(zhí)行過程，迫使處理器轉(zhuǎn)換到特權(quán)狀態(tài)執(zhí)行特定指令的事件。中斷(Interrupt)是異常的一種，通常情況下會將它與異步異常等同看待，這已經(jīng)是

14、一種被廣泛采用的用法。;ARM總共有7種處理器異常： 復(fù)位(Reset)異常：復(fù)位可以通過按下復(fù)位鍵產(chǎn)生Reset信號實(shí)現(xiàn)；也可以通過指令轉(zhuǎn)跳到復(fù)位異常中斷處理程序?qū)崿F(xiàn)，這種方式稱為軟復(fù)位 未定義指令(Undefined Instruction)異常：當(dāng)處理器或協(xié)處理器不能識別當(dāng)前指令時，會產(chǎn)生未定義指令中斷 軟件中斷(SWI)異常：這是由用戶定義的中斷指令，通常用于提供系統(tǒng)調(diào)用接口; 指令預(yù)取中止(Prefetch Abort)異常：若預(yù)取指令的地址不存在或不允許訪問，會產(chǎn)生預(yù)取中止異常 數(shù)據(jù)訪問中止(Data Abort)異常：若請求數(shù)據(jù)的地址不存在或不允許訪問，會產(chǎn)生數(shù)據(jù)訪問異常 外部中

15、斷請求(IRQ)：IRQ信號被觸發(fā)且CPSR寄存器I位清零時會產(chǎn)生該中斷 快中斷請求(FIQ)：FIQ信號被觸發(fā)且CPSR寄存器F位清零時會產(chǎn)生該中斷;異常發(fā)生后，處理器會進(jìn)入5種異常模式中一種并處理該異常 復(fù)位異常和軟件中斷異常時，處理器進(jìn)入管理(Supervisor)模式 未定義指令異常時，處理器進(jìn)入未定義(Undef)模式 指令預(yù)取中止異常和數(shù)據(jù)訪問中止異常時時，處理器進(jìn)入中止(Abort)模式 外部中斷請求時，處理器進(jìn)入外部中斷(IRQ)模式 快中斷請求時，處理器進(jìn)入快中斷(FIQ)模式;異常向量地址及處理優(yōu)先級向量地址向量地址異常異常優(yōu)先級優(yōu)先級0 x000 x00復(fù)位異常10 x040 x04未定義指令異常60 x080 x08軟件中斷60 x0C0 x0C指令預(yù)取中止異常50 x100 x10