邊界掃描接口

1、第二章 JTAG邊界掃描接口§ 2.1 JTAG 簡介調(diào)試內(nèi)核是在目標(biāo)機(jī)的固件中實(shí)現(xiàn)的。因此，為了在新硬件進(jìn)行調(diào)試，調(diào)試內(nèi)核需修改處理 器與內(nèi)存的接口，隨著時(shí)鐘提速，這種接口的設(shè)計(jì)要求越來越高：特別當(dāng)調(diào)試內(nèi)核不能運(yùn)行時(shí)， 開發(fā)人員就無法對(duì)目標(biāo)機(jī)進(jìn)行調(diào)試。處理器設(shè)計(jì)者把調(diào)試內(nèi)核用芯片電路來實(shí)現(xiàn)，它不但能避免上述問題，還能調(diào)試處理器的流 水線與Cache的操作。隨著嵌入式處理器結(jié)構(gòu)越來越復(fù)雜，速度越來越快，片上調(diào)試的支持就顯 得越來越重要。從而也促使產(chǎn)生了新的標(biāo)準(zhǔn)調(diào)試接口：背景調(diào)試模式BDM(Background Debug Mode)、JTAG 和 Nexus(IEEE-5001 IS

2、TO),BDM是Motorola公司的專用調(diào)試接口，是第一個(gè)把調(diào)試功能的特殊硬件嵌入至處理器核內(nèi)。 只需把處理器的幾根調(diào)試引腳連接到專用連接器與調(diào)試工具上就可方便調(diào)試。這樣的連接器叫做 n-wire或wiggler,主要用來實(shí)現(xiàn)調(diào)試模塊與CPU之間的時(shí)序和通訊協(xié)議。SINexus是嵌入式系統(tǒng)在汽車電子應(yīng)用的需求所提出的標(biāo)準(zhǔn)接口，由Motorola> Infineon、HP、 Bosch等公司在1998年聯(lián)合提出的通用嵌入式處理器調(diào)試標(biāo)準(zhǔn)(GEPDIS)。這個(gè)團(tuán)體的最初工作 名稱是Nexus協(xié)會(huì)，目前以5001論壇著稱，它已經(jīng)與IEEE-ISTO形成聯(lián)盟。故該標(biāo)準(zhǔn)被命名為 ISTO-500

3、1通用嵌入式處理器調(diào)試標(biāo)準(zhǔn)，并在2000年得到批準(zhǔn)。該標(biāo)準(zhǔn)引入了處理器調(diào)試的新概 念，如可擴(kuò)性、兼容性與私有消息等(Nexus也使用了 JTAG作為最低兼容級(jí)別的標(biāo)準(zhǔn)協(xié)議九Nexus 可用Verilog或VHDL來編寫，該標(biāo)準(zhǔn)正在不斷發(fā)展之中，可參閱 /nexus5001/standard.html,JTAG協(xié)議最初來自于PC板測試，目前嵌入式處理器廣泛使用了 JTAG,這是因?yàn)樵谟≈齐?路板PCB上使用的JTAG同樣也能來調(diào)試處理器核內(nèi)的寄存器、內(nèi)存及I/O等。JTAG(Joint Test Action Group)為聯(lián)合測試行為組織的縮寫。由于

4、集成電路的集成度不斷提髙， 芯片的引腳不斷增加；此外，為了縮小體積常常采用表面貼裝技術(shù)。因此，無法用常規(guī)的在線仿 真的方式。JTAG為此制定了邊界掃描標(biāo)準(zhǔn)，只需5根引腳就可以實(shí)現(xiàn)在線仿真的功能。該標(biāo)準(zhǔn)已 被批準(zhǔn)為IEEE-1149.1標(biāo)準(zhǔn)。它不但能測試各種集成電路芯片，也能測試芯片內(nèi)各類宏單元，還能 測試相應(yīng)的印刷電路板.ARM架構(gòu)處理器內(nèi)含嵌入式在線仿真(Embedded ICE)宏單元，為JTAG 調(diào)試提供相應(yīng)的接口。同時(shí)，為了能達(dá)到實(shí)時(shí)(RealTime)跟蹤調(diào)試的功能，ARM架構(gòu)處理器還內(nèi)含嵌入式跟蹤宏單 元，通過邏輯分析儀來實(shí)現(xiàn)實(shí)時(shí)跟蹤調(diào)試的功能"ARM架構(gòu)的Embedde

5、d ICE-RT就是指嵌入式在 線仿真及實(shí)時(shí)跟蹤調(diào)試。§2.2 JTAG邊界掃描原理1. JTAG調(diào)試接口的結(jié)構(gòu)JTAG調(diào)試接口的結(jié)構(gòu)如圖2-1所不。它由測試訪問端口 TAP (Test Access Port)控制器、 旁路(Bypass)寄存器、指令寄存器和數(shù)據(jù)寄存器，以及與JTAG接口兼容的ARM架構(gòu)處理器；處 理器的每個(gè)引腳都有一個(gè)移位寄存單元，稱為邊界掃描單元BSC (Boundary Scan Cell),它將JTAG 電路與處理器核邏輯電路聯(lián)系起來，同時(shí)，隔離了處理器核邏輯電路與芯片引腳；把所有的邊界 掃描單元構(gòu)成了邊界掃描寄存器BSR,該寄存器電路僅在進(jìn)行JTAG測試

6、時(shí)有效，在處理器核正常 工作時(shí)無效。VuPintTD1 TCLKTVS TRST TDO«< C1/11V JC3丿/圖2CORELOGICREGISTERBYPASS REGISTERINSTRUCTION REGISTER IJTAG邊界掃描接口示意圖2. JTAG邊界掃描原理IEEE-1149 標(biāo)準(zhǔn) > 即"Standard Test Access Port and Boundary-Scan Architecture11, 定義了 PCB 的產(chǎn)品測試標(biāo)準(zhǔn)，是由JTAG組織完成。該標(biāo)準(zhǔn)定義了一個(gè)5腳串行訪問和測試芯片引腳的協(xié)議。如圖2-1所示，芯片內(nèi)核和引

7、腳之間通過一系列串行掃描路經(jīng)相連，這些串行掃描路經(jīng)由寄 存器構(gòu)成，成為邊界掃描寄存器 BSR (Boundary Scan Register),如利C(T, irClH, 1fC2u, nC3M,和利C4”。 在普通系統(tǒng)操作模式(Netest)下，芯片內(nèi)核和引腳之間保持透明.在external-test模式下，芯片內(nèi) 核和引腳之間斷開，"Pinl”和"Pin2"輸出芯片引腳的狀態(tài)，"PinO”和"Pin2”輸入芯片引腳的信號(hào)。在 internal-test模式下,芯片內(nèi)核和引腳之間斷開,MPinr和"Pin2”輸出芯片內(nèi)核的狀態(tài)，”P

8、inO“和“Pin2" 輸入芯片內(nèi)核的信號(hào)。在圖21中，如果JTAG接口處在external.test模式下,BSR單元CO捕獲輸入腳pin 0的狀態(tài)» BSR單元C1向輸出腳pinl輸岀信號(hào)，BSR單元C2不對(duì)應(yīng)任何引腳，但是它使能BSR單元，控制BSR單元C2的方向。BSR單元C3捕獲輸入瀚岀引腳pin 2的狀態(tài)，BSR單元C4向輸入/輸出引腳pin 2輸出信號(hào)所以，BSR單元總共有三種：輸入單兀，如CO和C3。當(dāng)JTAG接口處于external-test模式下，捕獲與之相連的引腳的 狀態(tài)。輸出單元，如CI和C40當(dāng)JTAG接口處于external-test模式下，驅(qū)動(dòng)

9、與之相連的引腳的狀態(tài)。使能單元，如：C2.這些單元并不與引腳直接相連，但可以控制輸入/輸出引腳的方向，或 者禁止/打開輸入或輸出引腳。門E0,E3和E4由TAP控制器控制（包括使能單元，如C2）,捕獲相應(yīng)的引腳的狀態(tài)。這些 只有在TAP狀態(tài)機(jī)發(fā)生轉(zhuǎn)換，指令寄存器加載進(jìn)適當(dāng)?shù)闹噶睿ㄈ鏓XTEST）的時(shí)候發(fā)生。門10, 13和14由TAP控制器控制（包括使能單元，如C2）,捕獲相應(yīng)的內(nèi)核的狀態(tài)。這些 只有在TAP狀態(tài)機(jī)發(fā)生轉(zhuǎn)換，指令寄存器加載進(jìn)適當(dāng)?shù)闹噶睿ㄈ鏘NTEST）的時(shí)候發(fā)生。門NO, N1和N3只有在系統(tǒng)處在普通系統(tǒng)操作模式（No-test）下才起作用，將內(nèi)核和芯片引腳 相連，仿佛邊界掃描

10、接口并不存在。邊界掃描寄存器通過TDI和TDO的JTAG信號(hào)一位一位的讀/寫。實(shí)際上邊界掃描寄存器 的讀/寫實(shí)同時(shí)發(fā)生的，新值隨TDI信號(hào)移進(jìn) I日值隨TDO信號(hào)移進(jìn)出。§2.3 JTAG引腳信號(hào)下表為TAP控制器引腳定義:表27 TAP控制器引腳引腳名TCKTMS類型輸入輸入定義測試時(shí)鐘，在TCK時(shí)鐘的同步作用下，通過TDI和TDO引腳 串行移入/移出數(shù)據(jù)或指令；同時(shí)，也為測試訪問端口 TAP控 制器的狀態(tài)機(jī)提供時(shí)鐘。測試模式選擇信號(hào)，控制測試接口狀態(tài)機(jī)的操作。13#TDITDO測試數(shù)據(jù)輸入線，其串行輸入數(shù)據(jù)送至邊界掃描寄存器或指 輸入令寄存器（由TAP控制器的當(dāng)前狀態(tài)及已保存在指令寄存器中的指令來控制人輸出測試數(shù)據(jù)輸出線，把從邊界掃描鏈采樣的數(shù)據(jù)傳播至串行測 試電路中的下一個(gè)芯片。nTRST輸入測試復(fù)位輸入信號(hào)，測試接口初始化。JTAG可以對(duì)同塊電路板上多塊芯片進(jìn)行測試。nTRST. TCK和TMS信號(hào)并行至各個(gè)芯片，而 一塊芯片的TDO接至下一芯片的TDK§ 2. 4 TAP控制器測試訪問端口 TAP控制器對(duì)嵌入在ARM處理器核內(nèi)部的測試功能電路的訪問控制，是一個(gè)同 步狀態(tài)機(jī)通過測試模式選擇IMS和時(shí)鐘信號(hào)TCK來控制其狀態(tài)機(jī)。通過測試模式選擇TMS和時(shí) 鐘信號(hào)TCK來控制其狀態(tài)轉(zhuǎn)移，實(shí)現(xiàn)IEEE1149.1標(biāo)準(zhǔn)