集成電路工藝復(fù)習(xí)資料要點(diǎn)

1、1. 特征尺寸（Critical Dimension,CD）的概念特征尺寸是芯片上的最小物理尺寸， 是衡量工藝難度的標(biāo)志， 代表集成電路 的工藝水平。在CMOS技術(shù)中，特征尺寸通常指MOS管的溝道長度，也指多 晶硅柵的線寬。在雙極技術(shù)中，特征尺寸通常指接觸孔的尺寸。2. 集成電路制造步驟： Wafer preparatio n 硅片準(zhǔn)備） Wafer fabrication （硅片制造） Wafer test/sort硅片測試和揀選） Assembly and packaging 裝配和圭寸裝） Fi nal test（終測）3. 單晶硅生長：直拉法（CZ法）和區(qū)熔法（FZ法）。區(qū)熔法（FZ法

2、）的特點(diǎn) 使用摻雜好的多晶硅棒； 優(yōu)點(diǎn)是純度高、 含氧量低；缺點(diǎn)是硅片直徑比直拉的小。4. 不同晶向的硅片， 它的化學(xué)、電學(xué)、和機(jī)械性質(zhì)都不同，這會影響最終的器 件性能。例如遷移率，界面態(tài)等。 MOS 集成電路通常用（ 100）晶面或 <100>晶 向；雙極集成電路通常用（ 111）晶面或 <111>晶向。5. 硅熱氧化的概念、氧化的工藝目的、氧化方式及其化學(xué)反應(yīng)式。氧化的概念： 硅熱氧化是氧分子或水分子在高溫下與硅發(fā)生化學(xué)反應(yīng)， 并在 硅片表面生長氧化硅的過程。氧化的工藝目的： 在硅片上生長一層二氧化硅層以保護(hù)硅片表面、 器件隔離、 屏蔽摻雜、形成電介質(zhì)層等。氧化方式

3、及其化學(xué)反應(yīng)式：干氧氧化：Si + O2 f SiO2 濕氧氧化：Si + H2O + O2 f SiO2+H2 水汽氧化： Si H2O f SiO2 H2硅的氧化溫度：750 C 1100C6. 硅熱氧化過程的分為兩個階段： 第一階段：反應(yīng)速度決定氧化速度，主要因?yàn)檠醴肿印⑺肿映渥?，硅原子不足。第二階段：擴(kuò)散速度決定氧化速度，主要因?yàn)檠醴肿?、水分子不足，硅原?充足7. 在實(shí)際的SiO2 -Si系統(tǒng)中，存在四種電荷。 . 可動電荷： 指 Na、 K 離子，來源于工藝中的化學(xué)試劑、器皿和各 種沾污等。 . 固定電荷：指位于 SiO2 - Si 界面 2nm 以內(nèi)的過剩硅離子，可采用摻 氯氧

4、化降低。 . 界面態(tài)：指界面陷阱電荷 （缺陷、懸掛鍵），可以采用氫氣退火降低。 . 陷阱電荷：由輻射產(chǎn)生。8. （硅熱氧化）摻氯氧化工藝 在氧化工藝中，通常在氧化系統(tǒng)中通入少量的 HCl 氣體（濃度在 3以下）以改善 SiO2 - Si 的界面特性。其優(yōu)點(diǎn)： 氯離子進(jìn)入SiO2 Si界面與正電荷中和以減少界面處的電荷積累。 .氧化前通入氯氣處理氧化系統(tǒng)以減少可動離子沾污。9. SiO2-Si界面的雜質(zhì)分凝（Dopant Segregation：高溫過程中，雜質(zhì)在兩種 材料中重新分布，氧化硅吸引受主雜質(zhì)（B ）、排斥施主雜質(zhì)（P、As）。10. SiO2 在集成電路中的用途 柵氧層：做MOS結(jié)構(gòu)

5、的電介質(zhì)層（熱生長） 場氧層：限制帶電載流子的場區(qū)隔離（熱生長或沉積） 保護(hù)層：保護(hù)器件以免劃傷和離子沾污（熱生長） 注入阻擋層：局部離子注入摻雜時，阻擋注入摻雜（熱生長） 墊氧層：減小氮化硅與硅之間應(yīng)力（熱生長） 注入緩沖層：減小離子注入損傷及溝道效應(yīng)（熱生長） 層間介質(zhì)：用于導(dǎo)電金屬之間的絕緣（沉積）11. 硅熱氧化工藝中影響二氧化硅生長的因素 氧化溫度； 氧化時間； 摻雜效應(yīng)：重?fù)诫s的硅要比輕摻雜的氧化速率快 硅片晶向： <111>硅單晶的氧化速率比 <100>稍快 反應(yīng)室的壓力：壓力越高氧化速率越快 氧化方式：濕氧氧化比干氧氧化速度快12. 熱生長氧化層與沉積氧

6、化層的區(qū)別 結(jié)構(gòu)及質(zhì)量：熱生長的比沉積的結(jié)構(gòu)致密，質(zhì)量好。 成膜溫度：熱生長的比沉積的溫度高?？稍?400C獲得沉積氧化層，在第 一層金屬布線形成完進(jìn)行，做為金屬之間的層間介質(zhì)和頂層鈍化層。 硅消耗：熱生長的消耗硅，沉積的不消耗硅。13. 雜質(zhì)在硅中的擴(kuò)散機(jī)制 間隙式擴(kuò)散；替位式擴(kuò)散。14. 擴(kuò)散雜質(zhì)的余誤差函數(shù)分布特點(diǎn)（恒定表面源擴(kuò)散屬于此分布） 雜質(zhì)表面濃度由該種雜質(zhì)在擴(kuò)散溫度下的固溶度所決定。當(dāng)擴(kuò)散溫度不變時，表面雜質(zhì)濃度維持不變； 擴(kuò)散時間越長，擴(kuò)散溫度越高，則擴(kuò)散進(jìn)入硅片內(nèi)的雜質(zhì)總量就越多； 擴(kuò)散時間越長，擴(kuò)散溫度越高，雜質(zhì)擴(kuò)散得越深。15. 擴(kuò)散雜質(zhì)的高斯分布特點(diǎn)（有限源擴(kuò)散屬于此

7、分布） 在整個擴(kuò)散過程中，雜質(zhì)總量保持不變； 擴(kuò)散時間越長，擴(kuò)散溫度越高，則雜質(zhì)擴(kuò)散得越深，表面濃度越低； 表面雜質(zhì)濃度可控。jNb14>t3>t2>tlLtlt2t3+4距離R16. 結(jié)深的定義雜質(zhì)擴(kuò)散濃度分布曲線與襯底摻雜濃度曲線交點(diǎn)的位置稱為結(jié)深。17. 離子注入的概念： 離子注入是在高真空的復(fù)雜系統(tǒng)中，產(chǎn)生電離雜質(zhì)并形成高能量的離子束， 入射到硅片靶中進(jìn)行摻雜的過程。18. 離子注入工藝相對于熱擴(kuò)散工藝的優(yōu)缺點(diǎn)：優(yōu)點(diǎn)：精確地控制摻雜濃度和摻雜深度；可以獲得任意的雜質(zhì)濃度分布； 雜質(zhì)濃度均勻性、重復(fù)性好；摻雜溫度低；沾污少；無固溶度極限。 缺點(diǎn)：高能雜質(zhì)離子轟擊硅原子將

8、產(chǎn)生晶格損傷；注入設(shè)備復(fù)雜昂貴。19. 離子注入效應(yīng)溝道效應(yīng)： 當(dāng)注入離子未與硅原子碰撞減速， 而是穿透了晶格間隙時就發(fā)生 了溝道效應(yīng)。控制溝道效應(yīng)的方法：傾斜硅片；緩沖氧化層；硅預(yù)非晶化 （低能量（1KEV ）淺注入應(yīng)用非常有效）；使用質(zhì)量較大的原子。注入損傷：高能雜質(zhì)離子轟擊硅原子將產(chǎn)生晶格損傷。 消除晶格損傷的方法： 注入緩沖層；離子注入退火工藝。20. 離子注入退火 工藝目的：消除晶格損傷，并且使注入的雜質(zhì)轉(zhuǎn)入替位位置從而實(shí)現(xiàn)電激活。 高溫?zé)嵬嘶鹜ǔ５耐嘶饻囟龋?50C，時間：30分鐘左右 缺點(diǎn)：高溫會導(dǎo)致雜質(zhì)的再分布。 快速熱退火采用RTP，在較短的時間（103102秒）內(nèi)完成退火。

9、 優(yōu)點(diǎn)：雜質(zhì)濃度分布基本不發(fā)生變化21. 在先進(jìn)的 CMOS 工藝中，離子注入的應(yīng)用深埋層注入； 倒摻雜阱注入； 穿通阻擋層注入； 閾值電壓調(diào)整注入； 輕摻雜漏區(qū)（LDD ）注入；源漏注入；多晶硅柵摻雜注入；溝槽電容 器注入；超淺結(jié)注入；絕緣體上的硅（SOI）中的氧注入。22. 部分離子注入工藝的作用深埋層注入：高能（大于200KEV ）離子注入，深埋層的作用：減小襯底 橫向寄生電阻，控制CMOS的閂鎖效應(yīng)。 倒摻雜阱注入：高能量離子注入使阱中較深處雜質(zhì)濃度較大， 倒摻雜阱改 進(jìn)CMOS器件的抗閂鎖和穿通能力。 穿通阻擋層注入：作用：防止亞微米及以下的短溝道器件源漏穿通，保證 源漏耐壓。 輕摻

10、雜漏區(qū)（LDD ）注入：減小最大電場，增強(qiáng)抗擊穿和熱載流子能力。 超淺結(jié)注入：大束流低能注入。作用：抑制短溝道效應(yīng)23. 光刻的概念光刻是把掩膜版上的電路圖形精確地轉(zhuǎn)移到硅片表面光刻膠膜上的過程。光刻是集成電路制造的關(guān)鍵工藝。24. 光刻工藝的8個基本步驟：氣相成底膜；旋轉(zhuǎn)涂膠；軟烘；對準(zhǔn)和曝光；曝光后烘培（PEB）; 顯影；堅(jiān)膜烘培；顯影檢查。25什么是光刻膠、光刻膠的用途、光刻對光刻膠的要求光刻膠是一種有機(jī)化合物，它受紫外線曝光后在顯影液中的溶解度發(fā)生顯著 變化，而未曝光的部分在顯影液中幾乎不溶解。光刻膠的用途：做硅片上的圖形模版（從掩膜版轉(zhuǎn)移到硅片上的圖 形）；在后續(xù)工藝中，保護(hù)下面的材

11、料（例如刻蝕或離子注入）。光刻對光刻膠的要求：分辨率高；對比度好；敏感度好；粘滯性好 粘附性好；抗蝕性好；顆粒少。26. 正膠和負(fù)膠區(qū)別正膠：曝光的部分易溶解，占主導(dǎo)地位；負(fù)膠：曝光的部分不易溶解。負(fù)膠 的粘附性和抗刻蝕性能好，但分辨率低。27. 數(shù)值孔徑（NA）透鏡半徑 透鏡焦長28.分辨率（R）分辨率是將硅片上兩個相鄰的關(guān)鍵尺寸圖形區(qū)分開的能力。分辨率是光刻中 一個重要的性能指標(biāo)。kANA n*sinf)mk為工藝因子，范圍是0.60.8;入為光源的波長；NA為曝光系統(tǒng)的數(shù)值 孔徑。提高分辨率的方法： 減小工藝因子k:先進(jìn)曝光技術(shù) 減小光源的波長：汞燈，準(zhǔn)分子激光（，等離子體） 增大介質(zhì)折

12、射率：浸入式曝光 增大9 m：增大透鏡半徑、減小焦距 29.焦深（DOF）焦深是焦點(diǎn)上下的一個范圍，在這個范圍內(nèi)圖像連續(xù)保持清晰。焦深類似照相的景深，集成電路光刻中的景深很小，一般在1.0卩m左右。焦深限制光刻膠厚度，并要求表面平坦化D0F =X2(NA)230. 刻蝕的概念、工藝目的、分類、應(yīng)用概念：用化學(xué)或物理的方法，有選擇地去除硅片表面層材料的過程稱為刻蝕。 工藝目的：把光刻膠圖形精確地轉(zhuǎn)移到硅片上， 最后達(dá)到復(fù)制掩膜版圖形的 目的?？涛g是在硅片上復(fù)制圖形的最后圖形轉(zhuǎn)移工藝， 是集成電路制造的重要工 藝之一。刻蝕的分類：按工藝目的分類：有圖形刻蝕、無圖形刻蝕。無圖形刻蝕: 材料去除和回蝕

13、。按工藝手段分類：干法刻蝕和濕法刻蝕。按刻蝕材料分類: 金屬刻蝕、介質(zhì)刻蝕、硅刻蝕。應(yīng)用：在硅片上制作不同的特征圖形，包括選擇性氧化的氮化硅掩蔽層、溝 槽隔離和硅槽電容的溝槽、多晶硅柵、金屬互聯(lián)線、接觸孔和通孔。31. 干法刻蝕與濕法刻蝕把硅片置于氣態(tài)產(chǎn)生的等離子體，等離子體中的帶正電離子物理轟擊硅片表面，等離子體中的反應(yīng)粒子與硅片表面發(fā)生化學(xué)反應(yīng)，從而去除暴露的表面材料 干法刻蝕用物理和化學(xué)方法，可實(shí)現(xiàn)各向異性刻蝕，能實(shí)現(xiàn)圖形的精確轉(zhuǎn)移。干 法刻蝕是集成電路刻蝕工藝的主流技術(shù)， 廣泛用于有圖形刻蝕、 回蝕和部分材料 去除工藝。把硅片置于液體化學(xué)試劑， 化學(xué)腐蝕液與硅片表面發(fā)生化學(xué)反應(yīng)， 從而

14、去除 暴露的表面材料。 濕法刻蝕用化學(xué)方法， 一般是各向同性刻蝕， 不能實(shí)現(xiàn)圖形的 精確轉(zhuǎn)移。濕法刻蝕基本只用于部分材料去除工藝。32. 干法刻蝕的優(yōu)缺點(diǎn)（與濕法刻蝕比）優(yōu)點(diǎn)：刻蝕剖面各向異性，非常好的側(cè)壁剖面控制；好的 CD控制； 最小的光刻膠脫落或粘附問題；好的片內(nèi)、片間、批間的刻蝕均勻性；化學(xué) 品使用費(fèi)用低。（為什么現(xiàn)代集成電路工藝多采用干法刻蝕？ ）缺點(diǎn)：對下層材料的刻蝕選擇比較差；等離子體誘導(dǎo)損傷；設(shè)備昂貴。33. 刻蝕參數(shù) 刻蝕速率；刻蝕偏差；選擇比；均勻性；刻蝕剖面。34. ULSI 對刻蝕的要求 對不需要刻蝕的材料（主要是光刻膠和下層材料）的高選擇比；可接受 產(chǎn)能的刻蝕速率；好

15、的側(cè)壁剖面控制；好的片內(nèi)均勻性；低的器件損傷； 寬的工藝窗口。35. 為什么 0.25 微米以下工藝的干法刻蝕需要高密度等離子體？傳統(tǒng)的 RIE 系統(tǒng)等離子體離化率最大 0.1%，因而需要較多的氣體以產(chǎn)生足 夠的粒子。 較高的氣壓使得粒子碰撞頻繁， 反應(yīng)粒子很難進(jìn)入小尺寸高深寬比圖 形，反應(yīng)產(chǎn)物也很難排出。高密度等離子體的離化率達(dá)到10%，用于 0.25 微米以下的工藝。36. 為什么多晶硅的干法刻蝕要采用氯基氣體而不是氟基氣體？不用SF6等F基氣體是因?yàn)镃l基氣體刻蝕多晶硅對下層的柵氧化層有較高 的選擇比。37. 化學(xué)氣相沉積 CVD 的概念（Chemical Vapor Depositio

16、n）化學(xué)氣相沉積是利用電阻加熱、等離子體、 光輻射等能源使某些氣態(tài)物質(zhì)發(fā)生化學(xué)反應(yīng)， 生成固態(tài)物質(zhì)并沉積在襯底表面形 成薄膜的過程。38. 集成電路對薄膜的要求好的臺階覆蓋能力；填充高深寬比間隙的能力；好的厚度均勻性； 高純度和高密度；受控制的化學(xué)劑量；高度的結(jié)構(gòu)完整性和低的應(yīng)力； 好 的電學(xué)特性；對襯底材料或下層膜有好的粘附性。39.描述CVD生長的簡化過程。寫出影響 CVD生長速率的因素自己整理影響CVD生長速率的因素：質(zhì)量傳輸限制（常壓 CVD）；表面反應(yīng)限 制（低壓CVD）；CVD氣流動力學(xué)；CVD反應(yīng)中的壓力。40. 異類反應(yīng)和同類反應(yīng)異類反應(yīng)：反應(yīng)發(fā)生在硅片表面或非常接近表面。同類

17、反應(yīng)：反應(yīng)發(fā)生在離硅片很遠(yuǎn)的高空。必須避免同類反應(yīng)生成薄膜束狀物，同類反應(yīng)產(chǎn)生的薄膜粘附性差、質(zhì)量差、 均勻性差。41. 常壓 CVD 系統(tǒng)（APCVD）質(zhì)量輸運(yùn)限制為主、氣流控制要求高。優(yōu)點(diǎn)：沉積速度高。缺點(diǎn)：膜致密性差、顆粒多，氣體消耗大、硅片不可密集擺放，臺階覆蓋差（主要決定于反應(yīng)氣 體）。42. 低壓 CVD 系統(tǒng)（LPCVD）反應(yīng)速度限制為主、溫度控制要求高。優(yōu)點(diǎn)：膜致密、顆粒少，硅片可密集 擺放，臺階覆蓋較好（主要決定于反應(yīng)氣體）。缺點(diǎn)：速度較慢。43. 在APCVD SiO2時摻雜PH3,形成磷硅玻璃（PSG）。優(yōu)點(diǎn)：吸附可動離子 電荷改善器件界面，降低玻璃的軟化點(diǎn)溫度易于平坦化

18、。缺點(diǎn)：易吸潮，一 般控制P2O5的含量在4%以下。44. 沉積多晶硅采用什么CVD工具？摻雜的Poly-Si的主要用途。寫出摻雜的PolySi 做柵電極的 6 個原因。沉積多晶硅采用 LPCVD。用途：摻雜的Poly Si在MOS器件中用做柵電極；摻雜的Poly Si做 多晶電阻及橋聯(lián)；PIP電容的上下電極。摻雜的 PolySi 做柵電極的原因：通過摻雜可得到特定的電阻；與 SiO2有優(yōu)良的界面特性；和后續(xù)高 溫工藝的兼容性；比金屬電極（如 Al）更高的可靠性；在陡峭的結(jié)構(gòu)上沉 積的均勻性；實(shí)現(xiàn)柵的自對準(zhǔn)工藝。45. 蒸發(fā)的優(yōu)缺點(diǎn)優(yōu)點(diǎn)：成膜速率高（能蒸發(fā)5微米厚的鋁膜）：金屬膜純度高缺點(diǎn)：臺

19、階覆蓋能力差；不能沉積金屬合金46. 濺射的優(yōu)缺點(diǎn)優(yōu)點(diǎn)：臺階覆蓋能力好；能沉積金屬合金；能進(jìn)行原位濺射刻蝕 缺點(diǎn)：濺射速率低 , 金屬膜含氬47. 電鍍的優(yōu)缺點(diǎn)優(yōu)點(diǎn)：非常好的間隙填充能力，成本低、溫度低 缺點(diǎn)：需要導(dǎo)電種子層，控制復(fù)雜48. 高能離子轟擊離子反射（能量很?。?；離子吸附（10eV），能量轉(zhuǎn)化熱能；離子注 入（10keV）,能量改變結(jié)構(gòu)；濺射（0.5keV5keV），濺射原子能量1050eV。49. 鋁互連的優(yōu)缺點(diǎn)優(yōu)點(diǎn)：電阻率低；鋁的成本低；與硅和二氧化硅的粘附性好；易于 沉積成膜（蒸發(fā)、濺射）；易于刻蝕；抗腐蝕性能好，因?yàn)殇X表面總是有一 層抗腐蝕性好的氧化層（AI2O3）;接觸電

20、阻低（歐姆接觸）。缺點(diǎn)：結(jié)穿刺現(xiàn)象；電遷移現(xiàn)象。50. 鋁的結(jié)穿刺現(xiàn)象在純鋁和硅的界面加熱合金化過程中（450500 C），硅開始溶解在鋁中直到在鋁中的濃度達(dá)到 0.5，該過程消耗硅并在硅中形成空洞，可穿透淺結(jié)，引起短路解決方法：使用含硅（12%的鋁合金，鋁中硅已飽和，抑制硅向鋁中擴(kuò)散；引入阻擋層金屬（例如 TiN ）以抑制硅擴(kuò)散。51. 電遷移現(xiàn)象當(dāng)金屬線流過大密度的電流時， 電子和金屬原子的碰撞引起金屬原子的移動 導(dǎo)致金屬原子的消耗和堆積。 電遷移現(xiàn)象會造成金屬線開路、 兩條鄰近的金屬線 短路。純鋁的電遷移現(xiàn)象非常嚴(yán)重。解決方法：使用含 0.5 %銅的鋁合金52. 銅互連的優(yōu)點(diǎn)及采取的工藝

21、措施優(yōu)點(diǎn)：電阻率更低；電流密度高：抗電遷徙能力好于鋁，銅合金中加入Al或Ti進(jìn)一步增強(qiáng)抗電遷移；更少的工藝步驟：采用大馬士革方法，減少 20%30% ;易于沉積（銅CVD電鍍銅）：銅的成本低。缺點(diǎn)：不能干法刻蝕銅；銅在硅和二氧化硅中擴(kuò)散很快，芯片中的銅雜 質(zhì)沾污使電路性能變壞；抗腐蝕性能差；粘附性差。工藝措施： 采用大馬士革工藝回避干法刻蝕銅； 采用電鍍來滿足大馬士 革工藝對間隙填充的要求；用阻擋層金屬（例如 Ta）增強(qiáng)粘附阻擋擴(kuò)散； 用金屬鎢做底層金屬解決了器件的銅沾污。53. 硅化物及其作用硅化物是在高溫下難熔金屬（通常是鈦Ti、鉆Co）與硅反應(yīng)形成的金屬化合物（如TiSi2、CoSi2

22、）。其作用：降低器件寄生電阻；降低接觸電阻； 作為金屬與硅之間的粘合劑。54. 化學(xué)機(jī)械平坦化 CMP（Chemical Mechanical Planarization ）也稱為化學(xué)機(jī)械拋光 CM（PChemicalMechanical Polish ）是通過化學(xué)反應(yīng)和機(jī)械研磨相結(jié)合的方法對表面起伏的硅 片進(jìn)行平坦化的過程。55. CMP 技術(shù)的優(yōu)點(diǎn)全局平坦化，臺階高度可控制到50?左右；平坦化不同的材料；平坦 化多層材料；減小嚴(yán)重表面起伏；能配合制作金屬圖形（大馬士革工藝） ； 改善金屬臺階覆蓋；減少缺陷；不使用危險(xiǎn)氣體。56. 3.0卩m CMOS集成電路工藝技術(shù)工藝流程 雙阱工藝：備片初氧氧化光刻 N阱區(qū)N阱磷注入刻蝕初氧層光 刻P阱區(qū)P阱硼注入阱推進(jìn) LOCO隔離工藝：墊氧氧化氮化硅沉積