仿真器并非萬(wàn)能之神

1、    仿真器并非萬(wàn)能之神摘要：實(shí)現(xiàn)了一種全集成可變帶寬中頻寬帶低通濾波器，討論分析了跨導(dǎo)放大器-電容(OTAC)連續(xù)時(shí)間型濾波器的結(jié)構(gòu)、設(shè)計(jì)和具體實(shí)現(xiàn)，使用外部可編程電路對(duì)所設(shè)計(jì)濾波器帶寬進(jìn)行控制，并利用ADS軟件進(jìn)行電路設(shè)計(jì)和仿真驗(yàn)證。仿真結(jié)果表明，該濾波器帶寬的可調(diào)范圍為126 MHz，阻帶抑制率大于35 dB，帶內(nèi)波紋小于05 dB，采用18 V電源，TSMC 018m CMOS工藝庫(kù)仿真，功耗小于21 mW，頻響曲線接近理想狀態(tài)。關(guān)鍵詞：Butte  現(xiàn)在已經(jīng)到了關(guān)鍵時(shí)刻。我們已經(jīng)確定了電路板的設(shè)計(jì)原型，現(xiàn)正送回實(shí)驗(yàn)室進(jìn)行測(cè)

2、試。由于后期規(guī)格更改，以及在布線后信號(hào)完整性分析過(guò)程中發(fā)現(xiàn)的問(wèn)題，這個(gè)項(xiàng)目比原計(jì)劃滯后了兩周。這對(duì)我而言并非壞事，因?yàn)檎f(shuō)實(shí)話我需要這兩周時(shí)間，以便將仿真用的測(cè)試臺(tái)準(zhǔn)備得停停當(dāng)當(dāng)。    此項(xiàng)目采用 VHDL 編碼，而且我采取了一種循規(guī)蹈矩的方案保持層級(jí)結(jié)構(gòu)，所有黑盒子 (Black-box)、原語(yǔ)和宏指令都采用全局聲明（以便完成的設(shè)計(jì)具有更高的可移植性并且可以符合 IEEE 標(biāo)準(zhǔn)），而且主要是一種 RTL 類型的方案。當(dāng)然，我的部分設(shè)計(jì)具有行為屬性，要不然就是我完全忽略了 HDL 的主要優(yōu)勢(shì) 應(yīng)用行為抽象的能力。   

3、60;  因此我多費(fèi)了點(diǎn)事，不過(guò)現(xiàn)在我可以開(kāi)始啟動(dòng)仿真工作了。仿真進(jìn)行了數(shù)毫秒，我對(duì)結(jié)果相當(dāng)滿意。我可以通過(guò) Wave 編輯器測(cè)量占空比與周期得到了我希望的結(jié)果，復(fù)位邏輯按照我所預(yù)測(cè)的時(shí)鐘周期數(shù)出現(xiàn)，時(shí)鐘合成器運(yùn)行正確無(wú)誤。而且I/O 信號(hào)顯示出我所希望的 1、0 以及三態(tài)。值得一提的是，我很清楚地記得我在幾千行代碼中，已經(jīng)謹(jǐn)慎地避免了異步過(guò)程和時(shí)鐘域交叉，最重要的是解決信號(hào) (Resolved signal)。我想起學(xué)科導(dǎo)師曾經(jīng)略帶諷刺地說(shuō)PCB 與芯片設(shè)計(jì)師才用三態(tài)。      開(kāi)始時(shí)的信心百倍讓我想冒點(diǎn)險(xiǎn)，我決定將設(shè)計(jì)綜合在一起

4、。幸運(yùn)的是，我使用的工具允許我輕松嘗試多種不同綜合引擎，因此我開(kāi)始從其中一個(gè)內(nèi)置引擎入手。因?yàn)轫?xiàng)目中采用了幾種復(fù)雜的行為狀態(tài)機(jī)，需要花點(diǎn)時(shí)間進(jìn)行優(yōu)化，不過(guò)完成時(shí)出現(xiàn)了少數(shù)幾個(gè)次要警告。到目前為止一切順利。我的信心更足了一點(diǎn)，接著繼續(xù)點(diǎn)擊“創(chuàng)建 (Build)”按鈕，接下來(lái)工作流程的“映射 (Map)”、“轉(zhuǎn)換 (Translate)”、“布局布線 (Place and Route)”以及“位文件生成 (Bit File Generation)”，這些操作全部通過(guò)與芯片廠商工具的命令行接口在后臺(tái)執(zhí)行。映射設(shè)計(jì)進(jìn)行了大約一分半就停止了，顯示出一條有關(guān) IBUFT 與 OBUFT 的難懂信息。唉！我

5、知道自己的好日子到頭了，真是大夢(mèng)初醒啊！      我接下來(lái)通常會(huì)聳聳肩膀，然后切換到 FPGA 廠商的綜合器，看看其優(yōu)化器能否產(chǎn)生可以順利布局與布線的結(jié)果。因此，點(diǎn)擊幾下鼠標(biāo)之后我開(kāi)始重新運(yùn)行 “綜合（Synthesis）”與“創(chuàng)建（Build）”。這次我注意到綜合多少比以前快了一點(diǎn)。我心中燃起希望，因?yàn)閺S商的引擎在進(jìn)行較少程度的優(yōu)化，而且將產(chǎn)生盡管更龐大、但更精確的實(shí)施方案。然后在映射過(guò)程中在同一地方嘎然而止，同樣出現(xiàn)了讓人費(fèi)解的錯(cuò)誤消息，然后是一條警告： ERROR:NgdBuild:924 - bidirect pad net

6、 'DATA_IO<15>' is driving non-buffer   primitives:     pin I1 on block U_dspboard_fpga/fb_epb_intf_inst/n12g with type AND2B1WARNING:NgdBuild:465 - bidirect pad net 'DATA_IO<15>' has no legal load.     我開(kāi)始嘟嘟囔囔，旁邊的同事瞇起眼睛，像老

7、鷹山姆那樣斜眼著我。慶幸的是，我能夠從消息屏幕中的錯(cuò)誤消息中找到出現(xiàn)錯(cuò)誤的代碼行。雙擊與兩個(gè)串聯(lián)的緩沖區(qū)有關(guān)的第一個(gè)錯(cuò)誤消息后我找到了以下代碼片段：DATA_IO  <= DATA_IN when CNTL_IN(4) = '0' - write to Ext. Device                    else (others => 'Z')

8、;DATA_OUT <= DATA_IO; - data from core to CF (5000_0050)      我最初的想法是“啊哈，我弄出了一個(gè)三態(tài)端口與多路復(fù)用器，多么好的想法呀？”。聰明而又經(jīng)驗(yàn)豐富的讀者一眼就能看清這個(gè)問(wèn)題，但是這種錯(cuò)誤會(huì)讓 FPGA 新手難倒好幾天，讓人寢食難安，心力憔悴。我盯著這三行代碼看了半分鐘，意識(shí)到應(yīng)該隨便找張紙畫(huà)出我最初的意圖：      現(xiàn)在我認(rèn)識(shí)到，我之前認(rèn)為綜合引擎會(huì)明白我并不想在器件中加入高阻抗信號(hào)。實(shí)際上，當(dāng)我再次查看錯(cuò)誤與警告消息