汽車尾燈控制器設計

1、可編程器件課程設計報告課題： 汽車尾燈控制器設計 班級 學號 學生姓名 專業(yè) 系別 指導老師 淮陰工學院電子與電氣工程學院2014年11月一、設計目的可編程器件課程設計是時一項重要的實踐性教育環(huán)節(jié)，是學生在校期間必須接受的一項工程訓練。在課程設計過程中，在教師指導下，運用工程的方法，通過一個簡單課題的設計練習，可使學生通過綜合的系統(tǒng)設計，熟悉應用系統(tǒng)的設計過程、設計要求、完成的工作內(nèi)容和具體的設計方法，了解必須提交的各項工程文件，也達到鞏固、充實和綜合運用所學知識解決實際問題的目的。通過課程設計，應能加強學生如下能力的培養(yǎng)：（1） 獨立工作能力和創(chuàng)造力；（2） 綜合運用專業(yè)知識及基礎知識，解決

2、實際工程技術問題的能力；（3） 查閱圖書資料、產(chǎn)品手冊和各種工具書的能力；（4） 工程繪圖的能力；（5） 編寫技術報告和編制技術資料的能力。二、設計要求假設汽車尾部左右兩側各有3盞知識燈，其控制功能包括：（1） 汽車正常行駛是指示燈都不亮。（2） 汽車右轉彎時，右側的一盞指示燈RD1交替閃爍，周期為2秒，其余燈熄滅。（3） 汽車左轉彎時，左側的一盞指示燈LD1交替閃爍，周期為2秒，其余燈熄滅。（4） 汽車剎車時，左右兩側的一盞指示燈LD2，RD2同時亮。（5） 汽車夜間行駛時，左右兩側的一盞指示燈LD3，RD3同時一直亮，供照明使用。三、設計的具體實現(xiàn)1、汽車尾燈控制器的工作原理汽車尾燈控制器

3、就是一個狀態(tài)機的實例。當汽車正常行駛時所有指示燈都不亮；當汽車向右轉彎時，汽車右側的指示燈RD1亮；當汽車向左側轉彎時，汽車左側的指示燈LD1亮；當汽車剎車時，汽車右側的指示燈RD2和汽車左側的指示燈LD2同時亮；當汽車在夜間行駛時，汽車右側的指示燈RD3和汽車左側的指示燈LD3同時一直亮。通過設置系統(tǒng)的輸入信號：系統(tǒng)時鐘信號clk，汽車左轉彎控制信號left，汽車右轉彎控制信號right，剎車信號brake，夜間行駛信號night系統(tǒng)的輸出信號：汽車左側3盞指示燈LD1，LD2，LD3和汽車右側3盞指示燈RD1，RD2，RD3實現(xiàn)以上功能。系統(tǒng)的整體組裝設計原理如圖所示：汽車行駛信號主控模塊

4、左燈控制模塊右燈控制模塊顯示時鐘系統(tǒng)設計整體框圖 汽車尾燈點亮與汽車運行狀態(tài)之間的關系運行狀態(tài)左側尾燈LD1，LD2，LD3右側尾燈RD1，RD2，RD3正常運行燈滅右轉彎燈滅RD1交替閃爍左轉彎LD1交替閃爍燈滅剎車LD2亮RD2亮夜間行車LD3亮RD3亮2、單元模塊設計與分析（1）、汽車尾燈主控模塊數(shù)據(jù)入口：RIGHT：右轉信號；LEFT：左轉信號；BRAKE：剎車信號；NIGHT：夜間行駛信號；數(shù)據(jù)入口： LP：左側燈控制信號；RP：右側燈控制信號；LR：錯誤控制信號；BRAKE_LED：剎車控制信號；NIGHT_LED：夜間行駛控制信號；VHDL程序（CTRL.VHD）:LIBRARY

5、 IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY CTRL IS PORT(LEFT,RIGHT,BRAKE,NIGHT: IN STD_LOGIC; LP,RP,LR,BRAKE_LED,NIGHT_LED: OUT STD_LOGIC);END ENTITY CTRL;ARCHITECTURE ART OF CTRL IS BEGIN NIGHT_LED<=NIGHT; BRAKE_LED<=BRAKE; PROCESS(LEFT,RIGHT) VARIABLE TEMP:STD_LOGIC_VECTOR(1 DOWNTO 0); BEGIN T

6、EMP:=LEFT&RIGHT; CASE TEMP IS WHEN "00"=>LP<='0'RP<='0'LR<='0' -當汽車直行時，左右燈都不亮 WHEN "01"=>LP<='0'RP<='1'LR<='0' -當汽車右拐時，右拐指示燈亮 WHEN "10"=>LP<='1'RP<='0'LR<='0'

7、 -當汽車左拐時，左指示燈亮 WHEN OTHERS=>LP<='0'RP<='0'LR<='1' -當汽車剎車時，左右燈都亮 END CASE; END PROCESS;END ARCHITECTURE ART;仿真波形：功能：該段程序用于對汽車尾燈進行整體控制，當輸入為左轉信號時，輸出左側燈控制信號；當輸入為右轉信號時，輸出右側燈控制信號；當同時輸入LEFT和RIGHT信號時，輸出錯誤控制信號。當輸入為剎車信號時，輸出剎車控制信號；當輸入為夜間行駛信號時，輸出為夜間行駛控制信號。（2）、左邊燈控制模塊 數(shù)據(jù)入口： CL

8、K：時鐘控制信號；LP：左側燈控制信號；LR：錯誤控制信號；BRAKE：剎車控制信號；NIGHT：夜間行駛控制信號；數(shù)據(jù)出口：LEDL：左側LD1燈控制信號；LEDB：左側LD2燈控制信號；LEDN：左側LD3燈控制信號；VHDL程序（LC.VHD）:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY LC IS PORT(CLK,LP,LR,BRAKE,NIGHT: IN STD_LOGIC; LEDL,LEDB,LEDN: OUT STD_LOGIC);END ENTITY LC;ARCHITECTURE ART OF LC IS BEGIN L

9、EDB<=BRAKE; LEDN<=NIGHT; PROCESS(CLK,LP,LR)BEGIN IF CLK'EVENT AND CLK='1' THEN -時鐘上升沿有效 IF(LR='0') THEN -沒有剎車信號時 IF(LP='0')THEN -沒有左拐信號時LEDL<='0' -左信號燈不亮ELSE -相反情況LEDL<='1' END IF; ELSE LEDL<='0' END IF; END IF; END PROCESS;END ARCHI

10、TECTURE ART;仿真波形：功能：本程序用于控制左側燈的亮、滅和閃爍情況，當時鐘上升沿信號和左側燈控制信號或剎車控制信號或夜間行駛信號同時出現(xiàn)時，左側相應的燈亮或出現(xiàn)閃爍。當錯誤控制信號出現(xiàn)時，LD1燈不亮。（3）、右邊燈控制模塊數(shù)據(jù)入口： CLK：時鐘控制信號；RP：右側燈控制信號；LR：錯誤控制信號；BRAKE：剎車控制信號；NIGHT：夜間行駛控制信號；數(shù)據(jù)出口：LEDR：右側RD1燈控制信號；LEDB：右側RD2燈控制信號；LEDN：右側RD3燈控制信號；VHDL程序（RC.VHD）:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY

11、RC IS PORT(CLK,RP,LR,BRAKE,NIGHT: IN STD_LOGIC; LEDR,LEDB,LEDN: OUT STD_LOGIC);END ENTITY RC;ARCHITECTURE ART OF RC IS BEGIN LEDB<=BRAKE; LEDN<=NIGHT; PROCESS(CLK,RP,LR) BEGIN IF CLK'EVENT AND CLK='1' THEN -檢測時鐘上升沿 IF(LR='0') THEN IF(RP='0') THEN LEDR<='0'

12、; ELSE LEDR<='1' END IF; ELSE LEDR<='0' END IF; END IF; END PROCESS;END ARCHITECTURE ART;仿真波形：功能： 本描述用于控制右側燈的亮、滅和閃爍情況，當時鐘上升沿信號和右側燈控制信號或剎車控制信號或夜間行駛信號同時出現(xiàn)時，右側相應的燈亮或出現(xiàn)閃爍。當錯誤控制信號出現(xiàn)時，RD1燈不亮。（4）、時鐘分頻模塊VHDL程序（SZ.VHD）:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED

13、.ALL;ENTITY SZ IS PORT(CLK: IN STD_LOGIC; -時鐘輸入 CP: OUT STD_LOGIC);END ENTITY SZ;ARCHITECTURE ART OF SZ IS SIGNAL COUNT:STD_LOGIC_VECTOR(7 DOWNTO 0); -定義八位標準邏輯位矢量數(shù)據(jù)類型 BEGIN PROCESS(CLK) BEGIN IF CLK'EVENT AND CLK='1' THEN -檢測時鐘上升沿 COUNT<=COUNT+1; END IF; END PROCESS; CP<=COUNT(3);

14、-輸出第五位END ARCHITECTURE ART;仿真波形：功能： 這塊的功能是對左右兩邊的LLED1、RLED1的閃爍時間間隔，以CLK為輸入信號， CP為輸出信號，在程序中定義一個八位節(jié)點信號COUNT來放計數(shù)值，當CLK的上升沿到來時就開始計數(shù)，最后將COUNT(3)給CP，實現(xiàn)對CLK的八分頻。 再將CP的電平信號分別和LEDL、LEDR電平與，最后用輸出的電平來控制汽車左右的LLED1、RLED1，實現(xiàn)左右轉的指示功能。 （5） 、頂層文件VHDL程序（tn.VHD）:Library ieee;Use ieee.std_logic_1164.all;Use ieee.std_lo

15、gic_unsigned.all;Entity tn is Port(clk:in std_logic;Left:in std_logic;Right:in std_logic;Brake:in std_logic;Night:in std_logic;Ld1,ld2,ld3:out std_logic;Rd1,rd2,rd3:out std_logic);End;Architecture bh of tn is Component sz isPort(clk:in std_logic;Cp:out std_logic); End component; Component ctrl isPor

16、t(left,right,brake,night:in std_logic;Lp,rp,lr,brake_led,night_led:out std_logic); End component; Component lc isPort(clk,lp,lr,brake,night:in std_logic;Ledl,ledb,ledn:out std_logic); End component; Component rc isPort(clk,rp,lr,brake,night:in std_logic;Ledr,ledb,ledn:out std_logic); End component;S

17、ignal tmp0,tmp1,tmp2,tmp3,tmp4:std_logic;Signal err0,err1,err2,err3,err4,err5:std_logic;signal bm:std_logic;BeginU1:sz port map(clk,bm);U2:ctrl port map(left,right,brake,night,tmp0,tmp1,tmp2,tmp3,tmp4);U3:lc port map(clk,tmp0,tmp2,tmp3,tmp4,err0,err1,err2);U4:rc port map(clk,tmp1,tmp2,tmp3,tmp4,err3

18、,err4,err5);Ld1<=err0 and bm;Ld2<=err1;Ld3<=err2;Rd1<=err3 and bm;Rd2<=err4;Rd3<=err5;End;仿真波形：四、原理圖5、 管腳分配CLKN1BRAKEAE14NIGHTAF14LEFTAD13RIGHTAC13LD1H17LD2E20LD3D21RD1AE5RD2AA6RD3AF5六、心得體會 本設計基于完成汽車尾燈控制電路，在確立總體預期實現(xiàn)功能的前提下，分層次進行描述, 滿足設計要求。在Quartus II環(huán)境下，用語言實現(xiàn)該電路，根據(jù)Verilog HDL的語法規(guī)則，對系統(tǒng)的邏輯行為進行描述， 然后通過綜合工具進行電路結構的綜合、編譯、優(yōu)化，利用波形仿真工具，可在短時間內(nèi)設計出高效、穩(wěn)定、符合設計要求的電路。這種利用FPGA設計的汽車尾燈電路，具有較強的靈活性，具備系統(tǒng)可編程能力，便于擴展，而且使用一塊核心芯片就可以完成多項功能。本次課程設計不僅培養(yǎng)了我們實際操作能力，也培養(yǎng)了我們靈活