計算機組成原理期末習題

1、第一章1、有些計算機將一部分軟件永遠地存于ROW,稱為（B）A、硬件B、固件C、軟件D、輔助存儲器2、以下說法錯誤的是（D）A、硬盤是外部設備B、軟件的功能與硬件的功能在邏輯上是等效的C、硬件實現(xiàn)的功能一般比軟件實現(xiàn)具有更高的執(zhí)行速度D軟件的功能不能用硬件取代3、馮諾依曼計算機工作方式的基本特點是（C）A采用存儲程序原理B、控制流驅(qū)動方式G按地址訪問并順序執(zhí)行指令D、存儲器按內(nèi)容選擇地址4、下列描述中，正確的是（）A、控制器能理解、解釋并執(zhí)行所有的指令以及存儲結(jié)果B、所有的數(shù)據(jù)運算都在CPU的控制器中完成C、ALU可存放運算結(jié)果D輸入、輸出裝置以及外界的輔助存儲器稱為外部設備5、完整的計算機系

2、統(tǒng)應該包括（）A、運算器、存儲器、控制器B、外部設備和主機C、主機和應用程序D主機、外部設備、配套的軟件系統(tǒng)6、CPU不包括（）A、操作譯碼器B、指令寄存器C、地址譯碼器D、通用寄存器7、在計算機系統(tǒng)中，表明系統(tǒng)運行狀態(tài)的部件是（）A、程序計數(shù)器B、指令寄存器G程序狀態(tài)字D、累加寄存器8、指令寄存器的位數(shù)取決于（）A、存儲器的容量B、指令字長C、機器字長D、存儲字長9、在下列部件中，CPU#取速度由慢到快的排列順序正確的是（）A、外王存Cache奇徐B、外王奇徐CacheC、外存、Caches奇存器、王存D、王存、Cache奇存器、外存10、存放當前執(zhí)行指令的寄存器是（C），存放欲執(zhí)行指令地址

3、的寄存器是（A）A、程序計數(shù)器B、數(shù)據(jù)寄存器C、指令寄存器D、地址寄存器11、計算機硬件能夠直接識別的語言是（）A、局級語言B、自然語言C、匯編語言D、機器語言12、計算機執(zhí)行最快的語言是（）。A、匯編語百B、C語百C、機器語百D、Java語百13、只有當程序需要執(zhí)行時，它才會去將源程序翻譯成機器語言，而且一次只能讀取、翻譯并執(zhí)行源程序中的一行語句，此程序稱為（）0A、目標程序B、編譯程序C、解釋程序D、匯編程序14、32位個人計算機中，一個字節(jié)由（）位組成。A、4B8C、16D、3215、CPlfr的譯碼器主要用于（）A、地址譯碼B、指令譯碼C、數(shù)據(jù)譯碼D、控制信號譯碼16、計算機系統(tǒng)采用層

4、次化結(jié)構組成系統(tǒng)，從最上層的最終用戶到最底層的計算機硬件，具層次化構成為（）A、高級語言機器一操作系統(tǒng)機器一匯編語言機器一傳統(tǒng)機器一一微程序系統(tǒng)B、高級語言機器一操作系統(tǒng)機器一傳統(tǒng)機器一匯編語言機器一一微程序系統(tǒng)C、高級語言機器一匯編語言機器一操作系統(tǒng)機器一傳統(tǒng)機器一一微程序系統(tǒng)D高級語言機器一匯編語言機器一傳統(tǒng)機器一操作系統(tǒng)機器一一微程序系統(tǒng)第二章1、為了表示無符號十進制整數(shù)，下列哪些是合法的8421BCD碼（）I.01111001n.11010110m,00001100W.10000101A、i,nB>n,m2、計算機中表示地址時，采用（A、原碼B補碼CC、I,WD>I,n,m

5、、移碼無符號數(shù)）B3種機器數(shù)均可表示-1D、都不能表示-13、在整數(shù)定點機中，下列說法正確的是（A、原碼和反碼不能表示-1,補碼可以表示-1C、原碼和補碼不能表示-1,反碼可以表示-1）0有兩種編碼方式0有兩種編碼方式0有一種編碼方式0都有兩種編碼方式4、下列說法正確的是（A、當機器數(shù)采用補碼表示時，B、當機器數(shù)采用原碼表示時，C、當機器數(shù)采用反碼表示時，D無論機器數(shù)采用何種碼表示,5、假設機器字長為16位，用定點補碼小數(shù)（一位符號位）表示時，一個字能表示的范圍是（）A、0（1-2-15）B、-（1-2-15）（1-2-15）C、-11D-1（1-2-15）6、某機器字長為8位，采用原碼表示法

6、（一位符號位），則機器數(shù)所能表示的范圍是（）A、-127+127B、-127+128C、-127+127D、-128+1287、定點補碼加法運算中，（）時表明運算結(jié)果必定發(fā)生了溢出。A、雙符號位相同B、雙符號位不同C、正負相加D、兩個負數(shù)相加8、X補=1.X1%XXi,當滿足下列（）時，X>-1/2成立。A、Xi必須為1,鳧X4至少有一個為1B、Xi必須為1,鳧線任意C、Xi必須為0,鳧X4至少有一個為1D、Xi必須為0,鳧線任意9、設X為整數(shù)，X補=1,XiKKXX,若要X<-16,X1%應滿足的條件是（）A、飛為至少有一個為1B、Xi必須為1,鳧X5至少有一個為1C、Xi必須為

7、0,為為至少有一個為1DXi必須為0,興為任意10、彳貿(mào)設有4個整數(shù)用8位補碼分別表示，r1=FEH,r2=F2H,r3=90H,r4=F8H,若將運算結(jié)果存放在一個8位寄存器中，則下列運算會發(fā)生溢出的是（）A、r1Xr2Br2xr3C>r1xr4D、r2xr411、假設寄存器的內(nèi)容為00000000,若它等于-128,則該機器采用了（）A、原碼B、補碼C、反碼D移碼12、在定點機中執(zhí)行算術運算時會產(chǎn)生溢出，其根本原因是（）A、主存容量不夠B、運算結(jié)果無法表示C、操作數(shù)地址過大D、棧溢出13、當定點運算發(fā)生溢出時，應（）A、向左規(guī)格化B、向右規(guī)格化C、舍入處理D發(fā)出出錯信息14、若浮點數(shù)

8、用補碼表示，則判斷運算結(jié)果為規(guī)格化數(shù)的方法是（）A、階符與數(shù)符相同，則為規(guī)格化數(shù)B、小數(shù)點后第一位為1,則為規(guī)格化數(shù)C、數(shù)符與小數(shù)點后第一位數(shù)字相異，則為規(guī)格化數(shù)D數(shù)符與小數(shù)點后第一位數(shù)字相同，則為規(guī)格化數(shù)15、在浮點機中，判斷原碼規(guī)格化的形式的原則是（）A、尾數(shù)的符號位與第一數(shù)位不同B、尾數(shù)第一數(shù)位為1,數(shù)符任意C、尾數(shù)的符號位與第一位相同D階符與數(shù)符不同16、在浮點機中，（）是隱藏的。A、階碼B、數(shù)符C、尾數(shù)D基數(shù)17、關于浮點數(shù)在IEEE754標準中的規(guī)定，下列說法中錯誤的是（）I.浮點數(shù)可以表示正無窮大和負無窮大兩個值n.如果需要，也允許使用非格式化的浮點數(shù)m.對任何形式的浮點數(shù)都要求

9、使用隱藏位技術W.對32為浮點數(shù)的階碼采用了偏移值為127的移碼表示，尾數(shù)用原碼表示A>I,mB、n,出C、只有mD、i,m,w18、float型數(shù)據(jù)通常用IEEE754標準中的單精度浮點格式表示。如果編譯器將float型變量X分配在一個32為浮點寄存器FR1中，且X=-8.25,則FR1的內(nèi)容是（）A、C1040000HB、C2420000HC、C1840000HD、C1C20000H19、float類型（IEEE754單精度浮點數(shù)格式）能表示的最大正整數(shù)是（）A21262103B21272104C21272103D2偌8210420、算術邏輯單元（ALU）的功能一般包括（）A、算術運

10、算B、邏輯運算C、算術運算和邏輯運算D、加法運算21、加法器采用先行進位的根本目的是（）A、優(yōu)化加法器的結(jié)構B、快速傳遞進位信號C、增強加法器的功能D、以上都不是）不是組成運算器的部件。C、ALUD地址寄存器）、由低位到高位先行進行借位運算、由高位到低位逐位運算C、組合邏輯電路D、寄存器22、組成一個運算器需要多個部件，但下列所列（A、通用寄存器組B、數(shù)據(jù)總線23、串行運算器結(jié)構簡單，其運算規(guī)律是（A、由低位到高位先行進行進位運算BC、由低位到高位逐位運算D24、ALU屬于（）A、時序電路B、控制器第三章1、下述說法正確的是（）I.半導體RAM信息可讀可寫，且斷電后仍能保持記憶n.動態(tài)RAM是

11、易失性RAM,而靜態(tài)RAM中的存儲信息是不易失的m.半導體RAM是易失性RAM，但只要電源不斷電，所存信息是不丟失的W.半導體RAM是非易失性的RAMA、I,nB、只有mC、n、IVD全錯2、半導體靜態(tài)存儲器（SRAM）的存儲原理是（）A、依靠雙穩(wěn)態(tài)電路B、依靠定時刷新C、依靠讀后再生D、信息不再變化3、下面描述錯誤的是（）A、隨機存儲器可隨時存取信息，掉電后信息丟失B、在訪問隨機存儲器是，訪問時間與單元的物理位置無關C、主存儲器中存儲的信息均是不可改變的D隨機存儲器和只讀存儲器可以統(tǒng)一編址4、在對破壞性讀出的存儲器進行讀/寫操作時，為維持原存信息不變，必須輔以的操作是（）A、刷新R再生C、寫

12、保護D、主存校驗5、在CPU執(zhí)行一段程序的過程中，Cache的存取次數(shù)為4600次，由主存完成的存取次數(shù)為400次。若Cache的存取時間為5ns,主存的存取時間為25ns,則CPU的平均訪問時間為（）ns。A5.4B6.6C、8.8D、9.26、若主存讀/寫時間為30ns,Cache的讀/寫時間為3ns,平均讀/寫時間為3.27ns,則Cache的命中率為（）。A90%B、95%C、97%D99%7、某SRAM芯片，其容量為512X8位，除電源和接地端外，該芯片引出線的最小數(shù)目應該是（）A23B、25C、50D、198、某機器的主存儲器共32KB,由16片16Kxi位（內(nèi)部采用128X128

13、存儲陣列）的DRAM5片構成。若采用集中式刷新方式，且刷新周期為2ms,那么所有存儲單元刷新一遍需要（）個存儲周期。A128B、256C、1024D、163849、某機器字長為32位，存儲容量64MB,若按字編址，它的尋址范圍是（）A8MB、16MBC16MD、8MB10、采用八體并行低位交叉存儲器，設每個體的存儲容量為32KX16位，存取周期為400ns,下述說法正確的是（）A在400ns內(nèi)，存儲器可向CPU提供27位二進制信息B、在100ns內(nèi)，每個體可向CPU提供27位二進制信息C、在400ns內(nèi)，存儲器可向CPU提供28位二進制信息D在100ns內(nèi)，每個體可向CPU提供28位二進制信息

14、11、雙端口存儲器之所以能高速進行讀/寫，是因為采用（）A新型器件B、流水技術C、兩套相互獨立的讀/寫電路D、高速芯片12、關于Cache的3中基本映射方式，下面敘述中錯誤的是（）ACache的地址映射有全相聯(lián)、直接、多路組相聯(lián)等3種基本映射方式B、全相映射方式，即主存單元與Cache單元隨意對應，線路過于復雜，成本太高C、多路組相聯(lián)映射是全相聯(lián)映射和直接映射的一種折中方案，有利于提高命中率D直接映射是全相聯(lián)映射和組相聯(lián)映射的一種折中方案，有利于提高命中率13、主存按字節(jié)編址，地址從0A4000H到0CBFFFH,共有（）字節(jié)；若用存儲容量為32Kx8位的存儲芯片構成該主存，至少需要（）片。A

15、80K,2B、96K,214、一般來講，直接映射常用在（A小容量高速CacheC、小容量低速CacheD15、存儲器采用部分譯碼法片選時,A、不需要地址譯碼器BC160K,5D、192K,5）B、大容量高速Cache、大容量低速Cache（）、不能充分利用存儲器空間C、會產(chǎn)生地址重疊D、CPU的地址線全參與譯碼16、地址線A15A0（低），若選取用16Kxi位存儲芯片構成64KB存儲器，則應由地址碼（）譯碼產(chǎn)生片選信號。A、A15、A14B、A0、A1C、A14、A13D、A1、A217、如果一個存儲單元被訪問，那么可能這個存儲單元會很快地被再次訪問，這稱為（）A、時間局部性B、空間局部性C、

16、程序局部性D、數(shù)據(jù)局部性18、為了解決CPU與主存速度不匹配的問題，通常采用的方法是（）A、采用速度更快的主存B在CPU和主存之間插入少量的高速緩沖存儲器C、在CPU周期中插入等待周期D、擴大主存的容量19、下面關于計算機Cache的論述中，正確的是（）A、Cache是一種介于主存和輔存之間的存儲器，用于主存和輔存之間的緩沖存儲B、如果訪問Cache不命中，則用從內(nèi)存中取到的字節(jié)代替Cache中最近訪問過的字節(jié)C、Cache的命中率必須很高，一般要達到90%以上D>Cache中的信息必須與主存中的信息時刻保持一致20、容量為64塊白Cache采用組相聯(lián)映射方式，字塊大小為128個字，每4

17、塊為一組。如果主存為4K塊，且按字編址，那么主存地址和主存標記的位數(shù)分別是（）A、16,6B、17,6C18,8D、19,8主存有4096塊,21、Cache用組相聯(lián)映射，一塊大小為128B,Cache共64塊，4塊分一組,主存地址共需（）位。A、19B、18C、17D、1622、關于LRU算法，以下論述正確的是（）A、LRU算法替換掉那些在B、LRU算法替換掉那些在C、LRU算法替換掉那些在D>LRU算法替換掉那些在Cache中駐留時間最長且未被引用的塊Cache中駐留時間最短且未被引用的塊Cache中駐留時間最長且仍在引用的塊Cache中駐留時間最短且仍在引用的塊第四章1、指令系統(tǒng)中

18、采用不同尋址方式的目的主要是（）A、可降低編程難度B、可降低指令的譯碼難度C、縮短指令字長，擴大尋址空間，提高編程靈活性D、以上均不正確2、在CPU執(zhí)行指令的過程中，指令的地址由（A）給出，操作數(shù)的地址由（D）給出。A、程序計數(shù)器（PC）B、操作系統(tǒng)C、指令的操作碼字段D、指令的地址碼字段3、下述關于零地址指令的說法正確的是（）A、零地址指令是不需要操作數(shù)的指令B、零地址指令需要操作數(shù)，其操作數(shù)通過隱含尋址得到C、有的零地址指令不需要操作數(shù)，有的零地址指令需要并使用隱含尋址得到操作數(shù)D以上說法都不正確4、一地址指令中，為完成兩個數(shù)的算術運算，除地址譯碼指明的一個操作數(shù)外，另一個數(shù)常采用（）A、

19、直接尋址方式B、立即尋址方式C、隱含尋址方式D以上都有可能5、某指令系統(tǒng)有200條指令，對操作碼采用固定長度二進制編碼是，最少需要用（）位。A、4B、8C、16D、326、某機器字長為32位，存儲器按半字編址，每取出一條指令后PC的值自動加2,說明其指令長度是（）A、16位B、32位C、128位D、256位7、某機器采用16位單字長指令，采用定長操作碼，地址碼為5位，現(xiàn)已定義60條二地址指令，那么單地址指令最多有（）條。A、4B、32C、128D、2568、指令尋址的基本方式有兩種，一種是順序?qū)ぶ贩绞剑渲噶畹刂酚桑˙）給出，有種是跳躍尋址方式，其指令地址由（D）給出。A、指令寄存器B、程序計

20、數(shù)器C、累加器D、指令本身9、有效地址是指（）A、操作數(shù)的真實地址B、指令地址碼字段給出的地址C、程序計數(shù)器（PC）給出的地址D、指令本身10、直接尋址的無條件轉(zhuǎn)移指令的功能是將指令中的地址碼送入（）A、程序計數(shù)器（PC）B、累加器（ACC）C、指令寄存器（IR）D地址寄存器（MAR）11、下列不屬于程序控制指令的是（）A、無條件轉(zhuǎn)移指令B、條件轉(zhuǎn)移指令C中斷隱指令D、循環(huán)指令12、執(zhí)行操作的數(shù)據(jù)不可能來自（）A、寄存器B、指令本身C、控制存儲器D、存儲器13、寄存器間接尋址方式中，操作數(shù)在（）中。A、通用寄存器B、堆棧C主存單元D、指令本身14、在指令的相對尋址方式中，其相對的基準地址是（）

21、A、基址寄存器B、變址寄存器C、堆棧指示器D、程序計數(shù)器15、設變址寄存器為X,形式地址為方式的有效地址為（）A、EA=（X）+DB、EA=（X）+（D）D,某機器具有先變址再間址的尋址方式，則這種尋址16、直接、間接、立即3種尋址方式指令的執(zhí)行速度，由快至慢的排序是（A、直接、間接、立即C、立即、直接、間接B、直接、立即、間接D、立即、間接、直接17、在下列尋址中，（A、立即B、變址）尋址方式需要先運算，再訪問主存。C、間接D、直接18、下列不同類型的指令中，執(zhí)行時間最長的是（）指令。A、RR型B、SS型C、RS型D、不能確定，需要由指令格式來決定19、（C）對于程序浮動提供了較好的支持，（

22、B環(huán)程序。A、間接尋址B、變址尋址C、相對尋址20、下列關于CISC/RISC的敘述中，錯誤的是（A、RISC機器指令比CISC機器指令簡單B、）便于處理數(shù)組問題，（D）有利于編制循D、寄存器間接尋址）RISC中通用寄存器比CISC多C、RISC中的尋址方式比CISC少29、RISC思想主要基于的是（A、減少指令的平均執(zhí)行周期BC、減少硬件的復雜程度DD、CISC比RISC機器可以更好地支持高級語言I、減少指令的復雜程度、便于編譯器編寫第五章1、下列部件不屬于控制部件的是（）A、指令寄存器B、操作控制器C、程序計數(shù)器D狀態(tài)條件寄存器2、下列部件不屬于執(zhí)行部件的是（）C、EA=X+DDEA=（X

23、）+D）A、控制器B存儲器C、運算器D、外部設備3、指令寄存器中寄存的是（A、下一條要執(zhí)行的指令C、正在執(zhí)行的指令）B、已執(zhí)行完了的指令D、要轉(zhuǎn)移的指令4、在CPU的組成結(jié)構中，不需要（）A、指令寄存器B、數(shù)據(jù)寄存器C、地址譯碼器D、地址寄存器5、在取指令操作結(jié)束后，程序計數(shù)器中存放的是（）A、當前指令的地址B、程序中指令的數(shù)量C、下一條指令的地址D、已執(zhí)行指令的計數(shù)值6、指令譯碼器進行譯碼的是（）A、整條指令B指令的操作碼字段C、指令的地址D、指令的操作數(shù)字段7、下列說法正確的是（）A、采用微程序控制器是為了提高速度B、控制存儲器采用高速RAM電路組成C、微指令計數(shù)器覺得指令的執(zhí)行順序D一條

24、微指令放在控制存儲器的一個單元中8、從一條指令的啟動到下一條指令啟動的時間間隔稱為（）A、時鐘周期B、機器周期C、節(jié)拍D指令周期9、（）不是常用三級時序系統(tǒng)中的一級。A、指令周期B、機器周期C、節(jié)拍D、定時脈沖10、下列說法中，正確的是（）A、加法指令的執(zhí)行周期一定要訪存B、加法指令的執(zhí)行周期一定不要訪存C、指令的地址碼給出存儲器地址的加法指令，在執(zhí)行周期一定要訪存D指令的地址碼給出存儲器地址的加法指令，在執(zhí)行周期一定不需要訪存11、同步控制是（）A、只適用于CPU控制的方式B、由統(tǒng)一時序信號控制的方式C、所有指令執(zhí)行時間都相同的方式D、不強調(diào)統(tǒng)一時序信號控制的方式12、采用同步控制的目的是（

25、）A、提高執(zhí)行速度B、簡化控制時序C、滿足不同操作對時間安排的需要D滿足不同設備對時間安排的需要13、下列說法中正確的是（）A、微程序控制方式與硬布線控制方式相比較，前者可以使指令的執(zhí)行速度更快B、若采用微程序控制方式，則可用uPC取彳弋PCC、控制存儲器可以用掩膜ROM,EPROM或閃速存儲器實現(xiàn)D指令周期也稱為CPU周期14、微程序控制器中，機器指令與微指令的關系是（）A、一條機器指令由一條微指令來執(zhí)行B、一條機器指令由一段用微指令編成的微程序來解釋執(zhí)行C、一段機器指令組成的程序可由一個微程序來執(zhí)行D每一條微指令由一條機器指令來解釋執(zhí)行15、下列不屬于微指令結(jié)構設計所追求的目標是（）A、提

26、高微程序的執(zhí)行速度B、提高微程序設計的靈活性C、縮短微指令的長度D增大控制存儲器的容量16、微程序控制器的速度比硬布線控制器慢，主要是因為（）A、增加了從磁盤存儲器讀取微指令的時間B、增加了從主存儲器讀取微指令的時間C、增加了從指令寄存器讀取指令的時間D增加了從控制存儲器讀取微指令的時間17、微指令大體可分為兩類：水平型微指令和垂直型微指令。在下列幾項中，不符合水平型微指令特點的是（）A、執(zhí)行速度快B、并行度較低C、更多地體現(xiàn)了控制器的硬件細節(jié)D微指令長度較長18、微指令操作控制字段的每一位代表個控制信號，這種微程序的控制方式叫做（）A、字段直接編碼B、字段間接編碼C、混合編碼D直接編碼19、

27、關于微指令操作控制字段的編碼方法，下面敘述正確的是（）A、直接編碼，字段間接編碼法和字段直接編碼法都不影響微指令的長度B、一般情況下，直接編碼的微指令位數(shù)最多C、一般情況下，字段間接編碼法的微指令位數(shù)最多D一般情況下，字段直接編碼法的微指令位數(shù)最多20、組合邏輯控制器和微程序控制器的主要區(qū)別在于（）A、ALU結(jié)構不同B、數(shù)據(jù)通路不同C、CPU寄存器組織不同D微操作信號發(fā)生器的構成方法不同21、關于超標量流水技術，下列說法正確的是（）A、縮短原來流水線的處理器周期B在每個時鐘周期內(nèi)同時并發(fā)多條指令C、把多條能并行操作的指令組合成一條具有多個操作碼字段的指令D以上都不對22、相對于微程序控制器，硬

28、布線控制器的特點是（）A、指令執(zhí)行速度慢，指令功能的修改和擴展容易B、指令執(zhí)行速度慢，指令功能的修改和擴展難C、指令執(zhí)行速度快，指令功能的修改和擴展容易D指令執(zhí)行速度快，指令功能的修改和擴展難23、某計算機的指令流水線由4個功能段組成，指令流各功能段的時間（忽略各功能段之間的緩沖時間）分別為90ns,80ns,70ns和60ns,則該計算機的CPU時鐘周期至少是（）。A、90nsB、80nsC、70nsD60ns24、下列不會引起指令流水阻塞的是（）A、數(shù)據(jù)旁路B、數(shù)據(jù)相關C、條件轉(zhuǎn)移第六章1、總線中地址線的作用是（）A、僅僅用于選擇存儲器的某一單元B、僅僅用于選擇I/O設備接口地址C、用于選

29、擇存儲器的某一單元和I/O設備接口地址D以上均不正確2、總線復用可以（）A、提高總線的傳輸帶寬C、減少總線中信號線的數(shù)量B、增加總線的功能D提高總線的負載能力3、總線寬度與下列（）有關A、控制線根數(shù)B、數(shù)據(jù)線根數(shù)C地址線根數(shù)D以上都不對4、系統(tǒng)總線中的數(shù)據(jù)線、地址線、控制線是根據(jù)（）來劃分的。A、總線所處的位置B、總線的傳輸方向C、總線傳輸?shù)膬?nèi)容D總線的材料5、總線的仲裁可采用兩種不同的方式，它們分別是（）A、集中式和分布式B、同步式和異步式C、動態(tài)式和靜態(tài)式D以上都不對6、在集中式總線仲裁方式中，響應時間最快的是（）A、鏈式查詢B、計數(shù)器定時查詢G獨立請求D分組鏈式查詢7、在計數(shù)器定時查詢方

30、式下，正確的描述是（）A、總線設備的優(yōu)先級可變B、越靠近控制器的設備，優(yōu)先級越高C各設備的優(yōu)先級相等D對硬件電路故障敏感8、為了對n各設備使用總線的請求進行仲裁，如果使用獨立請求方式，則需要（）根控制線。AnB、10g2n+2C2nD39、在鏈式查詢方式下，若有N個設備，則（）A、只需一條總線請求線B、需要N條總線請求先C、視情況而定，可能一條，可能N條D以上說法都不對10、總線的通信控制主要解決（）問題。A、由哪個設備占用總線B、通信雙方如何獲知傳輸開始和結(jié)束C、通信過程中雙方如何協(xié)調(diào)配合DB和C11、在手術過程中，醫(yī)生將手伸出，等護士將手術刀遞上，待醫(yī)生握緊后，護士才松手，如果把醫(yī)生和護士

31、看做兩個通信模塊，上述動作相當于（）。A、同步通信B、異步通信的全互鎖方式C、異步通信的半互鎖方式D異步通信的無互鎖方式其他1、計算機的外部設備指（）A、輸入/輸出設備B、外存儲器C輸入/輸出和外存儲器D以上均不正確2、在統(tǒng)一編址的方式下，存儲單元和I/O設備是靠（）來區(qū)分的。A、不同的地址碼B、不同的地址線C、不同的指令D不同的數(shù)據(jù)線3、在獨立編址的方式下，存儲單元和I/O設備是靠（）來區(qū)分的。A、不同的地址碼B、不同的地址線C、不同的指令D不同的數(shù)據(jù)線4、隱指令指（）A、操作數(shù)隱含在操作碼中的指令B、在一個機器周期里完成全部操作的指令C、隱含地址碼的指令D指令系統(tǒng)中沒有的指令5、中斷響應是

32、在（）A、一條指令執(zhí)行開始B、一條指令執(zhí)行中間C、一條指令執(zhí)行之末D>一條指令執(zhí)行的任何時刻6、在DMA方式中，周期竊取是竊取總線占用權的一個或者多個（）A、存取周期B、指令周期GCPU周期D總線周期7、DMA方式的接口電路中有程序中斷部件，其作用是（）A、實現(xiàn)數(shù)據(jù)傳送B、向CPU提供總線使用權C、向CPU提出傳輸結(jié)束D發(fā)出中斷請求8、在DMA傳送方式中，發(fā)出DMA請求的是（）A、外部設備B、DMA控制器CCPUD>主存9、主機與外設傳輸數(shù)據(jù)時，采用（）對CPU打擾最少。A、程序中斷控制傳送B、DMA控制傳送C、程序查詢控制傳送D通道控制傳送10、活動頭磁盤存儲器的找道時間通常是指

33、（）A、最大找道時間B、最小找道時間C、最大找道時間與最小找道時間的平均值D、最大找道時間與最小找道時間之和11、周期挪用法用于（）方式的數(shù)據(jù)傳送方法中。A、程序中斷B、DMAC、程序查詢D、通道1、在串行進位的并行加法器中，影響加法器運算速度的關鍵因素是（C）。A、門電路的級延時B、元器件速度C、進位傳遞延時D、各位加法器速度的不同2、補碼的加減法是指（C）A、操作數(shù)用補碼表示，兩數(shù)相加減，符號位單獨處理，減法用加法代替B、操作數(shù)用補碼表示，符號位和數(shù)值位一起參加運算，結(jié)果的符號與加減相同C、操作數(shù)用補碼表示，連同符號位直接相加減，減某數(shù)用加某負數(shù)的補碼代替，結(jié)果的符號在運算中形成D、操作數(shù)

34、用補碼表示，由數(shù)符決定兩數(shù)的操作，符號位單獨處理3、在定點機中執(zhí)行算術運算時會產(chǎn)生溢出，其原因是（D）A、主存容量不夠B、操作數(shù)過大C、操作數(shù)地址過大D、運算結(jié)果無法表示4、4片74181ALU和1片74182CLA相配合，具有（D）傳遞功能。A、串行進位B、組內(nèi)并行進位，組間串行進位C、組內(nèi)串行進位，組件并行進位D、組內(nèi)、組間均為并行進位5、某計算機存儲器按字（16位）編址，每取出一條指令后PC值自動加1,說明其指令長度是（B）A、1字節(jié)B、2字節(jié)C、3字節(jié)D、4字節(jié)6、在寄存器間接尋址方式中，操作數(shù)應在（A、寄存器B、堆棧棧頂7、程序控制類指令的功能是（AA、改變程序執(zhí)行順序C、進行CPU

35、和外設之間的數(shù)據(jù)傳送8、以下器件中存取速度最快的是（AA、CacheB、主存9、存儲器容量為32Kx16,則（C）A、地址線為16根，數(shù)據(jù)線為32根D）中。C、累加器D、主存單元B、進行主存和CPU之間的數(shù)據(jù)傳送D、控制進、出棧操作）C、寄存器D、磁盤B、地址線為32根，數(shù)據(jù)線為16根C、地址線為15根，數(shù)據(jù)線為16根10、通常計算機的主存儲器可采用（A、RAM和ROMB、ROM11、指令寄存器的位數(shù)取決于（BA、存儲器的容量B、指令字長D、地址線為16根，數(shù)據(jù)線為15根A）C、RAMD、RAM或ROM）C、機器字長D、存儲字長12、微操作信號發(fā)生器的作用是（D）A、從主存中取出指令B、完成指

36、令操作碼的分析功能C、產(chǎn)生控制時序D、產(chǎn)生各種微操作控制信號13、在微程序控制器中，機器指令與微指令的關系是（B）A、每一條機器指令由一條微指令來執(zhí)行B、一條機器指令需要若干條微指令來解釋執(zhí)行C、一段機器指令組成的程序可由一個微程序來執(zhí)行D、每一條微指令由一條機器指令來解釋執(zhí)行14、DMA方式是在（A）之間建立一條直接數(shù)據(jù)通路。A、I/O設備和主存B、兩個I/O設備C、I/O設備和CPUD、CPU和主存15、在集中式總線控制中，（C）方式響應時間最快。A、鏈式查詢B、計數(shù)器定時查詢C、獨立請求D、不能確定二、填空題（每空1分，共10分）1、主機由CPU和內(nèi)存儲器組成。2、8位補碼定點整數(shù)所能表

37、示的絕對值最大的負數(shù)的值是-128。3、在浮點數(shù)中，當數(shù)據(jù)的絕對值太小，以至于小于所能表示的數(shù)據(jù)時，稱為浮點數(shù)的下溢。4、在變址尋址方式中，若變址寄存器的內(nèi)容是4E3CH,指令中的形式地址是63H,則它對應的有效地址是4E9FH。5、在雙符號位判斷溢出的方案中，出現(xiàn)正溢出時，雙符號位應當為01。6、動態(tài)半導體存儲器的刷新一般有集中刷新、分散刷新和異步刷新三種方式。7、微程序控制的計算機中，控制存儲器CM是用來存放微程序的。8、微指令分為垂直型微指令和水平微指令。1、存儲程序的基本含義是將編好的程序和原始數(shù)據(jù)事先存入主存中。（y）2、利用大規(guī)模集成電路技術把計算機的運算部件和控制部件做在一塊集成

38、電路芯片上，這樣的芯片叫做單片機。（x）3、若兇補Y補，則兇|Y|。（x）4、浮點數(shù)的取值范圍由階碼的位數(shù)決定，而浮點數(shù)的精度由尾數(shù)的位數(shù)決定。（y）5、在一條機器指令中可能出現(xiàn)不止一種尋址方式。（y）6、浮點數(shù)對階的原則是：大階向小階看齊。（x）7、存儲周期是指啟動一次存儲器操作到完成該操作所需的時間。（x）8、斷電后，RAM中的數(shù)據(jù)不會丟失。（x）9、指令周期又稱為CPU周期。（y）10、微指令的操作控制字段采用字段編碼時，相容的微命令應安排在同一段中。（x）二、簡答題：1.說明計算機系統(tǒng)的層次結(jié)構。計算機系統(tǒng)可分為：微程序機器級，一般機器級（或稱機器語言級），操作系統(tǒng)級，匯編語言級，高級

39、語言級。DRAM存儲器為什么要刷新？DRAM存儲器采用何種方式刷新？有哪幾種常用的刷新方式？DRAM存儲元是通過柵極電容存儲電荷來暫存信息。由于存儲的信息電荷終究是有泄漏的，電荷數(shù)又不能像SRAM存儲元那樣由電源經(jīng)負載管來補充，時間一長，信息就會丟失。為此必須設法由外界按一定規(guī)律給柵極充電，按需要補給柵極電容的信息電荷，此過程叫“刷新”。DRAM采用讀出方式進行刷新。因為讀出過程中恢復了存儲單元的MOS柵極電容電荷，并保持原單元的內(nèi)容，所以讀出過程就是再生過程。常用的刷新方式由三種：集中式、分散式、異步式。什么是閃速存儲器？它有哪些特點？閃速存儲器是高密度、非易失T的讀/寫半導體存儲器。從原理

40、上看，它屬于ROM型存儲器，但是它又可隨機改寫信息；從功能上看，它又相當于RAM,所以傳統(tǒng)ROM與RAM的定義和劃分已失去意義。因而它是一種全新的存儲器技術。閃速存儲器的特點：（1）固有的非易失性，（2）廉價的高密度，（3）可直接執(zhí)行，（4）固態(tài)性能。12、cache與主存之間的地址映射有哪幾種方式？全相連映射，直接映射，組相連映射14、總線有哪幾種仲裁方式？集中式多采用CPU為仲裁器，可以實現(xiàn)計數(shù)器式查詢、鏈式查詢、獨立查詢?nèi)N方式。分布式仲裁的仲裁器為各個參與的主設備，實現(xiàn)所謂“比大小”的仲裁方式，最終獲勝的主設備獲得BUS的使用權。1、什么是微命令？什么是微操作？（5分）答：微命令控制部

41、件通過控制線向執(zhí)行部件發(fā)出的各種控制命令微操作執(zhí)行部件接受微命令后所進行的操作2、簡述RISC的設計思想？（5分）答：RISC構架的指令格式和長度通常是固定的、且指令和尋址方式少而簡單、大多數(shù)指令在一個周期內(nèi)就可以執(zhí)行完畢，RISC在結(jié)構設計上是一個載入/存儲的構架，只有載入和存儲指令可以訪問存儲器，數(shù)據(jù)處理指令只對寄存器的內(nèi)容進行操作。為了加速程序的運算，RISC會設定多組的寄存器，并且指定特殊用途的寄存器。3、微程序控制器和硬布線控制器哪一種速度更快？為什么？（5分）答：硬布線控制器比微程序控制器快，因為硬布線控制器減少了從控制存儲器讀取微指令的時間。4、串行總線和并行總線有什么區(qū)別？各適

42、用于什么場合？（5分）答：并行總線，速度快，傳輸距離很短。串行總線，速度相對來說慢，但是傳輸距離很長?？梢赃x擇串性的話一般選擇串行，現(xiàn)在的技術串行的傳輸速率還是相當?shù)目斓?，都可以滿足使用。特殊設備除外，例如12864液晶屏和單片機的數(shù)據(jù)接口。1 .在寄存器一寄存器型，寄存器一存儲器型和存儲器一存儲器型三類指令中，哪類指令的執(zhí)行時間最長？哪類指令的執(zhí)行時間最短？為什么？寄存器-寄存器型執(zhí)行速度最快，存儲器-存儲器型執(zhí)行速度最慢。因為前者操作數(shù)在寄存器中，后者操作數(shù)在存儲器中，而訪問一次存儲器所需的時間一般比訪問一次寄存器所需時間長。2 .簡述CPU的主要功能。CPU主要有以下四方面的功能：（1）

43、指令控制程序的順序控制，稱為指令控制。（2）操作控制CPU管理并產(chǎn)生由內(nèi)存取出的每條指令的操作信號，把各種操作信號送往相應部件，從而控制這些部件按指令的要求進行動作。(3)時間控制對各種操作實施時間上的控制，稱為時間控制。(4)數(shù)據(jù)加工對數(shù)據(jù)進行算術運算和邏輯運算處理，完成數(shù)據(jù)的加工處理。5 .什么是指令周期？什么是機器周期？什么是時鐘周期？三者之間的關系如何？指令周期是完成一條指令所需的時間。包括取指令、分析指令和執(zhí)行指令所需的全部時間。機器周期也稱為CPU周期，是指被確定為指令執(zhí)行過程中的歸一化基準時間，通常等于取指時間(或訪存時間)時鐘周期是時鐘頻率的倒數(shù)，也可稱為節(jié)拍脈沖或T周期，是處理操作的最基本單位。一個指令周期由若干個機器周期組成，每個機器周期又由若干個時鐘周期組成。6 .比較水平微指令與垂直微指令的優(yōu)缺點。(1)水平型微指令并行操作能力強、效率高、靈活性強，垂直型微指令則較差。(2)水平