集成電路實驗ppt課件

1、集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系 1反相器的電路仿真 2Layout的認識 3反相器Layout設(shè)計 4DRC驗證 （Diva） 5LVS驗證 （Dracula） 6) LPE & Post Layout Simulation （Dracula）集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系 1NAND門電路仿真 2NAND 門電路Layout設(shè)計 3DRC驗證 4LVS驗證 5) LPE & Post Layout Simulation集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系 P

2、MOS N-well P+ (pplus) Island (Active) Poly Metal1 Contact Pdiff集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系 NMOS N+ (nplus) Island (Active) Poly Metal1 Contact Ndiff集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系 1反相器的電路仿真 2Layout的認識 3反相器Layout設(shè)計 4DRC驗證 5LVS驗證 6) LPE & Post Layout Simulation 集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系集成電路分析與設(shè)計20

3、11春季 中北大學 電子科學與技術(shù)系 用戶名：icer 密碼：123456集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系 （1在icer目錄下有display.drf和tech.file兩個文件。 （2有bd07.lvs，bd07.lpe，divaDRC.rul三個文件。這三個文件的位置可以為其他地方，但必須知道其路徑。集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系 （1打開一個terminal; （2） terminal內(nèi)運行icfb& （3注意：我是打開terminal，直接運行icfb&命令的。集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系 （1建立一

4、個庫 說明：庫的名字包含自己的名字和學號的個人信息，以便檢 查。 如：李賽男學號：0806024102），建的庫名為LSN02 彭巧君學號：0806044101 ），建的庫名為PQJ01 （2） 建立一個單元 單元名字統(tǒng)一，以便出錯時好處理： 反相器單元名：INV 與非門單元名：NAND講課過程中，我的示例中的庫名為：mylab，單元名為inv。集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系 開始畫之前認識一下整體設(shè)計的結(jié)果集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系集成電路分析與設(shè)計2011春季 中北大學 電

5、子科學與技術(shù)系也包括制作襯底接觸的也包括制作襯底接觸的active集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系也包括制作也包括制作PMOS襯底接觸的摻雜襯底接觸的摻雜集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系也包括制作也包括制作NMOS襯底接觸的摻雜襯底接觸的摻雜集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系集成電路分析與設(shè)

6、計2011春季 中北大學 電子科學與技術(shù)系 DRC: Design Rule Check LVS: Layout Versus Schematic LPE: Layout Parasitic ExtractionDiva and Dracula集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系 Cadence 系統(tǒng)概述版圖設(shè)計工具Virtuoso LE版圖驗證工具Diva版圖驗證工具Dracula集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系 為什么要學習Cadence工具集成電路分析與設(shè)計2011春季 中北大學 電

7、子科學與技術(shù)系v集成電路發(fā)展趨勢年1997199920012003200620092012特征尺寸(nm)2501801501301007050最低的電源電壓(V)1.82.51.51.8 1.21.5 1.21.5 0.91.2 0.60.90.5-0.6通用集成電路750120014001600200025003000 ASIC30050060070090012001500DRAM28040045056079011201580芯片面積(mm2 )MPU300340385430520620750ASIC480800850900100011001300MPU3.7M6.2M10M18M39M8

8、4M180MASIC8M14M16M24M40M64M100M桌面式產(chǎn)品7090110130160170175便攜式產(chǎn)品1.21.41.722.42.83.2工作頻率晶體管數(shù)/cm2最大功耗(W)集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系 市場需求以及工藝技術(shù)的發(fā)展使得設(shè)計 復(fù)雜度提高，為滿足這樣的需求，我們 必須掌握最強大的 EDA 工具 集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系v全球最大的 EDA 公司v提供系統(tǒng)級至版圖級的全線解決方案v系統(tǒng)龐雜，工具眾多，不易入手v除綜合外，在系統(tǒng)設(shè)計，在前端設(shè)計

9、輸入和仿真，自動布局布線，版圖設(shè)計和驗證等領(lǐng)域居行業(yè)領(lǐng)先地位v具有廣泛的應(yīng)用支持v電子設(shè)計工程師必須掌握的工具之一集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系vSystem-Level DesignvFunction VerificationvEmulation and AccelerationvSynthesis/Place-and-RoutevAnalog,RF,and Mixed-Signal DesignvPhysical Verification and AnalysisvIC PackagingvPCB Design集成電路分析與設(shè)計2011春季 中北大學 電子科學與

10、技術(shù)系 算法設(shè)計算法設(shè)計邏輯綜合邏輯綜合可測性設(shè)計可測性設(shè)計低功耗設(shè)計低功耗設(shè)計版圖驗證版圖驗證設(shè)計規(guī)則檢查設(shè)計規(guī)則檢查互連參數(shù)提取互連參數(shù)提取集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系 Cadence 系統(tǒng)概述版圖設(shè)計工具Virtuoso LE版圖驗證工具Diva版圖驗證工具Dracula集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系vVirtuoso Layout Editor版圖編輯大師v Cadence最精華的部分在哪里Virtuoso Layout Editor界面漂亮友好功能強大完備操作方便高效集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系v

11、目的理解 Layout Editor 環(huán)境學會如何使用 Layout Editor學會運行交互 DRC&LVS學會將設(shè)計轉(zhuǎn)為Stream format學會定制版圖編輯環(huán)境集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系v主要編輯命令vUndo取消vRedo恢復(fù)vMove挪動vCopy復(fù)制vStretch拉伸vDelete刪除vMerge合并vSearch搜索編輯命令非常友好，先點擊命令，然后對目標圖形進行操作集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系v主要創(chuàng)建命令vRectangle矩形vPolygon多邊形vPath互聯(lián)vLabel標簽vInstance例元vCon

12、tact通孔現(xiàn)在LSW中選中層，然后點擊創(chuàng)建命令，在畫相應(yīng)圖形集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系 Cadence 系統(tǒng)概述版圖設(shè)計工具Virtuoso LE版圖驗證工具Diva版圖驗證工具Dracula集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系 集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系版圖驗證的必要性？確保版圖繪制滿足設(shè)計規(guī)則確保版圖與實際電路圖一致確保版圖沒有違反電氣規(guī)則可供參數(shù)提取以便進行后模擬集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系q Divaq Diva 是 Cadence 的版圖編輯大師Virtuoso集成的

13、交互式版圖驗證工具，具有使用方便、操作快捷的特點，非常適合中小規(guī)模單元的版圖驗證。q Draculaq Dracula吸血鬼是 Cadence 的一個獨立的版圖驗證工具，按批處理方式工作，功能十分強大，目前是完整芯片驗證的標準。集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系v Diva Design Interactive Verification Automationv DIVA 是 Cadence軟件中的驗證工具集，用它可以找出并糾正設(shè)計中的錯誤.它除了可以處理物理版圖和準備好的電氣數(shù)據(jù)，從而進行版圖和線路圖的對查LVS外。還可以在設(shè)計的初期就進行版圖檢查，盡早發(fā)現(xiàn)錯誤并互動地

14、把錯誤顯示出來，有利于及時發(fā)現(xiàn)錯誤所在，易于糾正。 集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系v Remark:v Diva中各個組件之間是互相聯(lián)系的，有時候一個組件的執(zhí)行要依賴另一個組件先執(zhí)行。例如：要執(zhí)行LVS就先要執(zhí)行DRC。 v 運行 Diva 之前，要準備好規(guī)則驗證文件，這些文件有默認名稱：做DRC時的文件應(yīng)以divaDRC.rul命名，版圖提取文件以divaEXT.rul命名。做LVS時規(guī)則文件應(yīng)以divaLVS.rul命名。集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系vDRC:對 IC 版圖做幾何空間檢查，以確保線路能夠被v 特定加工工藝實現(xiàn)。vER

15、C:檢查電源、地的短路，懸空器件和節(jié)點等電氣 v 特性。vLVS:將版圖與電路原理圖做對比，以檢查電路的連 v 接，與MOS的長寬值是否匹配。vLPE:從版圖數(shù)據(jù)庫提取電氣參數(shù)如MOS的W、L值v BJT、二極管的面積，周長，結(jié)點寄生電容等）v 并以Hspice 網(wǎng)表方式表示電路。v 集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系要拷貝要拷貝divaDRC.rul到到/home/icer/mylab里，里，mylab是自己建的庫名，每是自己建的庫名，每個人根據(jù)自己的情況而定。從個人根據(jù)自己的情況而定。從Verify里選擇里選擇DRC，如下圖設(shè)置，點擊，如下圖設(shè)置，點擊OK。集成電路

16、分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系DRC檢查結(jié)果如下圖：檢查結(jié)果如下圖：errors為為0，表示通過檢查。，表示通過檢查。集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系v Diva 查錯:v 錯誤在版圖文件中會高亮顯示，很容易觀察到。另外也可以選擇Verify-Markers-Find菜單來幫助找錯。單擊菜單后會彈出一個窗口，在這個窗口中單擊apply就可以顯示第一個錯誤。v 同樣，可以選擇Verify-Markers-Explain來看錯誤的原因提示。選中該菜單后，用鼠標在版圖上出錯了的地方單擊就可以了。也可以選擇Verify-Markers-Delete把這些錯

17、誤提示刪除。v 集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系 Cadence 系統(tǒng)概述版圖設(shè)計工具Virtuoso LE版圖驗證工具Diva版圖驗證工具Dracula集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系vDracula （吸血鬼是（吸血鬼是 Cadence 的一個獨的一個獨立的版圖驗證工具，它采用批處理的工作立的版圖驗證工具，它采用批處理的工作方式。方式。Dracula 功能強大，目前被認為布功能強大，目前被認為布局驗證的標準，幾乎全世界所有的局驗證的標準，幾乎全世界所有的 IC 公司公司都拿它作都拿它作 sigh-off 的憑據(jù)。特別是對整個的憑據(jù)。特別是

18、對整個芯片版圖的最后驗證，一定要交由芯片版圖的最后驗證，一定要交由 Dracula 處置。處置。 集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系vBasics of Dracula Vericationv版圖驗證與工藝相關(guān)-需要工藝信息數(shù)據(jù)庫v版圖驗證輸入-版圖數(shù)據(jù)(GDSII格式);網(wǎng)表信息(用于LVS);工藝相關(guān)信息集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系vDracula 主要功能: v1設(shè)計規(guī)則檢查DRC v2電氣規(guī)則檢查ERCv3幅員&原理圖一致性檢查LVS v4版圖參數(shù)提取LPEv5寄生電阻提取PRE集成電路分析與設(shè)計2011春季 中北大學 電子科學與技

19、術(shù)系vDracula 的處理流程集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系vHow to Use Dracula Toolv創(chuàng)建/獲取命令文件;v填充設(shè)計數(shù)據(jù)信息;v編譯命令文件;v提交執(zhí)行文件;v查詢驗證結(jié)果報表并修改錯誤;集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系v幅員GDSII 格式轉(zhuǎn)換v WHY：Dracula 處理對象是GDSII文件v操作步驟：v執(zhí)行：CIWFileExportStreamv.集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系v Function of DRCv檢查布局設(shè)計與制程規(guī)則的一致性;v基本設(shè)計規(guī)則包括各層width,

20、spcing及不同層之間的spcing,enclosure等關(guān)系;v設(shè)計規(guī)則的規(guī)定是基于process variation, equipment limitation,circuit reliability;v特殊情況下,設(shè)計規(guī)則允許有部分彈性;集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系Dracula LVS(包含器件提取步驟:1.把版圖的GDSII文件導(dǎo)出到含有LVS規(guī)則文件的目錄；2.把單元的hspice網(wǎng)單文件導(dǎo)出到含有LVS規(guī)則文件的目錄；3.更改LVS規(guī)則文件中的INDISK和PRIMARY值；4.在控制終端的含LVS規(guī)則文件的目錄下輸入：LOGLVShtvcasec

21、ir /home/icer/test/inv.sp (網(wǎng)表的路徑)集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系%con inv （網(wǎng)表中單元名）%exit_%PDRACULA%/g /home/icer/test/bd07.lvs (LVS規(guī)則文件名)%/f%./jxrun集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系vLVS 比較結(jié)果查看:v 按上述步驟執(zhí)行完LVS后，工作目錄下會生成名為lvsout.lvs的文件，打開此文件可以查看LVS結(jié)果報告。如果版圖與電路圖匹配，會顯示“LAYOUT AND SCHEMATIC MATCHED”，否則，會列出Discrepa

22、ncy項，并注有不能匹配的部分在版圖中的坐標和網(wǎng)單中的器件名。集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系拷貝拷貝divaDRC.rul到到/home/icer/mylab里，里，mylab是自己建的庫名，每個是自己建的庫名，每個人根據(jù)自己的情況而定。從人根據(jù)自己的情況而定。從Verify里選擇里選擇DRC，如下圖設(shè)置，點擊，如下圖設(shè)置，點擊OK。集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系執(zhí)行如下指令：執(zhí)行如下指令：（1先在先在icer下建立一個下建立一個test文件夾，文件夾，test文件夾下建一個文件夾下建一個run的文件的文件夾。使用夾。使用mkdir /t

23、est/run完成。完成。（2拷貝拷貝bd07.lvs和和inv.gds和和INV.sp到到test文件夾里。修改文件夾里。修改bd07.lvs如下圖中所示。如下圖中所示。集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系在控制終端的含LVS規(guī)則文件的目錄下輸入：%PDRACULA%:/g /home/icer/test/bd07.lpe (LPE規(guī)則文件名)%:/f%./jxrun集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系 利用LPE得到的網(wǎng)表進行后仿真，使用前仿真的激勵進行仿真通?？梢园袻PE得到的網(wǎng)表做成一個subckt，然后調(diào)用，就很方便。） 后仿真顯示：功能沒問題！后仿真顯示：功能沒問題！集成電路分析與設(shè)計2011春季 中北大學 電子科學與技術(shù)系