第五章 時序邏輯電路(課件)

1、1第五章第五章 時序邏輯電路時序邏輯電路 5.1 5.1 時序電路概述時序電路概述 5.2 5.2 計數(shù)器計數(shù)器 5.3 5.3 寄存器寄存器 小結(jié)小結(jié)25.1 5.1 時序電路概述時序電路概述 時序電路的特點時序電路的特點1. 組合電路：組合電路： 電路的輸出電路的輸出只與電路的輸入有關(guān)，只與電路的輸入有關(guān)，與電路的與電路的前一時刻前一時刻的狀態(tài)無關(guān)。的狀態(tài)無關(guān)。2. 時序電路：時序電路：電路在某一時刻的輸出電路在某一時刻的輸出取決于該時刻電路的輸入取決于該時刻電路的輸入還取決于還取決于前一時刻電路的狀態(tài)前一時刻電路的狀態(tài)時序電路結(jié)構(gòu)特點：時序電路結(jié)構(gòu)特點： 組合電路組合電路+觸發(fā)器觸發(fā)器電

2、路的狀態(tài)與電路的狀態(tài)與時間順序時間順序有關(guān)有關(guān)由觸發(fā)器保存由觸發(fā)器保存3組合電路組合電路存儲電路存儲電路Z1ZnW1WhY1YkX1Xn觸發(fā)器觸發(fā)器 1 時序電路的組成時序電路的組成存儲電路存儲電路輸入信號輸入信號存儲電路存儲電路輸出信號輸出信號時序電路時序電路輸出信號輸出信號時序電路時序電路輸入信號輸入信號 5.1.1時序邏輯電路的組成與分類時序邏輯電路的組成與分類4 2 時序電路的分類時序電路的分類. 根據(jù)根據(jù)時序電路中時鐘信號的連接方式分類時序電路中時鐘信號的連接方式分類 時序電路時序電路同步：同步：異步：異步：存儲電路里存儲電路里所有觸發(fā)器所有觸發(fā)器由一個由一個統(tǒng)一的時鐘統(tǒng)一的時鐘脈沖

3、源控制脈沖源控制(即所有觸發(fā)器的時鐘均連在一起即所有觸發(fā)器的時鐘均連在一起)沒有統(tǒng)一的時鐘脈沖（沒有統(tǒng)一的時鐘脈沖（部分的時鐘相連，另部分的時鐘相連，另一部分與時序電路內(nèi)部產(chǎn)生的脈沖觸發(fā)）一部分與時序電路內(nèi)部產(chǎn)生的脈沖觸發(fā)）功能電路功能電路計數(shù)器計數(shù)器寄存器寄存器55.1.2 5.1.2 同步時序電路的分析同步時序電路的分析 同步時序電路的分析就是根據(jù)給定的同步時序電同步時序電路的分析就是根據(jù)給定的同步時序電路，通過路，通過列寫方程列寫方程，分析計算在時鐘信號和輸入信號，分析計算在時鐘信號和輸入信號的作用下，電路狀態(tài)的的作用下，電路狀態(tài)的轉(zhuǎn)換規(guī)律轉(zhuǎn)換規(guī)律以及以及輸出信號的變化輸出信號的變化規(guī)律

4、規(guī)律，最后說明該電路完成的，最后說明該電路完成的邏輯功能邏輯功能。 6作作時序圖時序圖列寫各觸發(fā)器的列寫各觸發(fā)器的驅(qū)動方程驅(qū)動方程列寫時序電路的列寫時序電路的輸出方程輸出方程求觸發(fā)器的求觸發(fā)器的狀態(tài)方程狀態(tài)方程作作狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換表或或狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖描述時序電路的邏輯功能描述時序電路的邏輯功能同同步步時時序序電電路路的的分分析析步步驟驟畫出時鐘脈沖作用下畫出時鐘脈沖作用下的輸入、輸出波形圖的輸入、輸出波形圖描述輸入與狀態(tài)轉(zhuǎn)換描述輸入與狀態(tài)轉(zhuǎn)換關(guān)系的表格或圖形關(guān)系的表格或圖形根據(jù)特性方程根據(jù)特性方程組合電路的輸出組合電路的輸出輸入端的表達式如輸入端的表達式如T T、J J、K K、D D

5、步驟步驟 確定電路時鐘脈沖觸發(fā)方式確定電路時鐘脈沖觸發(fā)方式觸發(fā)器所受時鐘控觸發(fā)器所受時鐘控制是制是同步同步還是還是異步異步7一、計數(shù)器的功能及應(yīng)用一、計數(shù)器的功能及應(yīng)用 1. 功能功能：對時鐘脈沖對時鐘脈沖 CP 計數(shù)。計數(shù)。2. 應(yīng)用：應(yīng)用：分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列、分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列、 進行數(shù)字運算等。進行數(shù)字運算等。二、計數(shù)器的特點二、計數(shù)器的特點1. 輸入信號：輸入信號：計數(shù)脈沖計數(shù)脈沖 CP2. 主要組成單元：主要組成單元：時鐘觸發(fā)器時鐘觸發(fā)器5.25.2 8計數(shù)器的分類：計數(shù)器的分類： 二進制二進制計數(shù)器：按二進制數(shù)運算規(guī)律進行計數(shù)的電路稱作二進制計數(shù)器。

6、 十進制十進制計數(shù)器：按十進制數(shù)運算規(guī)律進行計數(shù)的電路稱作十進制計數(shù)器。 任意進制任意進制計數(shù)器：二進制計數(shù)器和十進制計數(shù)器之外的其它進制計數(shù)器統(tǒng)稱為任意進制計數(shù)器。二進制計數(shù)器是結(jié)構(gòu)最簡單的計數(shù)器，但應(yīng)用很廣 9 加法加法計數(shù)器：隨著計數(shù)脈沖的輸入作遞增計數(shù)的電路稱作加法計數(shù)器。 減法減法計數(shù)器：隨著計數(shù)脈沖的輸入作遞減計數(shù)的電路稱作減法計數(shù)器。 加加/ /減減計數(shù)器：在加/減控制信號作用下，可遞增計數(shù)，也可遞減計數(shù)的電路，稱作加/減計數(shù)器，又稱可逆計數(shù)器。 也有特殊情況，不作加/減，其狀態(tài)可在外觸發(fā)控制下循環(huán)進行特殊跳轉(zhuǎn)，狀態(tài)轉(zhuǎn)換圖中構(gòu)成封閉的計數(shù)環(huán)。 1011CP1J1KC1FF011J

7、1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q2異步異步計數(shù)器：計數(shù)脈沖只加到部分觸發(fā)器的時鐘脈沖輸入端上，而其它觸發(fā)器的觸發(fā)信號則由電路內(nèi)部提供，應(yīng)翻轉(zhuǎn)的觸發(fā)器狀態(tài)更新有先有后的計數(shù)器，稱作異步計數(shù)器。同步同步計數(shù)器：計數(shù)脈沖同時加到所有觸發(fā)器的時鐘信號輸入端，使應(yīng)翻轉(zhuǎn)的觸發(fā)器同時翻轉(zhuǎn)的計數(shù)器，稱作同步計數(shù)器。 計數(shù)器能夠記憶輸入脈沖的數(shù)目，即電路的有效狀態(tài)數(shù)計數(shù)器能夠記憶輸入脈沖的數(shù)目，即電路的有效狀態(tài)數(shù) 3 3 位位二二進制同步加法計數(shù)器：進制同步加法計數(shù)器：00001111/14 4 位二進制同步加法計數(shù)器：位二進制同步加法計數(shù)器：000111/1n n 位二進制同

8、步加法計數(shù)器：位二進制同步加法計數(shù)器：M = 23 = 8M = 24 = 16M = 2n 12 J JK K觸發(fā)器的輸出波形觸發(fā)器的輸出波形KJCPQQCP高電平時高電平時觸發(fā)器觸發(fā)器狀態(tài)由狀態(tài)由J、K確定確定010 0 JK0 1 01 0 1 1 1 QnQn+1Qn鐘控鐘控 J-KJ-K功能表功能表功功 能能保持保持置置0置置1翻轉(zhuǎn)翻轉(zhuǎn)回顧131）異步二進制加法計數(shù)器 必須滿足二進制加法原則：逢二進一（1+1=10，即Q由10時有進位。）組成二進制加法計數(shù)器時，各觸發(fā)器應(yīng)當(dāng)滿足: 每輸入一個計數(shù)脈沖，觸發(fā)器應(yīng)當(dāng)翻轉(zhuǎn)一次 （即用T觸發(fā)器）；14由于由于J=K=TJ=K=T，所以，所以T

9、 T觸發(fā)器只具有觸發(fā)器只具有J-KJ-K觸發(fā)器的部分功能：觸發(fā)器的部分功能：J=K=0J=K=0時，保持；時，保持；J=K=1J=K=1時，翻轉(zhuǎn)。時，翻轉(zhuǎn)。T 1T 1 當(dāng)?shù)臀挥|發(fā)器由當(dāng)?shù)臀挥|發(fā)器由1變?yōu)樽優(yōu)?時，應(yīng)輸出一個進位信號時，應(yīng)輸出一個進位信號加到相鄰高位觸發(fā)器的計數(shù)輸入端。加到相鄰高位觸發(fā)器的計數(shù)輸入端。 圖5-12 3位異步二進制加法計數(shù)器 （1）JK觸發(fā)器構(gòu)成的3位異步二進制加法計數(shù)器 （用CP脈沖下降沿觸發(fā)） 電路組成(實際是T觸發(fā)器) 工作原理 ：J=K=1 CP0=CP CP1=Q0 CP2=Q115 計數(shù)器的狀態(tài)轉(zhuǎn)換表 表表5-1 35-1 3位二進制加法計數(shù)器狀態(tài)轉(zhuǎn)換

10、表位二進制加法計數(shù)器狀態(tài)轉(zhuǎn)換表 CP順序順序Q2n Q1 n Q0nQ2 n+1 Q1 n+1 Q0 n+110 0 00 0 120 0 10 1 030 1 00 1 140 1 11 0 051 0 01 0 161 0 11 1 071 1 01 1 181 1 10 0 016 時序圖 圖5-4 3位二進制加法計數(shù)器的時序圖 17000111 狀態(tài)轉(zhuǎn)換圖 圖5-14 3位二進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換圖 18 結(jié)論 如果計數(shù)器從000狀態(tài)開始計數(shù)，在第八個計數(shù)脈沖輸入后，計數(shù)器又重新回到000狀態(tài)，完成了一次計數(shù)循環(huán)。所以該計數(shù)器是八進制加法計數(shù)器或稱為模模8加法計數(shù)器。 如果計數(shù)脈沖C

11、P的頻率為f0，那么Q0輸出波形的頻率為1/2f0，Q1輸出波形的頻率為1/4 f0，Q2輸出波形的頻率為1/8 f0。這說明計數(shù)器除具有計數(shù)功能外，還具有分頻的功能。 192)異步二進制減法計數(shù)器 必須滿足二進制數(shù)的減法運算規(guī)則：0-1不夠減，應(yīng)向相鄰高位借位，即10-11。組成二進制減法計數(shù)器時，各觸發(fā)器應(yīng)當(dāng)滿足： 每輸入一個計數(shù)脈沖，觸發(fā)器應(yīng)當(dāng)翻轉(zhuǎn)一次（即用T觸發(fā)器）； 當(dāng)?shù)臀挥|發(fā)器由0變?yōu)?時，應(yīng)輸出一個借位信號加到相鄰高位觸發(fā)器的計數(shù)輸入端。 20圖5-16 3位異步二進制減法計數(shù)器（1）JK觸發(fā)器組成的3位異步二進制減法計數(shù)器 （用CP脈沖下降沿觸發(fā)。( b)時序圖時序圖(a)邏輯

12、圖邏輯圖FF1、FF2兩個時鐘脈沖依次接到低一位的觸發(fā)器的輸出Q端。CP順序順序Q2 Q1 Q000 0 011 1 121 1 031 0 141 0 050 1 160 1 070 0 180 0 021111000表5-2 3位二進制減法計數(shù)器狀態(tài)表 CP順序順序Q2 Q1 Q000 0 011 1 121 1 031 0 141 0 050 1 160 1 070 0 180 0 022圖5-17 3位異步二進制減法計數(shù)器的狀態(tài)轉(zhuǎn)換圖 23 CPQ2 Q1 Q0C0123456780 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 000000001

13、0C = Q2n Q1n Q0n Carry向高位的進位向高位的進位來一個來一個CP翻轉(zhuǎn)一次翻轉(zhuǎn)一次J0= K0 = 1當(dāng)當(dāng)Q0=1，CP到來即翻轉(zhuǎn)到來即翻轉(zhuǎn)J1= K1 = Q0當(dāng)當(dāng)Q1Q0=1，CP到來即翻轉(zhuǎn)到來即翻轉(zhuǎn)J2= K2 = Q1Q0= T0= T1= T224CP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q2Q1n Q0nJ0= K0 =1J1= K1 = Q0J2= K2 = Q1Q0驅(qū)動方程：驅(qū)動方程：狀態(tài)狀態(tài)方程：方程：Q0n+1=Q025Q1n+1=Q1Q0+Q1Q0Q2n+1=Q2 Q1Q0+ Q2Q1+Q2Q0CP順序順

14、序Q2n Q1 n Q0nQ2 n+1 Q1 n+1 Q0 n+110 0 00 0 120 0 10 1 030 1 00 1 140 1 11 0 051 0 01 0 161 0 11 1 071 1 01 1 181 1 10 0 02626二進制計數(shù)器二進制計數(shù)器五進制計數(shù)器五進制計數(shù)器8421BCD碼十進制計數(shù)器碼十進制計數(shù)器5421BCD碼十進制計數(shù)器碼十進制計數(shù)器1 2 3 4 5 6 714 13 12 11 10 9 8S9A S9B Q2 Q1 地地VCC R0B R0A CP1 CP0Q0 Q31. 1. 集成異步計數(shù)器集成異步計數(shù)器74LS29074LS290二二五五

15、十進制異步加法計數(shù)器十進制異步加法計數(shù)器S9A S9BQ0 Q1 Q2 Q3R0B R0AM1=2M1 = 5CP0CP1 1 10 0 0 01 11 0 0 1M M = 2= 2CPCP 00QM M = 5= 5CPCP 11 23 QQQM M =10=10CP010,QCPCPCP 01 23 QQQQ301,QCPCPCP 1 230QQQQCPCPCP5.2.4 5.2.4 集成計數(shù)器集成計數(shù)器v集成計數(shù)器是將整個計數(shù)器集成在一集成計數(shù)器是將整個計數(shù)器集成在一塊半導(dǎo)體芯片上，使其具有完善的計數(shù)塊半導(dǎo)體芯片上，使其具有完善的計數(shù)功能，是一種中規(guī)模集成電路。功能，是一種中規(guī)模集成電

16、路。27 74LS29074LS290的功能：的功能： 異步清零。異步清零。 計數(shù)。計數(shù)。 異步置數(shù)（置異步置數(shù)（置9 9）。）。 復(fù)位輸入復(fù)位輸入置位輸入置位輸入時時 鐘鐘輸輸 出出工作模式工作模式R0（1） R0（2）R9（1） R9（2）CP0 cp1Q3 Q2 Q1 Q01 11 10 0 0 0 0 00 0 0 0異步清零異步清零0 01 11 1 1 0 0 11 0 0 1異步置數(shù)異步置數(shù)0 0 0 00 00 0 CP 0 0 CPCP Q0 Q3 CP二進制計二進制計 數(shù)數(shù)五進制計五進制計 數(shù)數(shù)8421計計 數(shù)數(shù)5421計計 數(shù)數(shù)加法計數(shù)加法計數(shù)41235678910111

17、21314GNDVcc74LS2909(1)NC9(2)NC0(1)0(2)21Q3Q0Q1Q2CPCPRRRR 7429074290的功能：的功能：282.2.集成同步計數(shù)器集成同步計數(shù)器1 2 3 4 5 6 7 816 15 14 13 12 11 10 9VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP 地地(引腳排列與引腳排列與74161相同相同)0 CR 1 CR0 LD CP1 LDCR1PT CTCTnnQQCO03 nnQQCTCO03T 0PT CTCT1T CT進位信號保持進位信號保持0T CT進位輸出低電平進位輸出低電平1).

18、 集成十進制同步加法計數(shù)器集成十進制同步加法計數(shù)器74160292 2集成同步計數(shù)器（集成同步計數(shù)器（P P表表5-85-8）（1 1）84218421BCD碼同步加法計數(shù)器碼同步加法計數(shù)器741607416001111RD清零清零0111LD預(yù)置預(yù)置 0 01 1EP ET使能使能CP時鐘時鐘 d3 d2 d1 d0 D3 D2 D1 D0預(yù)置數(shù)據(jù)輸入預(yù)置數(shù)據(jù)輸入0 0 0 0d3 d2 d1 d0保保 持持保保 持持十進制計十進制計 數(shù)數(shù)Q3 Q2 Q1 Q0輸出輸出工作模式工作模式異步清零異步清零同步置數(shù)同步置數(shù)數(shù)據(jù)保持數(shù)據(jù)保持數(shù)據(jù)保持數(shù)據(jù)保持加法計數(shù)加法計數(shù)7416074160的功能表

19、的功能表3Q2QETCP0D1D2D3DRCO1Q0Q74160EPRDDL41235671516CPD0D1D2GNDQ3Q2Q1Vcc74160891011121413RD3DDLEPETQ0RCO305.35.3 寄存器寄存器5.3.1 5.3.1 數(shù)碼寄存器數(shù)碼寄存器數(shù)碼寄存器數(shù)碼寄存器是存放二進制碼的電路，由是存放二進制碼的電路，由觸發(fā)器觸發(fā)器構(gòu)成。構(gòu)成。 如圖所示為如圖所示為1位數(shù)碼寄存器電路位數(shù)碼寄存器電路 在存數(shù)指令的上升沿，將輸入的數(shù)碼在存數(shù)指令的上升沿，將輸入的數(shù)碼DI存入到存入到D觸發(fā)器中。觸發(fā)器中。單拍工作方式：單拍工作方式：無論寄存器中原來的內(nèi)容是什么，只要送數(shù)無論寄

20、存器中原來的內(nèi)容是什么，只要送數(shù)控制時鐘脈沖控制時鐘脈沖CP上升沿上升沿到來，加在數(shù)據(jù)輸入端的數(shù)據(jù)就立即到來，加在數(shù)據(jù)輸入端的數(shù)據(jù)就立即被送入進寄存器中被送入進寄存器中。31無論寄存器中原來的內(nèi)容是什么，只要送數(shù)控制時鐘脈沖無論寄存器中原來的內(nèi)容是什么，只要送數(shù)控制時鐘脈沖CP上升沿到來，加在并行數(shù)據(jù)輸入端的數(shù)據(jù)上升沿到來，加在并行數(shù)據(jù)輸入端的數(shù)據(jù)D1D4，就立即被，就立即被送入進寄存器中，即有：送入進寄存器中，即有：123411111314DDDDQQQQnnnn如圖所示為如圖所示為4位數(shù)碼寄存器位數(shù)碼寄存器 32雙拍工作方式雙拍工作方式 CP D2 1D C1 Q1 Q1 D1 FF1 1

21、D C1 Q2 Q2 FF2 1D C1 Q3 Q3 D3 FF3 1D C1 Q4 Q4 D4 FF4 RD RD RD RD RD 00001234nnnnQQQQ（1）清零。）清零。RD=0，異步清零。即有：，異步清零。即有：123411121314DDDDQQQQnnnn（2）送數(shù)。）送數(shù)。RD=1時，時，CP上升沿送數(shù)。即：上升沿送數(shù)。即：（3）保持。在）保持。在RD=1、CP上升沿以外時間，寄存器內(nèi)容將上升沿以外時間，寄存器內(nèi)容將保持不變。保持不變。331.移位寄存器的邏輯功能移位寄存器的邏輯功能： 既能寄存數(shù)碼，又能在時鐘脈沖的作用下使數(shù)既能寄存數(shù)碼，又能在時鐘脈沖的作用下使數(shù)碼

22、向高位或向低位移動碼向高位或向低位移動5.3.2 移位寄存器移位寄存器按移動方式分按移動方式分單向單向移位寄存器移位寄存器雙向雙向移位寄存器移位寄存器左左移位寄存器移位寄存器右右移位寄存器移位寄存器2. 移位寄存器的邏輯功能分類移位寄存器的邏輯功能分類34 目前常用的集成移位寄存器種類很多，如目前常用的集成移位寄存器種類很多，如7416474164、7416574165、7416674166均為八位單向移位寄存器，均為八位單向移位寄存器，7419574195為四位單向移存器，為四位單向移存器，7419474194為四位雙向移存器，為四位雙向移存器，7419874198為八位雙向移存器。為八位雙

23、向移存器。1 1、左移移位寄存器、左移移位寄存器 由四級由四級D D觸發(fā)器組成四位左移移位寄存器。觸發(fā)器組成四位左移移位寄存器。 第一級第一級D D觸發(fā)器接輸入信號觸發(fā)器接輸入信號V Vi i ，其余觸發(fā)器輸入，其余觸發(fā)器輸入D D接前級輸出接前級輸出Q,Q,所有所有CPCP連在一起接輸入移存脈沖，是連在一起接輸入移存脈沖，是同步工作方式。同步工作方式。移存移存脈沖脈沖CPQD3QD2QD1QD4串入串入VI35 特征方程：特征方程：CPVDQin111CPQDQn1212CPQDQn2313CPQDQn34141 1i ii i1 1n ni iQ QD DQ Q 移位寄存器移存規(guī)律：移位寄

24、存器移存規(guī)律： 在移存脈沖的作用下，輸入信息的當(dāng)前數(shù)碼存入第一級觸發(fā)器，在移存脈沖的作用下，輸入信息的當(dāng)前數(shù)碼存入第一級觸發(fā)器，第一級觸發(fā)器的狀態(tài)存入到第二級觸發(fā)器，依此類推，第一級觸發(fā)器的狀態(tài)存入到第二級觸發(fā)器，依此類推，高位觸發(fā)器存入高位觸發(fā)器存入低位觸發(fā)器狀態(tài)低位觸發(fā)器狀態(tài)，實現(xiàn)了輸入數(shù)碼在移存脈沖的作用下向左逐位移存。，實現(xiàn)了輸入數(shù)碼在移存脈沖的作用下向左逐位移存。假定：假定：寄存器初態(tài)為寄存器初態(tài)為0，VI I = 1101串行送入寄存器輸入串行送入寄存器輸入從波形圖看出：從波形圖看出：輸入信號每經(jīng)過輸入信號每經(jīng)過一級觸發(fā)器，移一級觸發(fā)器，移動了一個移存周動了一個移存周期，但波形形狀

25、期，但波形形狀保持不變。保持不變。CPQD3QD2QD1QD4VI111012345678CPIV1Q2Q3Q4Q361101nnniQDQDQDDD2132434、nnnnnninQQQQQQVQ21131241314、驅(qū)動方程：驅(qū)動方程：狀態(tài)方程：狀態(tài)方程：2 2、右移右移移位寄存器移位寄存器CP3214VIDQDQDQDQ右移輸入右移輸出37619273584CP203Q1QQQ1V1I0138619273584CP203Q1QQQ1V1I01 在在4 4個個CPCP作用下，輸入的作用下，輸入的4 4位串行數(shù)碼位串行數(shù)碼11011101全部存入了寄存器中全部存入了寄存器中。這這種方式稱為種方式稱為串行輸入串行輸入。 將寄存器中的將寄存器中的4 4位數(shù)碼位數(shù)碼11011101輸出輸出，這種方式稱為這種方式稱為并行輸出并行輸出。單向移位寄存器具有以下主要特點：單向移位寄存器具有以下主要特點：（1）單向移位寄存器中的數(shù)碼，在）單向移位寄存器中的數(shù)