微機(jī)原理與接口技術(shù)(第2版)第06章微型計(jì)算機(jī)的輸入輸出

1、第六章 微型計(jì)算機(jī)的輸入/輸出 I/O接口功能 I/O端口及其尋址方式 輸入/輸出方式 及CPU與外設(shè)通信的接口 8086CPU的輸入/輸出總線簡(jiǎn)述6.1 I/O接口功能一、 CPU與外設(shè)通信特點(diǎn)需要有接口作為CPU與外設(shè)通訊的橋梁；速度信號(hào)種類(lèi)：模擬、數(shù)字；并行、串行邏輯電平需要有數(shù)據(jù)信息傳送之前的“聯(lián)絡(luò)”；要傳遞的信息有三方面內(nèi)容：狀態(tài)、數(shù)據(jù)及控制信息。CPU I/O接口 外設(shè)控制數(shù)據(jù)地址控制數(shù)據(jù)狀態(tài) 接口電路通常包含一組能夠與處理器交換信息的寄存器或緩沖器，稱(chēng)為I/O端口 數(shù)據(jù)端口 存放數(shù)據(jù)信息 狀態(tài)端口 存放狀態(tài)信息，即反映外設(shè) 當(dāng)前工作狀態(tài)的信息 控制端口 存放控制信息二、接口的功能

2、進(jìn)行地址譯碼或設(shè)備選擇，以便使CPU能與某一指定的外部設(shè)備通訊；狀態(tài)信息的應(yīng)答，以協(xié)調(diào)數(shù)據(jù)傳送之前的準(zhǔn)備工作；進(jìn)行中斷管理，提供中斷信號(hào)；進(jìn)行數(shù)據(jù)格式轉(zhuǎn)換，如正負(fù)邏輯的轉(zhuǎn)換，串行與并行數(shù)據(jù)轉(zhuǎn)換等；進(jìn)行電平轉(zhuǎn)換，如TTL電平與MOS電平間的轉(zhuǎn)換；協(xié)調(diào)速度；時(shí)序控制，提供實(shí)時(shí)時(shí)鐘信號(hào)。 6.2 I/O端口及其尋址方式 一、 存儲(chǔ)器映像的I/O尋址 存儲(chǔ)單元和I/O端口的地址統(tǒng)一編址I/O 端口存儲(chǔ)單元I/O 地址空間存儲(chǔ)器地址空間整個(gè)地址空間舉例：鍵盤(pán)及發(fā)光二極管接口 使用兩個(gè)芯片74LS244 (8BIT三態(tài)門(mén)) 和74LS273（8BIT 寄存器發(fā)器）74LS24474LS273這種編址方式的

3、優(yōu)點(diǎn)： 利用多余的內(nèi)存譯碼資源； 可以用訪向存儲(chǔ)器的指令來(lái)訪問(wèn)I/O端口，而訪問(wèn)存儲(chǔ)器的指令功能比較強(qiáng)，不僅有一般的傳送指令，還有算術(shù)、邏輯運(yùn)算指令，以及各種移位、比較指令等，并且可以實(shí)現(xiàn)直接對(duì)I/O端口內(nèi)的數(shù)據(jù)進(jìn)行處理。缺點(diǎn)是： 由于I/O端口占用了一部分存儲(chǔ)器地址空間，因而使用戶(hù)的存儲(chǔ)地址空間相對(duì)減小。另外不利于程序閱讀。 2、I/O映像的I/O尋址 I/O端口地址與存儲(chǔ)單元地址分開(kāi)編址 存儲(chǔ)單元存儲(chǔ)地址空間I/O 端口I/O 地址空間特點(diǎn)1、地址線：A15A02、M/IO=13、用I/O指令這種編址方式的優(yōu)點(diǎn)是： 1、I/O端口不占用存儲(chǔ)器地址，故不會(huì)減少用戶(hù)的存儲(chǔ)器地址空間； 2、采用

4、單獨(dú)的I/O指令，使程序中I/O操作和其他操作層次清晰，便于理解。這種編址方式的缺點(diǎn)是： 1、單獨(dú)I/O指令的功能有限，只能對(duì)端口數(shù)據(jù)進(jìn)行輸入/輸出操作，不能直接進(jìn)行移位、比較等其他操作； 2、由于采用了專(zhuān)用的I/O操作時(shí)序及I/O控制信號(hào)線，因而增加了微處理器本身控制邏輯的復(fù)雜性。6.3 輸入/輸出方式及CPU與外設(shè)通 信的接口 1、同步傳送方式2、異步查詢(xún)方式 程序控制傳送方式3、中斷方式 4、直接存儲(chǔ)器存取方式 一、程序控制傳送方式(一)、同步傳送方式（無(wú)條件方式） CPU直接與外設(shè)傳送數(shù)據(jù)并不需要了解外設(shè)狀態(tài)，認(rèn)為外設(shè)已經(jīng)準(zhǔn)備就緒，直接與外設(shè)傳送數(shù)據(jù) CPU譯碼數(shù)據(jù)線M/IOWR或門(mén)地

5、址線 接口外設(shè)輸 出CPU譯碼數(shù)據(jù)線M/IORD或門(mén)地址線 接口外設(shè)輸 入（二）、異步查詢(xún)方式 在執(zhí)行輸入輸出前，要先查詢(xún)接口中狀態(tài)寄存器的狀態(tài)。 輸入時(shí)，狀態(tài)寄存器的狀態(tài)指示要輸入的數(shù)據(jù)是否已經(jīng)準(zhǔn)備就緒； 準(zhǔn)備好？讀取狀態(tài)信息輸入數(shù)據(jù)是否數(shù)據(jù)線狀態(tài)線外設(shè)常用的狀態(tài)線有IBF，READY功能：1、輸入設(shè)備準(zhǔn)備好數(shù)據(jù)，狀態(tài)線有效；2、CPU讀數(shù)據(jù)端口，取走數(shù)據(jù)后，狀態(tài)線轉(zhuǎn)換為無(wú)效1、STB有效，(1)、輸入設(shè)備數(shù)據(jù)進(jìn)入鎖存器；(2)、IBF 有效2、CPU讀狀態(tài)端口3、CPU讀數(shù)據(jù)端口，同時(shí)清IBF外設(shè)STBIBF/RD123 輸出時(shí)，狀態(tài)寄存器的狀態(tài)指示輸出設(shè)備是否空閑。忙？讀取狀態(tài)信息輸出數(shù)

6、據(jù)否是數(shù)據(jù)線狀態(tài)線外設(shè)常用的狀態(tài)線有empty，busy功能：1、輸出設(shè)備空閑，BUSY無(wú)效；2、CPU寫(xiě)數(shù)據(jù)端口，輸出設(shè)備輸出數(shù)據(jù)，狀態(tài)線轉(zhuǎn)換為有效1、CPU讀狀態(tài)端口，查BUSY線2、CPU寫(xiě)數(shù)據(jù)，(1)、數(shù)據(jù)進(jìn)入數(shù)據(jù)鎖存器；(2)、BUSY 有效3、輸出設(shè)備工作完畢，busy無(wú)效外設(shè)舉例：打印機(jī)接口條件傳送特點(diǎn)優(yōu)點(diǎn)：電路簡(jiǎn)單缺點(diǎn)：降低CPU效率，實(shí)時(shí)性不強(qiáng)（三）、中斷方式 當(dāng)外設(shè)作好傳送準(zhǔn)備后，主動(dòng)向CPU請(qǐng)求中斷，CPU響應(yīng)中斷后在中斷處理程序中與外設(shè)交換數(shù)據(jù)。 在中斷未發(fā)生時(shí)，CPU可以執(zhí)行其他程序，這樣可以提高CPU的利用率。/BUSY送打印機(jī)數(shù)據(jù)/BUSY送打印機(jī)數(shù)據(jù)/BUSY送

7、打印機(jī)數(shù)據(jù)/BUSY送打印機(jī)數(shù)據(jù)檢測(cè)狀態(tài)線檢測(cè)狀態(tài)線中斷申請(qǐng)信號(hào)主程序中斷服務(wù)子程序中斷邏輯主程序中斷服務(wù)子程序中斷申請(qǐng)信號(hào)與程序查詢(xún)方式相比，中斷控制方式的數(shù)據(jù)交換具有如下特點(diǎn): (1) 提高了CPU的工作效率;(2) CPU具有控制外圍設(shè)備服務(wù)的主動(dòng)權(quán);(3) CPU可以和外設(shè)并行工作;(4) 可適合實(shí)時(shí)系統(tǒng)對(duì)I/O處理的要求。二、直接存儲(chǔ)器存取方式 （DMA） (Direct Memory Access) 。 在高速的外設(shè)或成塊交換數(shù)據(jù)的情況，采用程序控制方式進(jìn)行數(shù)據(jù)的傳輸，是無(wú)法滿(mǎn)足要求的。在這種情況下，采用DMA方式。 DMA方式是在外設(shè)與內(nèi)存間建立起直接的通道，CPU不再直接參加外

8、設(shè)和內(nèi)存間的數(shù)據(jù)傳輸。 當(dāng)系統(tǒng)需要進(jìn)行DMA傳輸時(shí)，將CPU對(duì)地址和數(shù)據(jù)及控制線的管理權(quán)交由DMA控制器進(jìn)行控制，當(dāng)完成了一次DMA數(shù)據(jù)傳輸后，再將這個(gè)控制權(quán)還給CPU，這些工作都是由硬件自動(dòng)實(shí)現(xiàn)的，并不需要程序進(jìn)行控制。 ABDBCB CPU DMAC RAM/ROM I/OCPU外設(shè)存儲(chǔ)器總線：執(zhí)行程序指令的數(shù)據(jù)傳送路徑； ：DMA方式的數(shù)據(jù)傳送路徑內(nèi)存外設(shè)DMAC輸出輸入外設(shè)外設(shè)DMAC內(nèi)存內(nèi)存DMACDMA傳送的幾種形式8086CPU為DMA提供兩根信號(hào)線1、HOLD 總線保持請(qǐng)求2、HLDA 總線保持響應(yīng)ABDBCB CPU DMAC Memory I/OHOLDHLDA(1) DM

9、AC接收I/O接口的DMA請(qǐng)求，并向CPU發(fā)出總線請(qǐng)求信號(hào)HOLD；DMA的基本功能和步驟(2) 當(dāng)CPU發(fā)出總線回答信號(hào)HLAD后，接管對(duì)總線的控制，進(jìn)入DMA傳送過(guò)程；(3) 能實(shí)現(xiàn)有效的尋址，即能輸出地址信息并在數(shù)據(jù)傳送過(guò)程中自動(dòng)修改地址；(4) 能向存儲(chǔ)器和I/O接口發(fā)出相應(yīng)的讀/寫(xiě)控制信號(hào)；(5) 能控制數(shù)據(jù)傳送的字節(jié)數(shù)，控制DMA傳送是否結(jié)束；(6) 在DMA傳送結(jié)束后，能釋放總線給CPU，恢復(fù)CPU對(duì)總線的控制。DMA的基本功能和步驟(1) DMAC接收I/O接口的DMA請(qǐng)求，并向CPU發(fā)出總線請(qǐng)求信號(hào)HOLD；(2) 當(dāng)CPU發(fā)出總線回答信號(hào)HLAD后，接管對(duì)總線的控制，進(jìn)入D

10、MA傳送過(guò)程；(3) 能實(shí)現(xiàn)有效的尋址，即能輸出地址信息并在數(shù)據(jù)傳送過(guò)程中自動(dòng)修改地址；(4) 能向存儲(chǔ)器和I/O接口發(fā)出相應(yīng)的讀/寫(xiě)控制信號(hào)；(5) 能控制數(shù)據(jù)傳送的字節(jié)數(shù)，控制DMA傳送是否結(jié)束；(6) 在DMA傳送結(jié)束后，能釋放總線給CPU，恢復(fù)CPU對(duì)總線的控制。6.4 8086CPU的輸入/輸出1、I/O 尋址64K2、8086CPU的IO指令 （1） 直接尋址輸入輸出指令(八位端口地址) IN AL，n (字節(jié)輸入) IN AX，n (字輸入) OUT n，AL (字節(jié)輸出) OUT n，AX (字輸出)0000H00FFH0100HFFFFHn （2）DX寄存器間接尋址輸入（十六位端口地址） IN AL，DX (字節(jié)輸入) IN AX，DX (字輸入) OUT DX，AL (字節(jié)輸出) OUT DX，AX (字輸出)0000H00FFH0100HFFFFHDX3、有關(guān)端口地址問(wèn)題 a、8086CPU與外設(shè)交換數(shù)據(jù)可以字或字節(jié)進(jìn)行， b、當(dāng)以字節(jié)