數(shù)字電子技術(shù)可編程邏輯器件

數(shù)字電子技術(shù)

第9章可編程邏輯器件

范立南代紅艷恩莉劉明丹中國水利水電出版社第9章可編程邏輯器件

可編程邏輯器件PLD可編程邏輯器件PLDPLD器件的發(fā)展概況2.可編程邏輯器件的特點(diǎn)減少系統(tǒng)的硬件規(guī)模。(2)增強(qiáng)邏輯設(shè)計(jì)的靈活性。(3)縮短系統(tǒng)設(shè)計(jì)周期。(4)簡化系統(tǒng)設(shè)計(jì)，提高系統(tǒng)速度。(5)降低系統(tǒng)成本。PLD的電路簡介1.基本門電路的PLD表示法PLD輸入緩沖器與門表示法PLD連接法與門的省缺情況2.PROM電路的PLD表示法PROM電路的PLD表示法3.FPLA電路的PLD表示FPLA電路的PLD表示法例試用FPLA實(shí)現(xiàn)例1要求的四位二進(jìn)制碼轉(zhuǎn)換為格雷碼的轉(zhuǎn)換電路。解用卡諾圖對表進(jìn)行化簡，如圖所示，則得式中中共共有有7個(gè)個(gè)乘乘積積項(xiàng)項(xiàng)，，它它們們是是用這這些些乘乘積積項(xiàng)項(xiàng)表表示示式式，，可可得得化簡簡的的卡卡諾諾圖圖FPLA的的陣陣列列圖圖4.PAL電電路路PAL的的基基本本結(jié)結(jié)構(gòu)構(gòu)PAL的的四四種種輸輸出出結(jié)結(jié)構(gòu)構(gòu)(a)專專用用輸輸出出結(jié)結(jié)構(gòu)構(gòu)；；(b)可可編編程程I/O結(jié)結(jié)構(gòu)構(gòu)；；(c)寄寄存存器器輸輸出出結(jié)結(jié)構(gòu)構(gòu)；；(d)異異或或型型輸輸出出結(jié)結(jié)構(gòu)構(gòu)5.GAL電電路路(1)GAL的的基基本本結(jié)結(jié)構(gòu)構(gòu)。。①8個(gè)個(gè)輸輸入入緩緩沖沖器器和和8個(gè)個(gè)輸輸出出反反饋饋/輸輸入入緩緩沖沖器器。。②8個(gè)個(gè)輸輸出出邏邏輯輯宏宏單單元元OLMC和和8個(gè)個(gè)三三態(tài)態(tài)緩緩沖沖器器，，每每個(gè)個(gè)OLMC對對應(yīng)應(yīng)1個(gè)個(gè)I/O引引腳腳。。③由由8××8個(gè)個(gè)與與門門構(gòu)構(gòu)成成的的與與陣陣列列，，共共形形成成64個(gè)個(gè)乘乘積積項(xiàng)項(xiàng)，，每每個(gè)個(gè)與與門門有有32個(gè)個(gè)輸輸入入項(xiàng)項(xiàng)，，由由8個(gè)個(gè)輸輸入入的的原原變變量量、、反反變變量量(16)和和8個(gè)個(gè)反反饋饋信信號號的的原原變變量量、、反反變變量量(16)組組成成，，故故可可編編程程與與陣陣列列共共有有32××8××8=2048個(gè)個(gè)可可編編程程單單元元。。④系系統(tǒng)統(tǒng)時(shí)時(shí)鐘鐘CK和和三三態(tài)態(tài)輸輸出出選選通通信信號號OE的的輸輸入入緩緩沖沖器器。。GAL16V8邏邏輯輯圖圖(a)邏邏輯輯圖圖；；(b)引引腳腳圖圖OLMC的的內(nèi)內(nèi)部部結(jié)結(jié)構(gòu)構(gòu)(2)②結(jié)結(jié)構(gòu)構(gòu)控控制制字字。。GAL的的結(jié)結(jié)構(gòu)構(gòu)控控制制字字表OLMC工工作作模模式式的的配配置置選選擇擇(a)OLMC5種種工工作作模模式式的的等等效效電電路路(a)專專用用輸輸入入模模式式；；OLMC5種種工工作作模模式式的的等等效效電電路路(b)專專用用輸輸出出模模式式；；OLMC5種種工工作作模模式式的的等等效效電電路路(c)反反饋饋給給輸輸出出模模式式；；OLMC5種種工工作作模模式式的的等等效效電電路路(d)時(shí)時(shí)序序電電路路中中的的組組合合模模式式；；OLMC5種種工工作作模模式式的的等等效效電電路路(e)寄寄存存器器輸輸出出模模式式(3)行行地地址址映映射射。。GAL16V8地地址址映映射射圖圖6.高高密密度度可可編編程程邏邏輯輯器器件件通常常將將集集成成密密度度大大于于1000個(gè)個(gè)等等效效門門/片片的的PLD稱稱為為高高密密度度可可編編程程邏邏輯輯器器件件(HDPLD),它它包包括括可可擦擦除除可可編編程程邏邏輯輯器器件件EPLD、、復(fù)復(fù)雜雜可可編編程程邏邏輯輯器器件件CPLD和和現(xiàn)現(xiàn)場場可可編編程程門門陣陣列列FPGA三三種種類類型型。。9.2.2PLD的的開開發(fā)發(fā)1.可可編編程程邏邏輯輯器器件件的的設(shè)設(shè)計(jì)計(jì)過過程程PLD設(shè)設(shè)計(jì)計(jì)流流程程2.在在系系統(tǒng)統(tǒng)可可編編程程技技術(shù)術(shù)和和邊邊界界掃掃描描技技術(shù)術(shù)(1)在在系系統(tǒng)統(tǒng)可可編編程程技技術(shù)術(shù)多個(gè)個(gè)ispPLD的的編編程程(2)邊界界掃描測試技技術(shù)邊界掃描測試試技術(shù)主要用用來解決芯片片的測試問題題。標(biāo)標(biāo)準(zhǔn)的邊界界掃描測試只只需要四根信信號線，能能夠?qū)﹄娐钒灏迳纤兄С殖诌吔鐠呙璧牡男酒瑑?nèi)部邏邏輯和邊界管管腳進(jìn)行測試試。應(yīng)用邊界界掃描技術(shù)能能增強(qiáng)芯片、、電路板甚至至系統(tǒng)的可測測試性。謝