數(shù)字電子技術(shù)基礎(chǔ)電子教案

經(jīng)典word整理文檔，僅參考，雙擊此處可刪除頁(yè)眉頁(yè)腳。本資料屬于網(wǎng)絡(luò)整理，如有侵權(quán)，請(qǐng)聯(lián)系刪除，謝謝！第1、2課時(shí)第一章數(shù)字電路基礎(chǔ)1.1概述----1.2.1數(shù)制授課班級(jí)日期、節(jié)次教學(xué)過(guò)程◆掌握邏輯函數(shù)及其表示方法和這幾種表示方法的相互轉(zhuǎn)換。(重點(diǎn))電子電路（含半導(dǎo)體元件的電路）按輸入信號(hào)不同分二類：模擬電路（弱電）1.模擬信號(hào)：指在時(shí)間和數(shù)值上都連續(xù)變化的電信號(hào)。(緩慢變化)例如：聲音、電話、溫度、小提琴聲等。u例如擴(kuò)音機(jī)：：1.數(shù)字信號(hào)：指在時(shí)間和數(shù)值上都斷續(xù)變化的離散電信號(hào)。(快速變化)例如：脈博信號(hào)、電報(bào)、鍵盤輸入信號(hào)、鋼琴聲等t）1.1.2數(shù)字電路的特點(diǎn)（與模擬電路的區(qū)別）一、0、1數(shù)字表示兩種對(duì)立的離散狀態(tài)。1”電流有高”導(dǎo)通截止飽和截止二極管三極管DD開關(guān)狀態(tài)DDCCi=0、u=1CC三、研究?jī)?nèi)容對(duì)數(shù)字電路進(jìn)行邏輯分析和邏輯設(shè)計(jì)；研究對(duì)象:電路的輸入與輸出狀態(tài)之間的邏輯關(guān)系,而不是數(shù)值關(guān)系；分析方法:邏輯代數(shù)和卡諾圖法。而不是微變等效電路法和圖解法。分立元件：集成電路：按集成度(一塊硅片中包含的元器件個(gè)數(shù))分：小（SSI（10～100（（100～1000個(gè)）大（LSI雙極型：晶體管構(gòu)成：DTL（二極管—三極管邏輯電路）、TTL（三極管—三極管邏輯電路）、ECL（射極耦合型邏輯電路）、IIL（集成注入型邏輯電路）等。單極型：場(chǎng)效應(yīng)管構(gòu)成：NMOS（N溝道絕緣柵）、PMOS（P溝道絕緣柵）、CMOS（N、P溝道互補(bǔ)對(duì)稱）3.按邏輯功能分：組合電路：由門電路組合構(gòu)成。（如：譯碼器等時(shí)序如：手機(jī)、數(shù)碼照相機(jī)、數(shù)碼攝影機(jī)、數(shù)字電視、DVD、MP3等。2.基數(shù)：進(jìn)位制的基數(shù)，就是在該進(jìn)位制中可能用到的數(shù)碼個(gè)數(shù)。3.位：在某一進(jìn)位制的數(shù)中，每一位的大小都對(duì)應(yīng)著該位上的數(shù)碼乘上一個(gè)固定的數(shù)，這個(gè)固定的數(shù)就是這一位的權(quán)數(shù)。1010（1）數(shù)碼：0～9；基數(shù)是10。（2）進(jìn)位規(guī)律：逢十進(jìn)一，即：9＋1＝10。n1…（3）權(quán)展開式：N＝a×10＋a×10＋＋a×10ai權(quán)（其中：N是數(shù)值，n位整數(shù)，m位小數(shù)）102．二進(jìn)制：（1）數(shù)碼：0、1；基數(shù)是2。（2）進(jìn)位規(guī)律：逢二進(jìn)一，即：1＋1＝10?！?）權(quán)展開式：N＝a×2＋a×2＋＋a×21nai210-1-2210各數(shù)位的權(quán)是2的冪減法規(guī)則：0-0=0，10-1=1，1-0=1，1-1=0乘法規(guī)則：0，01=0，10=0，11=1...3．八進(jìn)制：（1）數(shù)碼：0～7；基數(shù)是8。（2）進(jìn)位規(guī)律：逢八進(jìn)一，即：7＋1＝10。n1…（3）權(quán)展開式：N＝a×8＋a×8＋＋a×8=a8ii-m例如：(207.04)＝×82＋×8＋×8＋×8＋4×8＝(135.0625)8各數(shù)位的權(quán)是8的冪1ii16各數(shù)位的權(quán)是16的冪000120123334567894567456789ABCDEF課后小結(jié)第3、4課時(shí)掌握幾種數(shù)制之間的相互轉(zhuǎn)換掌握碼制與數(shù)制之間的轉(zhuǎn)換幾種數(shù)制之間的轉(zhuǎn)換授課班級(jí)日期、節(jié)次教學(xué)過(guò)程復(fù)習(xí)四種數(shù)制（數(shù)碼、基數(shù)、進(jìn)位規(guī)律、權(quán)展開式）及其對(duì)應(yīng)關(guān)系P表?！锶?、幾種數(shù)制之間的相互轉(zhuǎn)換5得出其相加的結(jié)果便為對(duì)應(yīng)的十進(jìn)制數(shù)。例如(1001.01)=1×3+1×0×2-2=(9.25)②(32.7×81+2)2108③(ED.3)=14×1+13×+3×1016102.十進(jìn)制→二進(jìn)制方法：整數(shù)部分：除2取余，最后得到的余數(shù)為二進(jìn)制最高位；小數(shù)部分：乘2取整，最先得到的整數(shù)為二進(jìn)制最高位。小數(shù)部分：余數(shù)0整數(shù)……0……1……1高位（LSB）25………22212高位（LSB）※十進(jìn)制轉(zhuǎn)為八進(jìn)制、十六進(jìn)制方法同上，只是除（乘）8、16。108168854052C02或者將十進(jìn)制先轉(zhuǎn)為二進(jìn)制，再將二進(jìn)制轉(zhuǎn)為八進(jìn)制、十六進(jìn)制。方法：將二進(jìn)制數(shù)由小數(shù)點(diǎn)開始，整數(shù)部分向左，小數(shù)部分向右，每3位(4位)分成一組，不夠補(bǔ)零，則每組二進(jìn)制數(shù)便是一位八進(jìn)制數(shù)（十六進(jìn)(101100.011)=(2C.6)0=2824.八進(jìn)0011010101)152.2)000(1101010.01)=(6A.4)=28方法：將每位八52.2(十六進(jìn)制數(shù))用36位(4位.)二4進(jìn)制數(shù)表示。82(AF4.76)=(101011110100.01110110)162數(shù)字系統(tǒng)只能識(shí)別0和1二進(jìn)制數(shù)，高位的十、八、十六進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)較復(fù)雜，故人們就采用另一種用0、1來(lái)表示數(shù)碼、字符的方法，這就是碼制。怎樣才能用0、1表示更多的數(shù)碼、字符呢？這就是編碼。2.編碼：用一定位數(shù)的二進(jìn)制數(shù)來(lái)表示數(shù)碼、字母、符號(hào)等信息。3.代碼：用以表示數(shù)碼、字母、符號(hào)等信息的一定位數(shù)的二進(jìn)制數(shù)。4.二—十進(jìn)制代碼（BCD4位二進(jìn)制數(shù)來(lái)表示十進(jìn)制數(shù)中的0~9十個(gè)數(shù)碼（1位十進(jìn)制數(shù)）。BCD碼制1.8421BCD4位二進(jìn)制數(shù)中的前十個(gè)碼00001001來(lái)表示十進(jìn)制數(shù)0~9，去掉1010~1111（稱偽碼10。各位的權(quán)依次為8、4、、1。有權(quán)碼無(wú)4.余3碼：由8421碼加0011得到。權(quán)5.格雷（Gray）碼：P7是一種循環(huán)碼，其特點(diǎn)是任何相鄰的兩個(gè)碼，僅有碼一位代碼不同，其它位相同。（常用的BCD碼，見P6表1.2.4）還有：余3循環(huán)碼、奇偶校驗(yàn)碼、漢明碼、ASCⅡ碼、ISO位二進(jìn)制代碼表一個(gè)字節(jié)）等。同一代碼在不同碼制中含義不同，如：0100：在8421、5421、2421碼中為4；在余3碼中為1；在格雷碼中為7。采用不同編碼，可提高數(shù)字電路傳遞代碼的可靠牲。★三、碼制與數(shù)制之間的轉(zhuǎn)換例如：①將（803.469）寫成8421BCD碼。（與十六進(jìn)制轉(zhuǎn)換成二進(jìn)制方法相同）（010010010111.0101）8421BCD=（.5）（111110001.1）102(與二進(jìn)制轉(zhuǎn)換成十六進(jìn)制方法相同)；整數(shù)部分：除2取余；③1000.1101是二進(jìn)制數(shù)還是8421BCD碼？∵1101是偽碼，∴為二第5、6課時(shí)課題（章節(jié)目）1.3三種最基本的邏輯函數(shù)----1.4復(fù)合邏輯函數(shù)授課班級(jí)日期、節(jié)次是說(shuō)，電路輸入某種狀態(tài)后，輸出就得到某種相應(yīng)的結(jié)果，這種原因與結(jié)果的關(guān)系，就是邏輯關(guān)系。邏輯關(guān)系用函數(shù)來(lái)表示，就是邏輯函數(shù)。最常見的是三種邏輯函數(shù)。（2態(tài)）0和1稱為邏輯常量，★1.3.2三種基本邏輯關(guān)系及其表示方法1.定義：P7僅當(dāng)決定事件（L）發(fā)生的所有條件（A、B、C…）均滿足時(shí)，ABL斷010電路圖：斷合合合滅1ABLE（1）真值表把所有可能的條件組合及其對(duì)應(yīng)結(jié)果一一列出來(lái)的表格。ABL00010011（2）邏輯表達(dá)式:L=AB（3）邏輯符號(hào):&A（）（）BA：RD1ABLD2二、或邏輯（邏輯加）1.定義：P8當(dāng)決定事件（L）發(fā)生的各種條件（A，AB，C，…）中，只要有一個(gè)或多個(gè)條件具備，事件（L）就發(fā)生。BLE電路圖：L01110101（2）邏輯表達(dá)式:L=A+B（3）邏輯符號(hào):A+1ALLBBA1LB：2R1.定義：非邏輯指的是邏輯的否定。當(dāng)決定事件（L）發(fā)生的條件（A）滿足時(shí)，事件不發(fā)生；條件不滿足，事件反而發(fā)生。例如：開關(guān)A控制燈泡L的電路RLEA2.表示方法:L1（2）邏輯表達(dá)式:L=A（只有一個(gè)輸入端）01110ALAL：RLCRbTA一、定義：由與、或、非組合后的邏輯函數(shù)。二、常用的復(fù)合函數(shù)及其表示方法ABZ1110AB00000101011101&AAZZBB邏輯規(guī)律：有1出0，全0出13.與或非：邏輯表達(dá)式：Z=AB+CD4.異或：ABA&B00ZCD011101邏輯符號(hào)：=1AA或ZZBB邏輯表達(dá)式：Z=AB+AB=A⊙B=A⊕B（1）偶數(shù)個(gè)變量的異或和同或互為非：A⊕B=A⊙B奇數(shù)個(gè)變量的異或和同或相等：A⊕B⊕C=A⊙B⊙CABZ100100（2）同或門無(wú)獨(dú)立產(chǎn)品，由異或門加非門構(gòu)成。101=11AZ=1Z=Z或ZB或AZB邏輯規(guī)律：相同出1,相反出0（波形圖：要畫）第7、8課時(shí)授課班級(jí)日期、節(jié)次教學(xué)過(guò)程復(fù)習(xí):8種邏輯函數(shù)的函數(shù)式、邏輯符號(hào)。★1.5邏輯函數(shù)的幾種表示方法及其相互轉(zhuǎn)換1.5.1已知真值表求邏輯表達(dá)式和邏輯圖一、已知真值表求函數(shù)式方法：1.找出真值表中函數(shù)值為1的輸入變量組合；2.1的3.將上述乘積項(xiàng)相加即可。例如：1CZ000①真值表：01010101(1)Z不是最簡(jiǎn)式和唯一式：[Z=（A+B）C]23Z=ABCABCABC10(2)反函數(shù)Z是函數(shù)值為0的乘積項(xiàng)之和。②P21(學(xué)生做)ABC&&&按先與后或的運(yùn)算順序畫：ZZ=ABCABCABC②(前題)由二個(gè)非門、三個(gè)與門、一個(gè)或門構(gòu)成，如P圖131.5.2已知邏輯表達(dá)式求真值表和邏輯圖方法：將輸入變量取值的所有組合（2種；n為輸入變量個(gè)數(shù)）逐一代入函數(shù)式中，算出函數(shù)值，并一一對(duì)應(yīng)地列成表。例如：①ZABCABCZ00001010111&1010101ZC由三個(gè)非門、二個(gè)與門、一個(gè)或門構(gòu)成，如P圖1.5.3已知邏輯圖求邏輯表達(dá)式和真值表方法：由邏輯圖的輸入端開始，逐級(jí)寫出各邏輯符號(hào)輸出端的表達(dá)式；再由表達(dá)式得真值表。CA≥1B≥1CZ≥11BB第9、10課時(shí)邏輯代數(shù)的基本公式、定律和常用規(guī)則邏輯代數(shù)的代數(shù)法化間授課班級(jí)日期、節(jié)次教學(xué)過(guò)程1847年首先論述的。主要研究邏輯0和邏輯1的運(yùn)算規(guī)律。它是不同于二進(jìn)制、十進(jìn)制的邏輯代數(shù)的核心內(nèi)容是9個(gè)基本定律和3數(shù)字電路的數(shù)學(xué)工具和理論基礎(chǔ)，必須掌握記牢。2.后43.吸收律中：A+AB=A+B可用分配律中的；AB+AC+BC=AB+AC1.代入規(guī)則：P將等式兩邊出現(xiàn)的同一變量都用一個(gè)相同邏輯函數(shù)代替，15例如：證明：ABC中的A，根據(jù)代入規(guī)則，等式仍（可推廣到n2.反演規(guī)則：對(duì)于任何一個(gè)邏輯表達(dá)式Z中的所有“·“＋”換成“·變量換成原變量，那么所得到的表達(dá)式就是函數(shù)Z的反函數(shù)Z?！⒁猓孩龠\(yùn)算順序：“先括號(hào)、然后乘、最后加”。②不在一個(gè)變量上的反號(hào)應(yīng)保留不變。對(duì)偶式Z：對(duì)于任何一個(gè)邏輯表達(dá)式Z，如果將Z中的所有“·”換·，那么所得到的ZABCDEZABCDEZ③P27②④而對(duì)應(yīng)不同的表達(dá)式就有不同的邏輯圖；最簡(jiǎn)表達(dá)式所代表的電路元件最少、成本最低、可靠性好、傳輸時(shí)間短，因此，邏輯函數(shù)必須化簡(jiǎn)。化簡(jiǎn)的方法有兩種：代數(shù)法、卡諾圖法。這節(jié)課介紹代數(shù)法化簡(jiǎn)，它是利用上節(jié)課介紹的邏輯代數(shù)基本定律將復(fù)雜的邏輯函數(shù)化為最簡(jiǎn)單形式。那么，什么叫最簡(jiǎn)表達(dá)式？邏輯表達(dá)式有哪些基本形式？②與非與非式③或與非式（先與后非，再與再非）（先或后與再非）（先或后非再或）(AB)(AB()()()()ABABABABABABABAB⑥或非或非式⑦與或非式⑧與非與式（先或后與）（先或后非，再或再非先與后或再非先與后非再與）2.最簡(jiǎn)與或式的含義：P乘積項(xiàng)的個(gè)數(shù)最少；171.定義：P利用邏輯代數(shù)的基本公式、定律對(duì)邏輯函數(shù)進(jìn)行化簡(jiǎn)的方法。17見P表1.6.3（4種）用配項(xiàng)法：=AB+AC+（A+A）BC=AB（1+C）+AC（1+B）=AB+AC①若給定的邏輯函數(shù)不是與或式，應(yīng)先將其變換成與或式后再化簡(jiǎn)。②化簡(jiǎn)中配項(xiàng)后，必須保證函數(shù)值不變，最后化為最簡(jiǎn)與或式。③化簡(jiǎn)后的最簡(jiǎn)與或式不是唯一的?？傊捍鷶?shù)化簡(jiǎn)法沒有統(tǒng)一模式，只有多做練習(xí)才能靈活、交替、綜合地利用多個(gè)公式、多種方法和多種運(yùn)算技巧，將邏輯函數(shù)化為最簡(jiǎn)。小結(jié)第11、12課時(shí)1.7邏輯函數(shù)的卡諾圖化簡(jiǎn)法1.7.1邏輯函數(shù)的最小項(xiàng)及（章節(jié)目）最小項(xiàng)表達(dá)式----1.7.2邏輯函數(shù)的卡諾圖表示方法掌握邏輯函數(shù)的卡諾圖表示方法邏輯函數(shù)的卡諾圖表示方法邏輯函數(shù)的最小項(xiàng)及其表達(dá)式授課班級(jí)日期、節(jié)次復(fù)習(xí)：代數(shù)法化簡(jiǎn)（3諾圖，不僅可以用卡諾圖來(lái)表示邏輯函數(shù)，而且還能利用卡諾圖化簡(jiǎn)邏輯函數(shù)。利用卡諾圖化簡(jiǎn)邏輯函數(shù)，簡(jiǎn)捷直觀、靈活方便，容易判斷函數(shù)是否為最簡(jiǎn)式?？ㄖZ圖化簡(jiǎn)法適用于四變量以內(nèi)的邏輯函數(shù)的化簡(jiǎn)。對(duì)于nn個(gè)因子，而；P27而這n個(gè)因子分別以原變量或反變量出現(xiàn)，且僅出現(xiàn)一次，則這個(gè)乘積項(xiàng)稱0m1223m34共有2個(gè)m57mmmm371.個(gè)）中，必有一個(gè)而且僅有一nP4.若兩個(gè)最小項(xiàng)僅有一個(gè)因子不同則稱這兩個(gè)最小項(xiàng)具有邏輯相鄰性具有邏輯相鄰的兩個(gè)最小項(xiàng)之和可以合并成一項(xiàng)，并可消去一個(gè)因子。的。1.卡諾圖:用圖示的方法,將n個(gè)變量的全部最小項(xiàng)(2個(gè))各用一個(gè)小方格表n示，并使具有邏輯相鄰性的最小項(xiàng)在幾何位置上也相鄰地排列起來(lái)，所得的圖形叫做n變量的卡諾圖。2.畫法規(guī)則：n個(gè)變量，有2個(gè)最小項(xiàng)，用2個(gè)小方格構(gòu)成方形或n（1）生變化。P（2）左上角第一個(gè)小方格必須處于各變量的反變量區(qū)。（3）變量位置是以高位到低位因子的次序，按先行后列的序列排列。A013289小項(xiàng)在卡諾圖中又都有相應(yīng)的位置，故可用卡諾圖來(lái)表示邏輯函數(shù)。1.方法:將函數(shù)的最小項(xiàng)表達(dá)式中含有的最小項(xiàng)在卡諾圖對(duì)應(yīng)的小方格中填ZBC0BCmmmm(0356例如：BC00111101112.卡諾圖與邏輯函數(shù)的其他幾種表示方法之間的互換：（1）由真值表畫卡諾圖：例如：0001011③P2830（3）由卡諾圖寫與或式：例如：001ZABC1111小結(jié)第13、14課時(shí)課題1.7.3用卡諾圖法化簡(jiǎn)邏輯函數(shù)----1.8關(guān)于正邏輯和負(fù)邏（章節(jié)目）輯的規(guī)定及其轉(zhuǎn)換掌握用卡諾圖化間邏輯函數(shù)的方法及具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)的化間了解正、負(fù)邏輯的規(guī)定及其轉(zhuǎn)換卡諾圖化間邏輯函數(shù)具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)化間授課班級(jí)日期、節(jié)次教學(xué)過(guò)程因卡諾圖中的最小項(xiàng)幾何相鄰必定邏輯相鄰，故幾何相鄰的最小項(xiàng)可引言：以提取公因子，而消去不同項(xiàng)，這樣就可以用卡諾圖來(lái)化簡(jiǎn)邏輯函數(shù)。一、步驟1.將函數(shù)式變換為與或式；3.畫圈：1個(gè)、2個(gè)、4個(gè)、8個(gè)……2個(gè)有“1”的小方格為一個(gè)圈n（所圈小方格數(shù)是2個(gè)小方格能消去1項(xiàng),4小方格能消去2小方格能消3項(xiàng)4.提出公因子,并將公因子相加。2.圈的個(gè)數(shù)越少越好（對(duì)卡諾圖化簡(jiǎn)邏輯函數(shù)要：先會(huì)填1，再會(huì)畫圈，最后會(huì)寫函數(shù)式）★1.7.4具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)及其化簡(jiǎn)一、無(wú)關(guān)項(xiàng)的含義及其表示方法1.含義:在2個(gè)最小項(xiàng)中：包括：任意項(xiàng)：對(duì)輸出沒有影響的最小項(xiàng)約束項(xiàng)：不會(huì)、不允許出現(xiàn)的最小項(xiàng)都稱為無(wú)關(guān)項(xiàng)。例如：8421BCD，1010~1111六種組合不允許出現(xiàn)，為無(wú)關(guān)項(xiàng)。d0（編號(hào)）=0或=0d例如：F(,B,C,D)md0DA例如：①P例1.7.7；②某電路輸入為8421BCD碼，輸出函數(shù)，求Z6m(2,3,4,5,6,7)L。L。CC正1“或非門”→“與非門”，“非門”不變即可。例：P1.6作業(yè)：P30②、④、30補(bǔ)充題：AA11111011111111111111111111111111111AA01111111111111×1111×1×11×1111111本章小結(jié)1.數(shù)字電路與模擬電路是電子電路的兩個(gè)分支,它們的主要區(qū)別在于它們傳輸及處理的信號(hào)不同、半導(dǎo)體器件的工作狀態(tài)不同、研究?jī)?nèi)容和分析方法不同等。數(shù)字電路的應(yīng)用非常廣泛。2.數(shù)字系統(tǒng)中采用二進(jìn)制，它與十進(jìn)制、八進(jìn)制、十六進(jìn)制的區(qū)別在于各位的權(quán)不同。它們之間的相互轉(zhuǎn)換也比較簡(jiǎn)單。8421BCD碼是數(shù)字系統(tǒng)中常用的二—十進(jìn)制編碼方法,只需將4位二進(jìn)制數(shù)中的0000~1001保留，而去掉1010~1111六種狀態(tài)，就可表示十進(jìn)制數(shù)0~9十種狀態(tài)。3.三種最基本的邏輯函數(shù)有與、或、非；復(fù)合邏輯函數(shù)有與非、或非、與或非、異或、同或等。它們都可以用真值表、邏輯表達(dá)式、邏輯符號(hào)和卡諾圖來(lái)表示，這幾種表示方法之間可以相互轉(zhuǎn)換。4.邏輯代數(shù)是分析和設(shè)計(jì)數(shù)字電路的基礎(chǔ)，對(duì)于邏輯代數(shù)中的基本公式、定律和常用規(guī)則在于理解和熟記。5.邏輯函數(shù)的化簡(jiǎn)方法有兩種；代數(shù)化簡(jiǎn)法和卡諸圖化簡(jiǎn)法。代數(shù)化簡(jiǎn)法需要一定技巧，并對(duì)公式和定律非常熟悉?？ㄖZ圖化簡(jiǎn)法直觀、簡(jiǎn)便，對(duì)四變量以下的邏輯函數(shù)可較快地得到最簡(jiǎn)表達(dá)式，要重點(diǎn)學(xué)握。具有無(wú)關(guān)項(xiàng)函數(shù)的化簡(jiǎn)在實(shí)際使用時(shí)經(jīng)常遇到，應(yīng)充分利用其特點(diǎn)將函數(shù)化的更簡(jiǎn)單。第15、16課時(shí)第二章集成邏輯電路2.1二極管、三極管的開關(guān)特性了解二極管、三極管的開關(guān)特性二極管、三極管的開關(guān)特性授課班級(jí)日期、節(jié)次教學(xué)過(guò)程◆掌握與門、或門、非門、與非門、或非門、與或非門、異或門、同或門、CMOS門和OC門的邏輯符號(hào)和邏輯功(重點(diǎn))◆了解半導(dǎo)體器件開關(guān)特性；分立元件構(gòu)成的門電路結(jié)構(gòu)；CMOS反相器和TTL與非門的電路結(jié)構(gòu)、工作原理、外特牲、主要參數(shù)、使用方法和注意事項(xiàng)?！羰煜ぞ€與概念、OD門和OC門上拉電阻計(jì)算、推拉輸出和高阻態(tài)的含義。電路──門電路。門電路就是能起“門”（開關(guān)）作用的電路。哪些元件有開關(guān)作用？在半導(dǎo)體元件中二極管、三極管具有開關(guān)特牲，能起開關(guān)作用。2.1.1二極管的開關(guān)特性DDIFRDD00.50.7S如：二極管開關(guān)電路：（理想二極管忽略：正向管壓降，反向管電流）二極管導(dǎo)通。加反偏(反向電壓)：U=1=5V，D截止，U=1=V=+5V；同開關(guān)斷開。二、動(dòng)態(tài)特性──管上電壓、電流在時(shí)間上的關(guān)系的快慢）？這就是我們要討論的二極管的另一個(gè)特性──動(dòng)態(tài)特性。1.曲線：（、i與時(shí)間的關(guān)系曲線）ui正正反D0反Ri0RRR二極管作開關(guān)不同于機(jī)械開關(guān)，其開關(guān)狀態(tài)的轉(zhuǎn)換不可能瞬間完成。外加電壓u結(jié)內(nèi)部有一個(gè)因電荷積累形成一定濃度的過(guò)程，從而引起擴(kuò)散電流，電流稍稍滯后電壓；外加電壓uPN結(jié)兩側(cè)堆積了一定數(shù)量的存儲(chǔ)電荷，在外加反向電壓作用下，會(huì)形成較大的瞬態(tài)反向電流，IRtrereR（一般約在幾納秒ns10之內(nèi)影響最高工作頻率）2.1.2三極管的開關(guān)特性RcuRioRcRRCRcbbubTcIbUUOLee的兩PN=1=V；OH的兩PNC=0.3V(Si管),T飽iIbCB=0.3V；同開關(guān)合上。uIUttt0ic0uO0在動(dòng)態(tài)情況下，三極管在截止與飽和導(dǎo)通兩種狀態(tài)之間迅速轉(zhuǎn)換時(shí)，由于三極管內(nèi)部電荷的建立和消耗都需要一定的時(shí)間。uuu∴的變化滯后于的變化，故的變化比的變化也相應(yīng)地滯后。CIOI（2）開關(guān)時(shí)間（t和t）─—影響三極管開關(guān)速度的主要參數(shù)是輸入、PHLPLH輸出波形變化至幅值的50%所對(duì)應(yīng)的時(shí)間差。分：t（tPHLont（t（一P38般t＞t∵T由止→通，內(nèi)阻r<<R∴t小。uceCPHL（工程上對(duì)速度要求不高的場(chǎng)合及理想電子開關(guān)，均不考慮延遲時(shí)間）小結(jié)此內(nèi)容學(xué)生容量懂，學(xué)習(xí)效果好。第17、18課時(shí)2.2分立元件門電路----2.3CMOS集成邏輯門一、MOS管了解分立元件門電路的電路、邏輯符號(hào)、邏輯功能等了解MOS管的特點(diǎn)、分類、結(jié)構(gòu)和工作原理、開關(guān)特性門電路的邏輯符號(hào)、邏輯功能MOS管的結(jié)構(gòu)、工作原理、開關(guān)特性授課班級(jí)日期、節(jié)次CC1000100&5VZZA1101010VB有0出0，全1出15VA2Z00010111A0V1BZB11015.波形圖和卡諾圖：6.邏輯功能：有1出1，全0出02.2.2三極管門電路一、非門（反相器）（實(shí)現(xiàn)“非”邏輯關(guān)系的電子電路）AZC101AZZRbA105.波形圖和卡諾圖：6.邏輯功能：輸入與輸出相反Z=A（讓學(xué)生畫）RCRZDR1bAD2RCZDR1bAD2B5.波形圖和卡諾圖：6.邏輯功能：有1出0，全0出1非門：A=B或B=0非門：A=B或；或非門互補(bǔ)對(duì)稱—金屬—氧化物—半導(dǎo)體（絕緣柵場(chǎng)效應(yīng)管稱MOS管）（場(chǎng)效應(yīng)管分：結(jié)型管和MOS管）由三種材料M-O-S構(gòu)成，依靠半導(dǎo)體表面外加電場(chǎng)的變化來(lái)控制器件的導(dǎo)電能力，是電壓控制器件，只有多子參與導(dǎo)電，為單極型三極管，2．分類：G（1）增強(qiáng)型N溝道（以PSDP溝道（以N符號(hào)：GSDG（D、S可互換）（出廠時(shí)SiO中摻正離子，有導(dǎo)電溝道）2VAlVDSiOGS在P型半導(dǎo)體上擴(kuò)散兩個(gè)高摻雜濃度的N區(qū)G2+SD+S、漏極D（S、D對(duì)PN區(qū)之間的表面上覆蓋一+B層SiO絕緣層，再在其上涂一層金屬Al，引出電極2為柵極G，從襯底引出電極B。②加V中產(chǎn)生一個(gè)指向下的內(nèi)電場(chǎng)，它將P中電子拉到表面，GS2形成一條N型導(dǎo)電溝道，叫表面場(chǎng)效應(yīng)，N溝道與兩個(gè)PN結(jié)連成一體。+DSDDDSGS（th）加V──形成輸出電流i，且控制i大小。DDSD如：NMOS管開關(guān)電路：RDDuiOGGDDOHDRGuSCIISMOS管的D、S之間可當(dāng)作一個(gè)受柵極G控制的無(wú)觸點(diǎn)開關(guān)。＜U=1=V；：輸入端等效電容，包含柵極與溝道間電容和前級(jí)輸出端等效電容。CI≥U，有導(dǎo)通溝道，大，完全導(dǎo)通（在可變電阻區(qū)，D=0；同開關(guān)閉合。Do作業(yè)：P1072課后小結(jié)此內(nèi)容學(xué)生不太容量懂，學(xué)習(xí)效果一般。第19、20課時(shí)課題2.3CMOS集成邏輯門二、MOS集成門分類----2.3.1CMOS（章節(jié)目）反相器了解CMOS門的分類、特點(diǎn)、型號(hào)；CMOS反相器的電路、工作原理、特性和參數(shù)授課班級(jí)日期、節(jié)次1.NMOS門：由N溝道增強(qiáng)型MOS管構(gòu)成。2.PMOS門：由P溝道增強(qiáng)型MOS管構(gòu)成。3.CMOS門：由NMOS門和PMOS門共同構(gòu)成。門特點(diǎn)靜態(tài)功耗低，抗干擾能力強(qiáng)，結(jié)構(gòu)相對(duì)簡(jiǎn)單，便于大規(guī)模速度比TTL電路低。目前CMOS集成電路比TTL電路應(yīng)用更廣泛。1.國(guó)產(chǎn)4000系列──普通型號(hào)HC系列──高速（與TTL中的LS相當(dāng)）（電源電壓2V～6V）0國(guó)產(chǎn)CMOS軍用/民用與非門（品種）-55～125C多層陶瓷雙列直插2.3.1CMOS反相器++DDDDSGS10VuODuIuO0VuOSGS(a)電路NPNPUGSthP由T和T的轉(zhuǎn)移特性曲線:（）u0UNPGSthN（）NMOS管導(dǎo)通（有輸出電流i）GSDGSDu=uI，=1=V=10V時(shí)uoPT通，T止，U=1=V=10V=0=0V時(shí)uDD（互補(bǔ)）(提高工作速度)uuoIDD|通INIPoTINPoT隨uINPoICD段：5V＜u＜10V，IPNo|UINIPo①閾值電壓（門檻電壓）U：使輸出發(fā)生高低電平轉(zhuǎn)換的輸入電壓值。THCMOS反相器的U=V/2THDD②輸入端噪聲容限：保證輸出高低電平為規(guī)定值時(shí),輸入電平允許波動(dòng)的最大范圍。標(biāo)志電路抗干擾能力。一般取U=U=30%VNHNL輸入高電平噪聲容限U（V大,它們的值越大,抗干擾能力越強(qiáng)）NHDDuII∵場(chǎng)效應(yīng)管輸入端絕緣，只有電壓，沒有電流，但為保護(hù)絕緣層不被擊穿，在CMOS反相器輸入端加了輸入保護(hù)電路（二極管構(gòu)成），這就會(huì)產(chǎn)生一當(dāng)輸入電壓在0V～V之間時(shí)，反相器正常工作，輸入電流≈0，保護(hù)電DDu被鉗位u=VVIGG1當(dāng)u＜-0.7V，D通，輸入電流反向上升，且u=-0.7VI2GuoV輸入情況，輸入電流都是流過(guò)保護(hù)二極管，MOS管輸入電流≈0。輸出特性1-0.7Vu0IDDi0o2ioo反相器接負(fù)載后，會(huì)產(chǎn)生負(fù)載電流；輸出低、高電平時(shí)電流不同，分二種：u①低電平輸出特性：當(dāng)=U時(shí)，負(fù)載電流I流入反相器（設(shè)為正值），OLou②高電平輸出特性：當(dāng)=U時(shí)，負(fù)載電流I流出反相器（設(shè)為負(fù)值），OHo45由曲線看出：V越高M(jìn)OS管GSN或|U|就越大，其導(dǎo)通電阻就越小，輸出電阻越小，輸出電流i越大，負(fù)載能力越強(qiáng)。扇出系數(shù)N門電路在不影響輸出高、低電平情況下，其輸出端帶O/I。反映門電路最大帶載能力。i4.動(dòng)態(tài)特性：有關(guān)參數(shù)（質(zhì)量參數(shù)）：使輸出電壓變化要滯后于輸入電壓變化，產(chǎn)生傳輸延遲。且還與V有關(guān)（V和t?。DDDPHLPLH用平均傳輸延遲時(shí)間t=（t+t）/2。（影響開關(guān)速度；越小越好）（2）動(dòng)態(tài)功耗：PCMOS反相器在高、低電平轉(zhuǎn)換瞬間有較大的瞬態(tài)電46它們?cè)酱?，?dòng)態(tài)功耗越大。（越小越好）（3）速度—功耗積（dp積）：P平均延遲時(shí)間與空載功耗的積。46此內(nèi)容學(xué)生不太容量懂，學(xué)習(xí)效果一般。第21、22課時(shí)掌握CMOS邏輯門的邏輯符號(hào)和邏輯功能（與非門、或非門、帶緩沖級(jí)CMOS門、傳輸門、模擬開關(guān)、OD門）了解OD門上拉電阻的計(jì)算授課班級(jí)日期、節(jié)次上面介紹的是CMOS有四個(gè)管子構(gòu)成：T、T：為兩PMOS管并接，作負(fù)載管。34123412當(dāng)A、B中全為1，T、T都止，T、T都通；Z=0341234121234當(dāng)A、B中全為0，T、T都止，T、T都通；Z=11234三、帶緩沖級(jí)的CMOS門1.緩沖級(jí)：P47。在原電路的輸入端和輸出端都增加一級(jí)反相器，以恢復(fù)正CMOS門串接管子多后，CoIC當(dāng)C=0，C=1，u為時(shí)，T、Tu呈高阻態(tài)；同開關(guān)斷開。NI當(dāng)C=1，C=0，u為時(shí)，T、Tu=u；同開關(guān)合上。NI（4）表達(dá)式：u=u/o（5）用途：可以雙向傳遞，作雙向開關(guān)（CMOS1092.模擬開關(guān)：由CMOS傳輸門與反相器構(gòu)成。（1）電路結(jié)構(gòu)：P49圖2.3.16（a）uIoIC（3）表達(dá)式：u=u/I（如CC4066芯片，內(nèi)含4個(gè)模擬開關(guān)））因輸出級(jí)工作時(shí)是一個(gè)管止，一個(gè)管通，輸出電阻小。當(dāng)一個(gè)門輸出1，另一個(gè)門輸出0時(shí)，必有一個(gè)大電流流過(guò)兩門的輸出級(jí)，使電路過(guò)載燒壞。DDPNRTPPu工作時(shí)必須接上拉電阻R來(lái)限制輸出電流。IuPOTN1AR。P—所帶負(fù)載門輸入端個(gè)數(shù)I—流進(jìn)線與的每個(gè)門輸出端電流OH（Z=1時(shí)）如P50圖2.3.20電路（Z=0時(shí)）如P51圖2.3.21電路I—LM※ODP課后此內(nèi)容學(xué)生容量懂，學(xué)習(xí)效果好。小結(jié)第23、24課時(shí)2.3.2CMOS邏輯門六、CMOS三態(tài)門----2.4.2其它類型的掌握TTL門的邏輯符號(hào)和功能授課班級(jí)日期、節(jié)次分二種：控制端EN高電平有效P52圖2.3.23（a）控制端EN低電平有效P51圖2.3.22（a）當(dāng)EN=0時(shí)，T、T都通，T、T與電源、地接通，Y=A/AYYENENY=高阻態(tài)/或（2）比OD門開關(guān)速度快。EN的作用，使各門輪流向總線傳輸數(shù)據(jù)而互不干擾。（2）實(shí)現(xiàn)數(shù)據(jù)的雙向傳遞：P52圖2.3.25。EN=1，D→總線；EN=0，總線→D；01（2.3.3自學(xué)2.3.4和2.4.6放在一起后面講解）前面介紹了由場(chǎng)效應(yīng)管構(gòu)成的單極型CMOS門電路下面介紹由晶。晶體管國(guó)產(chǎn)TTL與非門（74系列）-55～125C塑料雙列直插01T的c、e極同時(shí)輸出兩個(gè)相位相反信號(hào)，驅(qū)動(dòng)T、T管。3、4輸出信號(hào)驅(qū)動(dòng)負(fù)載，為推拉式（圖騰柱）輸出級(jí)：即T與T3、45工作狀態(tài)相反（T3、4飽和，T止；T53、45T3、4深飽和飽和（U≈5-1.4=3.6V）深飽和飽和深飽和飽和倒置止≈0.3V）（此時(shí)V通過(guò)R使T飽和導(dǎo)通，輸出低電CC1125平）（TTL門與CMOS門邏輯符號(hào)完全相同）★二、集電極開路的門──OC門1.解決“線與”問(wèn)題，但必需外接上拉電阻3、4AB3.邏輯符號(hào)：★三、三態(tài)門（TSL門）1.通過(guò)加控制電路，使TTL門有三種狀態(tài)輸出（0態(tài)、1態(tài)、高阻態(tài)）2.電路及邏輯符號(hào)：①EN高電平有效：P58圖AZ分二種結(jié)構(gòu)②EN低電平有效：P58圖：A（Z=AB/；Z=高阻態(tài)/）BENZ小結(jié)此內(nèi)容學(xué)生不太容量懂，學(xué)習(xí)效果一般。第25、26課時(shí)了解TTL與非門的外特性和主要參數(shù)掌握TTL門的輸入端外接電阻的特性授課班級(jí)日期、節(jié)次教學(xué)過(guò)程下面我們就以TTL與非門為例，來(lái)介紹它的外特性及參數(shù)。oAB顯示了與非門的邏輯關(guān)系：AB段：u=1USHIoUCDSLu0IUIoUUUBC段：u由1→0也由0→1轉(zhuǎn)換Io））SHOHOHmin））SLOLOLmax（3）閥值電壓U：使輸出發(fā)生高低電平轉(zhuǎn)換的輸入電壓值。TH（4）噪聲容限：保證輸出高、低電平為規(guī)定值時(shí)，輸入電平允許波動(dòng)的最大范圍(或輸入信號(hào)的最大干擾電壓值)。標(biāo)志電路抗干擾能力，越大越好。-U（）SL表示與非門輸入低電平抗正向干擾能力。-U（）SH表示與非門輸入高電平抗負(fù)向干擾能力。以上值見P表系列：U=2.7V，U=0.5V，U=1.2V）OHOLTHCMOSTTL門輸入端無(wú)論高低電平總有電流，故要討論輸入特性。uI0iIuI設(shè)流入輸入端為正：當(dāng)u=0（u＜U）時(shí)，T飽和導(dǎo)通，i流出為負(fù)。隨u↑，|i|↓。ILITH1IIIIR1ccBE1I1當(dāng)u=1（u＞U）時(shí)，T倒置（be急劇減小改變方向IHITH1III（2）有關(guān)參數(shù)：①輸入短路電流I（I=0V≈-I=-（V-U）/R）②輸入漏電流I：u＞U為高電平時(shí)的輸入電流T倒置，I）TH1IH2.輸入負(fù)載特性：u=f（R）輸入端經(jīng)一外接電阻R接地，其阻值與兩端電i1UILmax（）T10R（Ω）iu0.92.5Ii（u是i在R中形成）IIiiITHILIiiI當(dāng)R較大,使u＞U=1）后，u=2.1V，u不再隨R變化。iITHIHB1Ii（故RiI①R≤0.9KΩ，相當(dāng)于輸入低電平可算出②R≥2.5KΩ，相當(dāng)于輸入高電平③懸空時(shí),R＝∞，相當(dāng)于輸入高電平Ω11U（CMOS門的R不影響輸入端）IHiRKΩ。（否則,后門入端始終為高,前門失去對(duì)后門控制）三、輸出特性：u=f（i）輸出電壓u與輸出電流i的關(guān)系曲線。oo+V+Vu）oURL4OHT545u4OHI0IooOHmin（）設(shè)流入門為正當(dāng)u=0，負(fù)載流入門的電流稱灌電流I。oLOL（由負(fù)載流入T管集電極,此時(shí)T管飽和通,內(nèi)阻很??；當(dāng)i↑較小時(shí)，55ou基本不變；當(dāng)i↑，T退出飽和進(jìn)入放大,使u明顯上升。）oo5o（由T管發(fā)射極流向負(fù)載,此時(shí)T管飽和通；當(dāng)|i|↑較小時(shí),u高電平44oo基本不變；當(dāng)|i|↑,T由飽和進(jìn)入放大,u↑使u↓。）o4R4o扇出系數(shù)N：門電路最多能帶同類門的個(gè)數(shù)。（反映門的最大帶載能力）OII：OL2.空載導(dǎo)通電流I輸入端全部懸空為1,出端開路時(shí),電源提供的電流。P空載載止電流I：輸入端接低電平為0,出端開路時(shí),電源提供的電流。+V+Vu=0CCIu=1CCIoLoHCCH空載截止功耗P：P=I·VCCH（衡量集成電路本身功耗水平的參數(shù)）此內(nèi)容學(xué)生不太容量懂，學(xué)習(xí)效果一般。小結(jié)第27、28課時(shí)2.4.6TTL門和CMOS門電路優(yōu)、缺點(diǎn)及使用注意事項(xiàng)與要求重點(diǎn)難點(diǎn)了解TTL門和CMOS門的優(yōu)、缺點(diǎn)和使用注意事項(xiàng)TTL門和CMOS門的優(yōu)、缺點(diǎn)和使用注意事項(xiàng)授課班級(jí)日期、節(jié)次2.4.6TTL門和CMOS門電路優(yōu)、缺點(diǎn)及使用注意事項(xiàng)一、TTL門優(yōu)、缺點(diǎn)：1.優(yōu)點(diǎn)：工作速度高（輸出電阻小、負(fù)載電容?。?、帶載能力較強(qiáng)。0,故輸入端外接電阻與輸入電平無(wú)關(guān)。還有功耗小,電源電壓使用范圍寬,輸出電壓擺幅較大,結(jié)構(gòu)簡(jiǎn)單,集成度高,抗干擾和抗輻射能力強(qiáng),帶載能力強(qiáng)（P。39工作速度低,功耗隨頻率升高而增大?！锶⑹褂米⒁馐马?xiàng)：R一般不懸空，因干擾信號(hào)易從懸空端進(jìn)入，使電路工③通過(guò)電阻接地,但TTL門的接地電阻R≤0.9。KΩ④與使用的一個(gè)入端并接。2.多余門的處理：66另外：CMOS門在存放、安裝、使用時(shí)，要采取一些必要的保護(hù)措施,否則易損壞P；TTL門使用時(shí)也要注意一些問(wèn)題P；54門驅(qū)動(dòng)CMOSVTTL門的輸出電平值。②CMOS門驅(qū)動(dòng)TTL門：兩者之間加NPN三極管作接口，來(lái)提高CMOS門的輸出電流。P圖）③可直接使用專用接口組件。如：40109、7406、7416、7417等。1.利用半導(dǎo)體器件的開關(guān)特性，可以構(gòu)成與門、或門、非門、與非門、或非門、與或非門、異或門等各種邏輯門電路，也可以構(gòu)成在電路結(jié)構(gòu)和特性兩方面都別具特色的三態(tài)門、OC門、OD門和傳輸門。2.隨著集成電路技術(shù)的飛速發(fā)展，分立元件的數(shù)字電路已被集成電路所取代。3.TTL電路的優(yōu)點(diǎn)是開關(guān)速度較高，抗干擾能力較強(qiáng)，帶負(fù)載的能力也比較強(qiáng)，缺點(diǎn)是功耗較大。4.CMOS電路具有制造工藝簡(jiǎn)單、功耗小、輸入阻抗高、集成度高、電源電壓范圍寬等優(yōu)點(diǎn)，其主要缺點(diǎn)是工作速度稍低，但隨著集成工藝的不斷改進(jìn)，CMOS電路的工作速度已有了大幅度的提高。課后小結(jié)此內(nèi)容學(xué)生不太容量懂，學(xué)習(xí)效果一般。第29、30課時(shí)第三章組合邏輯電路3.1概述----3.2組合電路的分析掌握組合電路的定義、結(jié)構(gòu)特點(diǎn)掌握組合電路的分析方法組合電路的分析方法組合電路的定義、結(jié)構(gòu)特點(diǎn)授課班級(jí)日期、節(jié)次◆掌握組合電路的特點(diǎn)、分析方法和設(shè)計(jì)方法；掌握中規(guī)模集成組合電路：編碼器、譯碼器、全加器、數(shù)值比較器、數(shù)據(jù)選擇器的邏輯功能、應(yīng)用和（重點(diǎn)）前章我們介紹了各種門電路,這些門電路組合起來(lái)就構(gòu)成較為復(fù)雜的3.1概述★一、定義：P輸出狀態(tài)只與此刻輸入狀態(tài)有關(guān),而與原來(lái)輸入77狀態(tài)無(wú)關(guān)的電路。二、結(jié)構(gòu)：1.僅由門電路組成,無(wú)記憶（存儲(chǔ)）元件。2.輸入與輸出間無(wú)反饋（信號(hào)單向傳遞,輸出不影響輸入）三、一般框圖和函數(shù)式：1.框圖：XX從輸入到輸出無(wú)反傳遞；有多個(gè)輸入端和輸出端。Zm2.設(shè)計(jì)電路（根據(jù)邏輯命題,設(shè)計(jì)出滿足某種邏輯功能的電路）3.掌握常用的中規(guī)模集成組合電路的功能與應(yīng)用（如：編碼器,譯碼器等的功能及使用方法）★3.2組合電路的分析一、定義：對(duì)給定的組合電路分析其邏輯功能。1.寫函數(shù)式（由給定的邏輯圖從輸入到輸出逐級(jí)寫）2.化簡(jiǎn)（對(duì)函數(shù)式化簡(jiǎn)，求出最簡(jiǎn)式?？捎霉椒ɑ蚩ㄖZ圖法）3.列真值表（由最簡(jiǎn)式列真值表）4.確認(rèn)邏輯功能（由真值表或最簡(jiǎn)式確認(rèn)功能）例3：&解：①Z=AABC+BABC+CABC&Z&&③列真值表：④功能當(dāng)輸入A相同時(shí)，輸出Z為1，否則為0。為判一致電路。C0ABA&Y&③列真值表：④功能：當(dāng)輸入A、B、C中有2個(gè)或3個(gè)為1時(shí)，輸出Y為1，否則輸出Y為3人表決用的組合電路：只要有2票或3票同意，表決就通過(guò)。綜上：化簡(jiǎn)后是基本邏輯函數(shù)，可直接說(shuō)明功能；化簡(jiǎn)后不是基本邏輯函數(shù)，由真值表判斷后，文字述說(shuō)功能。注意：電路確定后，功能和真值表唯一，但電路和函數(shù)式不唯一。第31、32課時(shí)掌握組合電路的設(shè)計(jì)方法授課班級(jí)日期、節(jié)次一、定義：P根據(jù)邏輯問(wèn)題，設(shè)計(jì)最簡(jiǎn)邏輯電路圖。791.列真值表（由邏輯問(wèn)題要求，確認(rèn)輸入和輸出變量及0、1的含義）2.寫函數(shù)式（由真值表寫；或直接畫卡諾圖后寫）3.化簡(jiǎn)或變換（用公式法或卡諾圖法）A101001100CBASiiiiiCCi-1ii-1（低位來(lái)的進(jìn)位）i小結(jié)第33、34課時(shí)3.4常用的組合邏輯電路3.4.1編碼器二進(jìn)制、二-十進(jìn)制、優(yōu)先編碼器的設(shè)計(jì)授課班級(jí)日期、節(jié)次數(shù)據(jù)選擇器等。對(duì)此要掌據(jù)它們的功能和使用方法，了解工作原理。3.4常用的組合邏輯電路3.4.1編碼器1.編碼：數(shù)字系統(tǒng)中將某一信息編成二進(jìn)制代碼的過(guò)程。如：9→1001IYYI0011YN個(gè)輸入中選中一個(gè),編成一組n②在任何時(shí)候N個(gè)輸入端中只有一個(gè)輸入端有效（高電平或低（4）輸入與輸出關(guān)系：P對(duì)N個(gè)信號(hào)（輸入數(shù)）編碼，則用2≥N來(lái)確定二進(jìn)制代碼的位數(shù)如：對(duì)10個(gè)信號(hào)編碼，則2＞10，故二進(jìn)制代碼位數(shù)n=4，即輸入4（5）分類：二進(jìn)制編碼器、二—十進(jìn)制（8421BCD）編碼器、優(yōu)先編碼器。二、二進(jìn)制編碼器：將輸入信號(hào)編成二進(jìn)制代碼輸出的電路。為2線—n線編碼器。n即：用n位二進(jìn)制數(shù)（輸出數(shù)）表示2個(gè)信號(hào)（輸入數(shù)）的編碼器。n有：4線—2線，8線—3線編碼器等。例：設(shè)計(jì)一個(gè)二進(jìn)制8線—3線編碼器（8個(gè)出端編碼器）要求：輸入低電平有效（低電平時(shí)編碼），且輸入端在任一時(shí)刻只允許其中一個(gè)為0,其余為YIIIIIIII456724567任一時(shí)刻只能有一個(gè)輸入端為低電平，2367123671357013573.畫邏輯圖：P圖3.4.1（要畫）（I～I(xiàn)為開關(guān)量。當(dāng)I=0，輸出若輸入高電平有效,用或門）0700～9十個(gè)輸入信號(hào)分別編成對(duì)應(yīng)的二進(jìn)制代碼（BCD10線—4線編碼器。例：設(shè)計(jì)一個(gè)10線—4線8421BCD編碼器。要求：輸入高電平有效（對(duì)高電平編碼）,且輸入端在任一時(shí)刻只允許解：1.列真值表（要畫）（當(dāng)“8”=1時(shí)，輸出1000）（若輸入低電平有效,用與非門實(shí)現(xiàn)）四、優(yōu)先編碼器：幾個(gè)信號(hào)同時(shí)輸入時(shí),只對(duì)其中優(yōu)先權(quán)最高的進(jìn)行編碼。線—3線—4例：54LS148芯片（8線—3線二進(jìn)制優(yōu)先編碼器）1.列真值表：P表增加了三個(gè)控制端：ST—選通入、Y86SEX芯片的邏輯符號(hào)：P圖3.4.4；簡(jiǎn)意圖：P（要畫）148芯片聯(lián)起來(lái),構(gòu)成16線-8圖3.4.587補(bǔ)充作業(yè)：電話室需對(duì)4課后小結(jié)此內(nèi)容學(xué)生不太容量懂，學(xué)習(xí)效果一般。第35、36課時(shí)3.4.2譯碼器一、譯碼和譯碼器----三、二—十進(jìn)制譯碼器授課班級(jí)日期、節(jié)次教學(xué)過(guò)程1.譯碼（解碼）：P將二進(jìn)制代碼所表示的信息翻譯出來(lái)。編碼的反過(guò)程。88AAYY001代碼輸入（n位）1AY(N個(gè))001：8421BCD：99即：輸入n位二進(jìn)制代碼（地址）,輸出線為2根。n（2）寫函數(shù)式：P89（要寫）。作擴(kuò)展功能或級(jí)聯(lián)使ABC用。ST=0或ST=ST=1，本片不工作。ABC（2）寫函數(shù)式：P（要寫）芯片的邏輯符號(hào)：簡(jiǎn)意圖：P（要畫）常用的二進(jìn)制譯碼器芯片有：雙2線—4線：54/74HC139、54/74LS1393線—8線：54/74HC138、54/74LS1384線—16線：54/74HC154、54/74LS1542.應(yīng)用：如：將3線—8線擴(kuò)成4線—16線。91注意ST、ST的接法：低位片靠ST、ST控制；高位片靠STABCBCA控制。當(dāng)DDDD=0000～0111（0～7）時(shí),低位片工作,高位片不工作。3210當(dāng)DDDD=1000～1111（8～15）時(shí),低位片不工作,高位片工作。3210（2）作數(shù)據(jù)分配器：將總線的數(shù)據(jù)分配到多個(gè)支路中的一路上去。（可與數(shù)據(jù)選擇器配合用：ST作數(shù)據(jù)輸入,相當(dāng)于波段開關(guān)，其位置由A210★（3）構(gòu)成多輸出的函數(shù)發(fā)生器：用譯碼器和門電路配合構(gòu)成：當(dāng)譯碼器輸出端為低電平時(shí)，和與非門配合。當(dāng)譯碼器輸出端為高電平時(shí)，和或門配合。Ci＆＆YYYYYYYY6012457BC1046i（芯片有：54/74HC42、54/74LS42等。原理同3線-8線譯碼器）※注意：有六組偽碼。當(dāng)輸入偽碼時(shí)，輸出為無(wú)效狀態(tài)（都為1或0）課后此內(nèi)容學(xué)生容量懂，學(xué)習(xí)效果好。小結(jié)第37、38課時(shí)3.4.2譯碼器四、顯示譯碼器（章節(jié)目）授課班級(jí)日期、節(jié)次數(shù)字系統(tǒng)中，常需要顯示數(shù)字，這就需要“數(shù)字顯示電路”其框圖：或（1）原理：將0～9的十進(jìn)制數(shù)通過(guò)七段字劃亮滅的不同組合來(lái)實(shí)現(xiàn)。aecd①氣體放電顯示器：已淘汰。如：輝光數(shù)碼管、等離子體顯示板等。利用高壓使氣體輝光放電。②熒光數(shù)字顯示器：已淘汰。如：熒光數(shù)碼管、場(chǎng)致發(fā)光數(shù)字板等。利用燈絲加熱使陰極發(fā)射電子、經(jīng)柵極加速，再轟擊熒光粉顯示。③半導(dǎo)體數(shù)碼管：使用最廣。由發(fā)光二極管（LED）構(gòu)成。PN將電能轉(zhuǎn)為光能，由含磷、砷比例不同，發(fā)出不同顏色光。分共陰數(shù)碼管：由譯碼器輸出高電平來(lái)點(diǎn)亮發(fā)光二極管。P圖3.4.1494型號(hào)：BS201、202、207，LST547等共陽(yáng)數(shù)碼管：由譯碼器輸出低電平來(lái)點(diǎn)亮發(fā)光二極管。型號(hào)：BS204、206，LST548等P110填空3.3一般要在顯示譯碼器與顯示器之間加限流電阻R的計(jì)算公式P（R94優(yōu)點(diǎn)：工作電壓低，體積小，亮度高，響應(yīng)速度快，顏色豐富。缺點(diǎn)：工作電流大。液晶是一種既具有液體的流動(dòng)性又具有晶體光學(xué)特性的有機(jī)化合物。外加電場(chǎng)能控制它的透明度和顯示的顏色，由此制成動(dòng)態(tài)散射效應(yīng)而顯示。即：將電極排列成“8”字型，選擇不同電極組合加正電壓，便顯示字符。缺點(diǎn)：亮度差、響應(yīng)速度慢。用于計(jì)算器等。2.BCD—七段顯示譯碼器將BCD代碼譯成數(shù)碼管所需的信號(hào)并由數(shù)碼管顯示出來(lái),故與數(shù)碼管配套使用。只有4線-7線。分：（1）共陰七段顯示譯碼器：用高電平點(diǎn)亮共陰數(shù)碼管。與共陰LED數(shù)碼管配套使用。有：HC4511、14513、LS48、LS248等。芯片14513：②邏輯符號(hào)：P圖3.4.17(a)；與數(shù)碼管連接圖：P圖97a～g全為1,七段全亮。（一般為1）—優(yōu)先權(quán)最高。（一般為1）—優(yōu)先權(quán)第二。AAA被鎖存,不傳至譯碼器輸出，3210Ya～g保持原態(tài)。（一般為0）—優(yōu)先權(quán)第三。3210（一般為0）—優(yōu)先權(quán)第四。RBI=1同時(shí)RBO=1，送給低位RBI端,低位滅零。（RBI與RBO配合用,可滅最高位0和小數(shù)點(diǎn)后最低位P圖3.4.18）LED數(shù)碼管配套使用。有：5446、5447、5449（TTL）等。芯片5447：功能與14513相似，與數(shù)碼管連接圖P圖3.4.19。也用于共陽(yáng)或共陰LED數(shù)碼管。芯片14543：與數(shù)碼管連接圖P圖3.4.20。功能表：P表3.4.8。課后小結(jié)此內(nèi)容學(xué)生不太容量懂，學(xué)習(xí)效果一般。第39、40課時(shí)了解多位加法器、數(shù)值比較器的功能、原理及應(yīng)用數(shù)值比較器的功能和應(yīng)用多位加法器的功能和應(yīng)用授課班級(jí)日期、節(jié)次一、功能：實(shí)現(xiàn)兩個(gè)多位二進(jìn)制數(shù)相加的電路如：AAAA+BBBB）前面介紹過(guò)11.串行進(jìn)位加法器：P。將低位的進(jìn)位輸出端依次接到相鄰高位的進(jìn)位輸99AAAA3210入端,最低位的進(jìn)位輸入端接地。故任一位加法運(yùn)算都要等低位加完送來(lái)32103204如：兩個(gè)4位數(shù)相加：電路：P圖3.4.22（要畫）99特點(diǎn)：電路簡(jiǎn)單，但運(yùn)算速度慢。等（每片中有兩個(gè)12.超前進(jìn)位加法器：P將低位進(jìn)位信號(hào)經(jīng)判斷直接送到輸出端，使各位運(yùn)99算同時(shí)進(jìn)行。即：利用PC=AB+C（A⊕B）,如：i+1iiiiiC=AB+C（A⊕B）制成相應(yīng)電路,接到相應(yīng)全加器4333出端：三個(gè)：Z（表示A＞B（A=B）3入端：八個(gè)：A、A、A、A，B、B、B、B2AAAA出端：三個(gè)：OUT32其中A=AAAA，B=BBBB31用于超過(guò)4位數(shù)比較器時(shí)的級(jí)聯(lián)。①只用一片芯片時(shí)（兩個(gè)4IN（A＜B＝=0，IN（A=B）=IN（A＞B）=1（由P邏輯圖看出）101②兩個(gè)芯片級(jí)聯(lián)（兩個(gè)5～8P圖3.4.27連接。（要畫）102IN（b）當(dāng)高位的4的IN的輸入決定高位片的輸出結(jié)果。（真值表中中間情況。其中IN（A＞B）優(yōu)先權(quán)最低）綜上可知：只有A=B時(shí),IN輸入什么信號(hào),決定輸出結(jié)果。此內(nèi)容學(xué)生不太容量懂，學(xué)習(xí)效果一般。小結(jié)第41、42課時(shí)教學(xué)過(guò)程一、功能102輸出。P圖3.4.28（要畫）2選選10354153、14539等；8選1：54151、HC251、4512等；j出端：Y使能控制輸入端（選通端）ST：作控制和功能擴(kuò)展用。（ST=0，MUX工作；ST=1，MUX不工作，Y=0）YMUXnY10D3)100101102103iiYMUX邏輯符號(hào)：2四、應(yīng)用：（在地址控制下,將D～D并行入轉(zhuǎn)為串行出。P圖3.4.31）0i（2）構(gòu)成總線開關(guān)：與數(shù)據(jù)分配器（即譯碼器）合用,構(gòu)成雙刀多擲開關(guān),實(shí)現(xiàn)一路總線按地址要求傳送多路數(shù)據(jù)中某一路數(shù)據(jù)。P圖②將最小項(xiàng)的變量數(shù)或變量數(shù)減1,作MUX的地址輸入個(gè)數(shù)n，由此確定n③將與或式中已存在的最小項(xiàng)m對(duì)應(yīng)數(shù)據(jù)輸入端D賦值1,不存在賦值0；ii解：①將Y寫成最小項(xiàng)與或式：P（要寫）8項(xiàng))②Y為3變量函數(shù),MUX地址入端為3個(gè)（或3-1=2個(gè)）,故選MUX為8選101356724則：Y的函數(shù)式：P105～106（要寫）4項(xiàng))※MUX一般不超過(guò)16選P圖3.4.35。作業(yè)：P20①、22111此內(nèi)容學(xué)生容量懂，學(xué)習(xí)效果好。小結(jié)第43、44課時(shí)消除方法授課班級(jí)日期、節(jié)次一、競(jìng)爭(zhēng)：P門電路有兩個(gè)輸入信號(hào)同時(shí)向相反狀態(tài)變化（跳變）現(xiàn)象。107二、冒險(xiǎn)：競(jìng)爭(zhēng)時(shí),輸出端產(chǎn)生干擾脈沖的可能性（競(jìng)爭(zhēng)不一定出現(xiàn)干擾）—時(shí),輸出端可能出現(xiàn)虛假信號(hào)—瞬態(tài)尖脈沖（電壓毛刺或噪聲）（冒險(xiǎn)）的現(xiàn)象。①A后到先到1，出現(xiàn)A、B同時(shí)為1，使Y有干擾。（由1→0變化時(shí)的延遲時(shí)間長(zhǎng)，則產(chǎn)生正向干擾；反之，不產(chǎn)生）0→1斷。一、代數(shù)法：函數(shù)在一定條件下可能出現(xiàn)Y=A+A或Y=AA,則存在競(jìng)爭(zhēng)冒險(xiǎn)。例：P例3.5.1（當(dāng)A由1→0或0→1時(shí),則A由0→1或1→0,可能出現(xiàn)干108二、實(shí)驗(yàn)方法：P加所有狀態(tài)的輸入信號(hào),觀察輸出波形是否有尖脈沖。109三、用計(jì)算機(jī)輔助分析法：用“模似程序”檢查。四、用卡諾圖法：若函數(shù)卡諾圖中存在相切而不相交的圈,則存在。綜上：對(duì)于簡(jiǎn)單的函數(shù)式用代數(shù)法。代數(shù)法和卡諾圖法有時(shí)能同時(shí)用，有時(shí)引入一個(gè)與輸入信號(hào)狀態(tài)轉(zhuǎn)換同步且脈寬大的反方向負(fù)P。2脈沖,在競(jìng)爭(zhēng)時(shí)間內(nèi)把門封住。如：P波形P。二、引入選通脈沖：其低電平去干擾,高電平使門正常輸出。如P波形110四、修改邏輯設(shè)計(jì)：增加冗余項(xiàng)。即：把卡諾圖中,原來(lái)相切的兩個(gè)方格用一個(gè)多余圈鏈起來(lái)。例如：P圖3.5.6（要畫）1101.組合電路的特點(diǎn)：在任何時(shí)刻的輸出只取決于當(dāng)時(shí)的輸入信號(hào)，而與電路原來(lái)所處的狀態(tài)無(wú)關(guān)。實(shí)現(xiàn)組合電路的基礎(chǔ)是邏輯代數(shù)和門電路。真值表→邏輯功能描述。表達(dá)式化簡(jiǎn)和變換→畫出邏輯圖。譯碼器、加法器、數(shù)值比較器、數(shù)據(jù)選擇器要掌握邏輯功能、設(shè)計(jì)方法和使用方法。5.組合電路的競(jìng)爭(zhēng)冒險(xiǎn)：當(dāng)一個(gè)門的兩個(gè)輸入信號(hào)同時(shí)朝相反方向變化時(shí)，其輸出端可能出現(xiàn)干擾脈沖。消法方法：引入封鎖或選通脈沖、接濾波電容、修改邏輯設(shè)計(jì)。此內(nèi)容學(xué)生不太容量懂，學(xué)習(xí)效果一般。小結(jié)第45、46課時(shí)教學(xué)目的掌握基本RS觸發(fā)器的電路結(jié)構(gòu)和邏輯功能及其表示方法與要求授課班級(jí)日期、節(jié)次教學(xué)過(guò)程◆掌握RS、JK、D、T、T觸發(fā)器的邏輯功能及其表示方法邏輯符號(hào)、特（性方程、時(shí)序圖、真值表、狀態(tài)圖◆熟悉各種觸發(fā)器的電路結(jié)構(gòu)、工作原理、觸發(fā)方式及它們之間的轉(zhuǎn)換?！袅私庥|發(fā)器定義、初態(tài)和次態(tài)概念。統(tǒng)不僅要對(duì)數(shù)字信號(hào)進(jìn)行運(yùn)算,還要將運(yùn)算結(jié)果保存起來(lái),這就需要有存儲(chǔ)功能的邏輯單元,觸發(fā)器就是有存儲(chǔ)功能。什么是觸發(fā)器？是構(gòu)成時(shí)序邏輯電路的基本1位二進(jìn)制數(shù),若干個(gè)觸發(fā)器組合一起,可記憶多位二進(jìn)制數(shù)）（穩(wěn)態(tài)：電流、電壓不隨時(shí)間變化的狀態(tài)）并在輸入信號(hào)消失后,保持更新后的狀態(tài)（記憶功能）三、分類：1.2.按電路結(jié)構(gòu)不同分：主從、維持阻塞、邊沿、主從型邊沿觸發(fā)器。4.1基本RS觸發(fā)器（是各種復(fù)雜觸發(fā)器的基本組成部分，最簡(jiǎn)單的觸發(fā)器）R、S的不同,具有置0、置1、保持功能的電路（即：輸入信號(hào)為R、S的觸發(fā)器）★二、電路結(jié)構(gòu)和邏輯符號(hào)：1.電路結(jié)構(gòu)：有兩種：（1）由二個(gè)與非門交叉連接（正反饋環(huán)）構(gòu)成：P圖4.1.3(a)(輸入端高電平有效)（要畫）P圖4.1.3(b)（要畫）保特原態(tài)不變）（若Q=1,Q反饋到G入端使G輸出Q=0，而Q=0又11（1）當(dāng)R=0，S=1時(shí),觸發(fā)器置0（不論觸發(fā)器原來(lái)什么狀態(tài)都變?yōu)?（原來(lái)是1，變?yōu)?；原來(lái)是0，保持0）（2）當(dāng)R=1，S=0時(shí),觸發(fā)器置1（不論觸發(fā)器原來(lái)什么狀態(tài)都變?yōu)?（3）當(dāng)時(shí),RS觸發(fā)器的約束條件R+S=1或RS=0（保證R、S不同時(shí)取在R、S同時(shí)撤除(R=S=1)后，觸發(fā)器狀態(tài)不能確定?！儆洃浌δ艿母驹颍赫答?zhàn)饔谩＜矗河|發(fā)信號(hào)消失后（R=S=1）,電路靠?jī)砷T互鎖反饋穩(wěn)定在新狀態(tài)。★②雙穩(wěn)態(tài)觸發(fā)器的性質(zhì)：具有兩個(gè)穩(wěn)態(tài)并能在適當(dāng)信號(hào)觸發(fā)下翻轉(zhuǎn)。③RS（即：觸發(fā)信號(hào)采用電平信號(hào)，不是邊沿觸發(fā)）★四、邏輯功能的表示方法：117歸納：Q在R、S不同時(shí),與S相同。2.時(shí)序圖（波形圖）（已知R、S波形,畫出Q、Q隨時(shí)間變化的波形）應(yīng)用：直接用RS觸發(fā)器場(chǎng)合不多,但它是復(fù)雜觸發(fā)器的基本部分。課后此內(nèi)容學(xué)生容量懂，學(xué)習(xí)效果好。小結(jié)第47、48課時(shí)4.2幾種時(shí)鐘觸發(fā)器的邏輯功能4.2.1同步RS的觸發(fā)器掌握同步RS觸發(fā)器的電路結(jié)構(gòu)和邏輯功能及其表示方法與要求授課班級(jí)日期、節(jié)次教學(xué)過(guò)程復(fù)習(xí)：基本RS觸發(fā)器電路結(jié)構(gòu)和功能?；綬S觸發(fā)器為無(wú)時(shí)鐘或異步觸發(fā)器,其特點(diǎn)是直接受觸發(fā)信號(hào)的控制,只要輸入置0或置1信號(hào)一出現(xiàn),輸出就置0或置1,狀態(tài)的轉(zhuǎn)換沒有一個(gè)統(tǒng)一節(jié)拍,不便控制。為便于控制,在其電路中增加了兩個(gè)控制門和一個(gè)控制端,只要控制端出現(xiàn)脈沖信號(hào),觸發(fā)器才動(dòng)作,怎么動(dòng)作,由R、S信號(hào)決定,此控制端稱時(shí)鐘脈沖,簡(jiǎn)稱時(shí)鐘CP。一、時(shí)鐘觸發(fā)器：具有時(shí)鐘脈沖（CP）控制的觸發(fā)器。CP能影響輸出狀態(tài)。CP輸入信號(hào)才可能影響輸出狀態(tài)。的觸發(fā)器。1.電路結(jié)構(gòu)：四個(gè)與非門(G～G)組成：G、G為基本RS的觸發(fā)器141211934CP為時(shí)鐘脈沖控制端；R、S為輸入信號(hào)端119二、邏輯功能分析：初態(tài)（現(xiàn)態(tài)）Q：CP作用前觸發(fā)器的原狀態(tài)。n次態(tài)（新態(tài)）Q：CP作用后觸發(fā)器的新狀態(tài)。n+1（1）當(dāng)CP=0時(shí),G門被封住,輸出R=S=1觸發(fā)器不動(dòng)作,保持原態(tài)。34（2）當(dāng)CP=1時(shí),端信號(hào)經(jīng)G倒相后加到端,使觸發(fā)器輸出34Q）n與輸入、初態(tài)有關(guān)R=S=1，則Q=Q=1，在CP由1→0后，Q狀態(tài)不定（失效）★2.邏輯功能的表示方法：120歸納：R=S=0，Q與原態(tài)Q同；R與S相反，Q與S同；R=S=1，不允許。n+1）（2）由真值表畫出卡諾圖：P圖4.2.2（要畫）Q=S+RQ（CP=1）n+1nCP作用下,觸發(fā)器狀態(tài)變化與觸發(fā)信號(hào)（R、S）之間的關(guān)系圖形。與真值表一致,是真值表的直觀形象表示。P圖4.2.3（要畫）1.空翻：在CP=1內(nèi)觸發(fā)器多次翻轉(zhuǎn)的現(xiàn)象。2.產(chǎn)生原因①采用了電平觸發(fā)方式,使得在CP=1時(shí)R、S多次變化引起的；②作計(jì)數(shù)狀態(tài)時(shí)CP寬產(chǎn)生的（P圖3.解決辦法①采用邊沿觸發(fā)器②CP脈寬＜3t（三個(gè)門的傳輸延遲時(shí)間pd課后此內(nèi)容學(xué)生容量懂，學(xué)習(xí)效果好。小結(jié)第49、50課時(shí)課題4.2.2主從CMOS邊沿D觸發(fā)器----4.2.3維持阻塞邊沿D觸（章節(jié)目）發(fā)器了解D觸發(fā)器的工作原理掌握D觸發(fā)器的觸發(fā)方式和邏輯功能及其表示方法D觸發(fā)器的邏輯功能及其表示方法D觸發(fā)器的工作原理授課班級(jí)日期、節(jié)次復(fù)習(xí)：什么叫同步觸發(fā)器及其缺點(diǎn)和解決辦法。4.2.2主從CMOS邊沿D觸發(fā)器122四個(gè)或非門(G～G)、四個(gè)傳輸門(TG～TG)、四個(gè)非門構(gòu)成：1414122TG～TG由C、C控制，4而C、C由CP控制。3441TG——主、從觸發(fā)器間的控制門3DD（與CP無(wú)關(guān)，直接Direct置0、置1）Q表1個(gè)DSR1D01D（1）CP=0時(shí)：使C=1，C=0，則TG、TG通，TG、TG止,主觸發(fā)器通過(guò)TG接收輸入信號(hào)D,使Z=D，Z=D，從觸發(fā)器通過(guò)TG保持原態(tài)?！郠=Qn+14（2）CP=1時(shí)：使C=0，C=1，則TG、TG止,TG、TG通,輸入被TG封鎖,3主觸發(fā)器通過(guò)TG保持CP上升沿（0→1）瞬間D信號(hào)（Z=D，Z=D）,而2不再接收外來(lái)的D信號(hào),從觸發(fā)器狀態(tài)由主觸發(fā)器此刻狀態(tài)決定（Q=Zn+13綜上：在CPQ=D）,從而克服了空翻。n+1此類結(jié)構(gòu)的觸發(fā)器稱主從型邊沿觸發(fā)器。D（1）當(dāng)R=1,S=0，無(wú)論CP和D如何,觸發(fā)器復(fù)位,Q=0（直接置D（2）當(dāng)R=0,S=1，無(wú)論CP和D如何,觸發(fā)器置位,Q=1（直接置D（4）當(dāng)R=S=1,Q=Q=1不允許,∴約束條件：SR=0P4.3129約束條件：SR=0（對(duì)D無(wú)約束條件）※產(chǎn)品型號(hào)：54HC74、54LS174、54HC175、54LS175、74LS74等。一、電路結(jié)構(gòu)和邏輯符號(hào)：123六個(gè)與非門（G～G）構(gòu)成：16G與G、G與G、G與G——基本RS觸發(fā)器123456QQSS、R——異步置位端、異步復(fù)位端（低電平有效）SRDDDDD——輸入端（D=DD1201當(dāng)R=S=1時(shí)（CP四種情況下的輸出狀態(tài)D1.CP=0時(shí)：G、G被封住輸出1,R=S=1，觸發(fā)器保持原態(tài),∴Q=Q4但G輸出由D=1）566565若D=0,觸發(fā)器置0,且①線、②線保證D=0在CP↑時(shí)刻,觸發(fā)器置0；若D=1,觸發(fā)器置1,且③線、④線保證D=1在CP↑時(shí)刻,觸發(fā)器置1。3.CP↓時(shí)刻的情況同1。綜上：維持阻塞作用產(chǎn)生后,在CP=1內(nèi),D可任意變化,Q不變,克服空翻。正邊沿觸發(fā)器：CP上升沿（CP↑）觸發(fā)器。小結(jié)第51、52課時(shí)課題（章節(jié)目）4.2.4負(fù)邊沿的JK觸發(fā)器授課班級(jí)日期、節(jié)次等。主從型：74H78、71、72等。12412341234S、R——異步置位端、異步復(fù)位端（低電平有效）DDG）大于G（或傳QQSRC11J01D1.CP=0時(shí)：G、G、B、B門被CP封住,輸出P=P=1，B=B=0，G、G為二個(gè)3與非門構(gòu)成基本RS觸發(fā)器,且R=S=P=P=1。2.CP=1時(shí)：G、G、B、B門被打開,輸出：B=Q、B=Q，A=PQ=JQQ=JQ、n/4A=PQ=KQQ=KQ，Q=A+B=JQ+Q=Q、Q=A+B=KQ+Q=Q，/nJ、K不起作用，觸發(fā)器保持原態(tài)，∴Q=Q。n+1n3.CP↑時(shí)刻：由于G、G的延時(shí)作用，B、B門先打開，使B=Q、B=Q，/4隨后A=JQ，A=KQ，Q=A+B=Q，Q=Q，n+1J、K不起作用，觸發(fā)器保持原態(tài)，∴Q=Q。n+1n4.CP↓時(shí)刻：由于G、G的延時(shí)作用（G、G的CP仍為B、B門先關(guān)34閉，使B=B=0，而P=JQ、P=KQ（在P、P的t、G等pd效為二個(gè)與非門構(gòu)成的基本RS觸發(fā)器（P=S，Pn+1此后，G、G被CP=0封鎖，P=P=1，Q不再隨J、K變化而保持原態(tài)。/綜上：負(fù)邊沿觸發(fā)器是利用內(nèi)部門電路傳輸延遲時(shí)間的不同，使觸發(fā)器只有在CP↓時(shí)刻,輸出狀態(tài)Q隨J、K變化[Q=JQ+KQ，且J、K可任意取值,無(wú)約束條件（Q分別反饋G到入端,不可能使P=Pnn/34在CP的其它時(shí)間,保持原態(tài)不變,克服空翻。n+1J與K相反，Q與J同。n+1∴J、K觸發(fā)器具有置0、置課后小結(jié)第53、54課時(shí)掌握T和T觸發(fā)器的構(gòu)成和邏輯功能及其表示方法/掌握不同觸發(fā)器之間的轉(zhuǎn)換T和T觸發(fā)器的構(gòu)成和邏輯功能及其表示方法/授課班級(jí)日期、節(jié)次1.定義：在CP作用下,根據(jù)輸入信號(hào)不同,具有保持和翻轉(zhuǎn)功能的電路。2.電路構(gòu)成：將JK觸發(fā)器的J=K=T即可。3.邏輯功能的表示方法：QQQQQQC1C1或127歸納：T=0，Q與原態(tài)Q相同；T=1，Q與原態(tài)Q相反（CPn+1（4）狀態(tài)圖：P（要畫）1273.邏輯功能的表示方法：（1）特性方程：Q=T⊕Q=1⊕Q=Q（CP邊沿時(shí)刻）127一般集成觸發(fā)器中不存在T、T觸發(fā)器,市場(chǎng)產(chǎn)品多為JK觸發(fā)器和/D觸發(fā)器,故要了解不同類型觸發(fā)器之間的轉(zhuǎn)換?！D(zhuǎn)換方法：利用已有觸發(fā)器和待求觸發(fā)器的特性方程對(duì)應(yīng)相同的原則，求出轉(zhuǎn)換的邏輯電路。TQnnQTQTQTQnnnQCP1Qn1nnn1nnnQCPDQQKQnn1nnnnQCPQKQJnnnnnnnnSQRQQn+1T⊕nTQn+1CPQnQDJQKQnn&1J1DQn+1nn+1n1QCP本章小結(jié)1.觸發(fā)器是具有記憶功能、并能存儲(chǔ)數(shù)字信息的最常用的一種基本單元電路，是構(gòu)成時(shí)序邏輯電路的基本邏輯部件。2.觸發(fā)器的邏輯功能可以用真值表、卡諾圖、特性方程、狀態(tài)圖和時(shí)序圖等5種方式來(lái)描述。觸發(fā)器的特性方程是表示其邏輯功能的重要邏輯函數(shù)，在分析和設(shè)計(jì)時(shí)序電路時(shí)常用來(lái)作為判斷電路狀態(tài)轉(zhuǎn)換的依據(jù)。3.同一種功能的觸發(fā)器，可以用不同的電路結(jié)構(gòu)形式來(lái)實(shí)現(xiàn)；反過(guò)來(lái)，同一種電路結(jié)構(gòu)形式，可以構(gòu)成具有不同功能的各種類型觸發(fā)器。此內(nèi)容學(xué)生容量懂，學(xué)習(xí)效果好。小結(jié)第55、56課時(shí)第五章時(shí)序邏輯電路5.1概述----5.2時(shí)序電路的分析方法掌握時(shí)序電路的定義、特點(diǎn)、邏輯功能的表示方法掌握時(shí)序電路的分析方法授課班級(jí)日期、節(jié)次教學(xué)過(guò)程◆掌握：①時(shí)序電路的定義、特點(diǎn)、分析方法；②集成時(shí)序電路器件功能表進(jìn)制計(jì)數(shù)器的工作原理和邏輯功能，以及集成計(jì)數(shù)器構(gòu)輸出狀態(tài)由輸入狀態(tài)和原狀態(tài)（或以前的輸入）決定的電134路。觸發(fā)器屬于最基本的時(shí)序電路,還有寄存器、計(jì)數(shù)器等?！锒㈦娐方Y(jié)構(gòu)上的特點(diǎn)：P1341.由組合電路（門電路）和存儲(chǔ)電路（觸發(fā)器）構(gòu)成,觸發(fā)器必不可少。134驅(qū)動(dòng)方程：Z（t）=H[X（t）]t—初態(tài)時(shí)刻（CP作用前時(shí)刻）（觸發(fā)器的輸入方程）t—次態(tài)時(shí)刻（CP作用后時(shí)刻）n+1n+1（觸發(fā)器的輸出方程）1.同步時(shí)序電路：P134所有觸發(fā)器受同一CP控制,其狀態(tài)同時(shí)發(fā)生變化。2.異步時(shí)序電路134所有觸發(fā)器不受同一CP控制,其狀態(tài)不同時(shí)發(fā)生變化,有先有后。部分電路可能有公共的CP信號(hào)，也可能都沒有。1.邏輯方程式：有：時(shí)鐘、輸出、驅(qū)動(dòng)、狀態(tài)方程。3.狀態(tài)圖：狀態(tài)轉(zhuǎn)換及方向、相應(yīng)輸入及輸出取值圖。是狀態(tài)表形象表示。波形。★5.2時(shí)序電路的分析方法一、定義：對(duì)給定的時(shí)序邏輯電路圖,分析其邏輯功能?！锒?、分析步驟（4步）1.寫方程式：寫出：時(shí)鐘方程（各CP驅(qū)2.求狀態(tài)方程：寫出各觸發(fā)器特性方程,將各驅(qū)動(dòng)方程代入之,再化簡(jiǎn)得。3.計(jì)算,并畫狀態(tài)表狀態(tài)圖、時(shí)序圖：將初態(tài)和輸入信號(hào)的各種取值代入狀態(tài)方程和輸出方程中,計(jì)算出相應(yīng)次態(tài)和輸出。注意：①設(shè)初始態(tài)；②CP觸發(fā)條件；③不能漏掉任一取值組合。4.確認(rèn)邏輯功能。135此內(nèi)容學(xué)生容量懂，學(xué)習(xí)效果好。小結(jié)第57、58課時(shí)課題5.3寄存器和移位寄存器5.3.1寄存器----5.3.2移位寄存（章節(jié)目）器一、單向移位寄存器了解寄存器的定義、功能、組成、分類及移位寄存器的工作與要求重點(diǎn)難點(diǎn)單向移位寄存器的狀態(tài)圖、時(shí)序圖圖寄存器的定義、功能、組成、分類授課班級(jí)日期、節(jié)次5.3寄存器和移位寄存器5.3.1寄存器一、定義：暫時(shí)存放數(shù)碼的邏輯部件。二、功能：接收、存放或傳遞二進(jìn)制數(shù)碼。三、組成：由N位數(shù)碼，應(yīng)有N個(gè)觸發(fā)器）四、分類：移位寄存器：寄存及移位數(shù)碼。2.按輸入輸出信號(hào)方式分：并行輸入—并行輸出：n位數(shù)碼由一個(gè)CP控制同時(shí)接收和發(fā)出。串行輸入—串行輸出：n位數(shù)碼由n個(gè)CP按順序逐位移入和移出。并行輸入—串行輸出：n位數(shù)碼同時(shí)接收，逐位移出。串行輸入—并行輸出：n位數(shù)碼逐位移入，同時(shí)發(fā)出。3.按接收數(shù)碼方式分：雙拍工作方式：先置單拍工作方式：直接存放。五、單拍工作方式的基本寄存器：1.電路組成：如：4位數(shù)碼寄存器：P圖5.3.1——構(gòu)成D觸發(fā)器。138四個(gè)基本RS觸發(fā)器（FF～FFQ～Q；3030八個(gè)與非門：作控制門；一個(gè)CP控制端；四個(gè)數(shù)碼輸入端D～D。30（也可直接用D觸發(fā)器構(gòu)成如P1圖5.3.2）n+1321032103215.3.2移位寄存器01.定義：在移位脈沖CP作用下能使寄存器中的數(shù)逐次左移或右移的電路。2.功能：存儲(chǔ)數(shù)碼并能移位。1383.應(yīng)用：用于存儲(chǔ)數(shù)據(jù)、數(shù)據(jù)串行—并行轉(zhuǎn)換、數(shù)據(jù)的運(yùn)算和處理等。根據(jù)移位方向不同,移位寄存器為單向和雙向移位寄存器。下面分別介紹之。一、單向移位寄存器：1.電路組成：如：4位單向右移位寄存器。P圖139右移：低位向高位移。即：低位出Q接到相鄰高位入四個(gè)D觸發(fā)器（FF～FF）構(gòu)成：30一個(gè)數(shù)據(jù)端入端：FF的入端D——串行輸入端。00四個(gè)輸出端Q～Q：Q～Q——并行輸出端,Q——串行輸出端。30303R——異步0端；CP——移位指令。D每當(dāng)CP↑時(shí)刻,輸入數(shù)據(jù)D移入FF00發(fā)器，Q=D，Q=D=Q，Q=D=Q，Q=D=Qn+11如：初始態(tài)為0000，D=1，第1個(gè)CP↑,Q=1；第2個(gè)CP↑,Q001第3個(gè)CP↑,Q=1；第4個(gè)CP↑,Q=1；依次右移位。3狀態(tài)表設(shè)初始態(tài)QQQQ=0000,串行輸入數(shù)據(jù)D=1101，139★綜上：經(jīng)4個(gè)CP后,串行輸入的4個(gè)數(shù)據(jù)全部移入寄存器中,并可從四個(gè)觸發(fā)器Q端并行輸出；若要從FF的Q端串行移出,則要再輸入4個(gè)CP即可（如P若用JK觸發(fā)器構(gòu)成,聯(lián)接圖如P圖140課后小結(jié)此內(nèi)容學(xué)生容量懂，學(xué)習(xí)效果較好。第59、60課時(shí)5.3.2移位寄存器二、芯片74LS194----5.4計(jì)數(shù)器授課班級(jí)日期、節(jié)次教學(xué)過(guò)程二、芯片74LS194——4位雙向移位寄存器。140由4個(gè)RS觸發(fā)器和門電路組成的同步時(shí)序電路,既能左移（高位向低移，且數(shù)據(jù)從D高位入）,又能右移（低位向高位移,且數(shù)據(jù)從DSRSLSRD～D（3，4，5，6）——數(shù)據(jù)并行輸入端030301（1）方程式：時(shí)鐘方程：CP=CP=CP=CP=CP=CP+MM/1狀態(tài)方程：Q=1S+1RQ=1R=MQ+MQ+MMD（CP↑時(shí)刻）n25個(gè)）0nD串入。0SRnD串入。101SL0（3）邏輯符號(hào)：P圖5.3.7141發(fā)生器11（1）電路圖：P圖5.3.8（要畫）142（2）工作原理：P。142當(dāng)啟動(dòng)脈沖為0時(shí),MM=11，CP↑時(shí)刻置數(shù)Q～Q=D～D=0111；00當(dāng)啟動(dòng)脈沖為1時(shí),MM=Q=Q（若預(yù)置數(shù)為P時(shí)序圖P圖5.4計(jì)數(shù)器（使用最多）二、應(yīng)用：P142用于計(jì)數(shù)、定時(shí)、分頻、產(chǎn)生節(jié)拍脈沖及數(shù)字運(yùn)算。三、分類：P142有效循環(huán)狀態(tài)數(shù)為2個(gè)。n8421BCD碼計(jì)數(shù)；有效循環(huán)狀態(tài)數(shù)為10個(gè)。課后小結(jié)第61、62課時(shí)5.4.1異步計(jì)數(shù)器一、異步二進(jìn)制加法計(jì)數(shù)器----二、異步掌握異步二進(jìn)制加法、減法計(jì)數(shù)器的構(gòu)成和邏輯功能的表達(dá)異步二進(jìn)制加法、減法計(jì)數(shù)器的構(gòu)成和邏輯功能的表達(dá)方式授課班級(jí)日期、節(jié)次教學(xué)過(guò)程一、異步二進(jìn)制加法計(jì)數(shù)器：指計(jì)數(shù)器中各觸發(fā)器不同接同一CP,但其輸出狀態(tài)隨CP的輸入,按二進(jìn)制加法規(guī)律遞增,且有效循環(huán)狀態(tài)數(shù)為2個(gè)?！治霎惒接?jì)數(shù)器尤其要注意各觸發(fā)器的時(shí)鐘信號(hào)?！锢?位異步二進(jìn)制加法計(jì)數(shù)器：1.電路構(gòu)成：將3個(gè)JK或D觸發(fā)器接成T觸發(fā)器后,再