數(shù)字電子技術(shù)試卷和答案

/數(shù)字電子技術(shù)試卷<1>填空〔161．十進(jìn)制數(shù)123的二進(jìn)制數(shù)是1111011；十六進(jìn)制數(shù)是7B。861。3．邏輯代數(shù)的三種基本運算是與,或和非。4．三態(tài)門的工作狀態(tài)是0,1,高阻。5．描述觸發(fā)器邏輯功能的方法有真值表,邏輯圖,邏輯表達(dá)式,卡諾圖,波形圖。6．施密特觸發(fā)器的主要應(yīng)用是波形的整形。7．設(shè)4位D/A轉(zhuǎn)換器的滿度輸出電壓位30伏,則輸入數(shù)字量為1010時的輸出模擬電壓為。8．實現(xiàn)A/D轉(zhuǎn)換的主要方法有,,。判斷題〔101．BCD碼即8421碼〔錯2.八位二進(jìn)制數(shù)可以表示256種不同狀態(tài)。〔對3．TTL與非門與CMOS與非門的邏輯功能不一樣?！?．多個三態(tài)門的輸出端相連于一總線上,使用時須只讓一個三態(tài)門傳送信號,其他門處于高阻狀態(tài)?！矊?．計數(shù)器可作分頻器?！矊θ嗊壿嫼瘮?shù)〔141．用公式法化簡,化為最簡與或表達(dá)式。解；2．用卡諾圖化簡,化為最簡與或表達(dá)式。四．電路如圖1所示,要求寫出輸出函數(shù)表達(dá)式,并說出其邏輯功能?！?5解；,,全加器,Y為和,為進(jìn)位。五．觸發(fā)器電路如圖2〔a,〔b所示,⑴寫出觸發(fā)器的次態(tài)方程；⑵對應(yīng)給定波形畫出Q端波形〔設(shè)初態(tài)Q＝0<15>解；〔1,〔2、六．試用觸發(fā)器和門電路設(shè)計一個同步的五進(jìn)制計數(shù)器?！?5七．用集成電路定時器555所構(gòu)成的自激多諧振蕩器電路如圖3所示,試畫出VO,VC的工作波形,并求出振蕩頻率?！?5數(shù)字電子技術(shù)試卷<2>填空〔161．十進(jìn)制數(shù)35.85的二進(jìn)制數(shù)是；十六進(jìn)制數(shù)是。2．邏輯代數(shù)中邏輯變量得取值為0、1。3．組合邏輯電路的輸出狀態(tài)只與當(dāng)前輸入有關(guān)而與電路原狀態(tài)無關(guān)。4．三態(tài)門的輸出有0、1、高阻,三種狀態(tài),當(dāng)多個三態(tài)門的輸出端連在一根總線上使用時,應(yīng)注意只能有1個三態(tài)門被選通。。5．觸發(fā)器的基本性質(zhì)有有兩個穩(wěn)態(tài),在觸發(fā)信號作用下狀態(tài)可相互轉(zhuǎn)變,有記憶功能6．單穩(wěn)態(tài)觸發(fā)器的主要應(yīng)用是延時。7．設(shè)6位D/A轉(zhuǎn)換器的滿度輸出電壓位6.3伏,則輸入數(shù)字量為110111,輸出模擬電壓為。8．一個8K字節(jié)的EPROM芯片,它的地址輸入端的個數(shù)是13。判斷題〔101．?dāng)?shù)字電路中,化簡邏輯函數(shù)的目的是為了所設(shè)計的邏輯電路更簡單,更經(jīng)濟,而且其功能不變?！矊?．二進(jìn)制數(shù)1001和二進(jìn)制代碼1001都表示十進(jìn)制數(shù)?！插e3．觸發(fā)器的輸出狀態(tài)完全由輸入信號決定?！插e4．模擬量送入數(shù)字電路前,須經(jīng)A/D轉(zhuǎn)換?！矊?．多諧振蕩器常作為脈沖信號源使用。〔對三．化簡邏輯函數(shù)〔141．用公式法化簡,化為最簡與或表達(dá)式。2．用卡諾圖化簡,化為最簡與或表達(dá)式。四．設(shè)計一個8421碼的檢碼電路。要求當(dāng)輸入大于等于3、小于等于7時電路輸出為1,否則電路輸出為0。要求列出真值表,寫出邏輯函數(shù)式,畫出邏輯圖?！?5五．觸發(fā)器電路如圖1〔a,〔b所示,⑴寫出觸發(fā)器的次態(tài)方程；⑵對應(yīng)給定波形畫出Q端波形〔設(shè)初態(tài)Q＝0。<15>六．分析圖2電路實現(xiàn)何種邏輯功能,其中X是控制端,對X＝0和X＝1分別分析,設(shè)初態(tài)為。〔要求寫出電路方程,列出狀態(tài)轉(zhuǎn)換表或圖,說明其邏輯功能,并說明電路能否自啟動〔15七．試用8選1數(shù)據(jù)選擇器和74LS161芯片設(shè)計序列信號發(fā)生器。芯片引腳圖如圖3所示,序列信號為11001101〔左位為先?！?5數(shù)字電子技術(shù)試卷<3>填空〔161．十進(jìn)制數(shù)86的二進(jìn)制數(shù)是；8421BCD碼是。2．在Y=AB+CD的真值表中,Y＝1的狀態(tài)有個。3．4位二進(jìn)制數(shù)碼可以編成個代碼,用這些代碼表示0～9十進(jìn)制輸?shù)氖畟€數(shù)碼,必須去掉代碼。4．描述觸發(fā)器邏輯功能的方法有。5．若Q＝1,J=0,K=1,則。。6．設(shè)ROM地址為,輸出為,則ROM的容量為。7．一個8位二進(jìn)制D/A轉(zhuǎn)換器的分辨率為0.025,則輸入數(shù)字量為11010011時,輸出模擬電壓為。8．和是衡量A/D、D/A轉(zhuǎn)換器性能優(yōu)劣的主要指標(biāo)?；卮饐栴}〔101．已知XY=XZ,則Y=Z,正確嗎？為什么？2．五位環(huán)形計數(shù)器的時鐘頻率為10KHz,其輸出波形的頻率是多少？三．化簡邏輯函數(shù)〔141．用公式法化簡,化為最簡與或表達(dá)式。2．用卡諾圖化簡,化為最簡與或表達(dá)式。四．由雙4選1數(shù)據(jù)選擇器組成的電路如圖1所示,①寫出的表達(dá)式。②列出的真值表?！?5五．某室由3臺計算機工作站,請用紅、黃、綠3種指示燈設(shè)計一個監(jiān)視電路,要求：3臺計算機正常工作時,綠燈亮；只一臺出故障時黃燈亮；有兩臺出故障時,紅燈亮；若3臺計算機同時出故障時,則黃燈和紅燈都亮。試用門電路設(shè)計。要求：列出真值表,寫出邏輯函數(shù)式,畫出邏輯電路圖?！?5六．觸發(fā)器電路及輸入波形如圖2所示,要求：寫出電路方程,畫出與Y的對應(yīng)波形。<設(shè)的初態(tài)為11>〔15七．試用中規(guī)模集成十六進(jìn)制計數(shù)器74LS161芯片設(shè)計一個十三進(jìn)制計數(shù)器,要求必須包括0000和1111狀態(tài),利用C端左進(jìn)位輸出。芯片引腳圖如圖3所示。〔15數(shù)字電子技術(shù)試卷<4>填空〔161．十進(jìn)制數(shù)3.5的二進(jìn)制數(shù)是；8421BCD碼是。2．在的結(jié)果是。3．D觸發(fā)器的狀態(tài)方程為,如果用D觸發(fā)器來實現(xiàn)T觸發(fā)器的功能,則T、D間的關(guān)系為。4．一個64選1的數(shù)據(jù)選擇器,它的選擇控制端有個。5．6位D/A轉(zhuǎn)換器滿度輸出電壓為10伏,輸入數(shù)字為001010時對應(yīng)的輸出模擬電壓為伏。6．一片64K×8存儲容量的只讀存儲器ROM,有條地址線,有條數(shù)據(jù)線。7．由555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器,輸出脈寬。8．和是衡量A/D、D/A轉(zhuǎn)換器性能優(yōu)劣的主要指標(biāo)。回答問題〔101．已知XY=XZ,則Y=Z,正確嗎？為什么？2．已知X+Y=XY,則X=Y,正確嗎？為什么？三．化簡邏輯函數(shù)〔141．用公式法化簡,化為最簡與或表達(dá)式。2．用卡諾圖化簡,化為最簡與或表達(dá)式。四．分析圖1所示電路,要求列出的邏輯表達(dá)式和真值表,并說出電路的邏輯功能指出輸入變量和輸出函數(shù)的含義?！?5五．觸發(fā)器電路如圖2〔a,〔b所示,⑴寫出觸發(fā)器的次態(tài)方程；⑵對應(yīng)給定波形畫出Q端波形〔設(shè)初態(tài)Q＝0<15>六．試用D觸發(fā)器及少量門器件設(shè)計,狀態(tài)轉(zhuǎn)換圖為①→②→③模為3的同步計數(shù)器。要求有設(shè)計過程。〔15七．用集成電路定時器555所構(gòu)成的自激多諧振蕩器電路如圖3所示,試畫出VO,VC的工作波形,并求出振蕩頻率?！?5數(shù)字電子技術(shù)試卷5一．選擇題〔從每小題的四個備選答案中,選出一個正確答案,并將其號碼填在括號內(nèi),每小題2分,共20分1．將十進(jìn)制數(shù)〔3.510轉(zhuǎn)換成二進(jìn)制數(shù)是〔①11.11②10.11③10.01④11.102.三變量函數(shù)的最小項表示中不含下列哪項<>①m2②m5③m3④m73.一片64k×8存儲容量的只讀存儲器〔ROM,有<>①64條地址線和8條數(shù)據(jù)線②64條地址線和16條數(shù)據(jù)線③16條地址線和8條數(shù)據(jù)線④16條地址線和16條數(shù)據(jù)線4.在ADC工作過程中,包括保持a,采樣b,編碼c,量化d四個過程,他們先后順序應(yīng)該是[]①abcd②bcda③cbad④badc5.以下各種ADC中,轉(zhuǎn)換速度最慢的是<>①并聯(lián)比較型②逐次逼進(jìn)型③雙積分型④以上各型速度相同6.一個時鐘占空比為1：4,則一個周期內(nèi)高低電平持續(xù)時間之比為<>①1：3②1：4③1：5④1：67.當(dāng)三態(tài)門輸出高阻狀態(tài)時,輸出電阻為<>①無窮大②約100歐姆③無窮?、芗s10歐姆8.通常DAC中的輸出端運算放大器作用是<>①倒相②放大③積分④求和9.16個觸發(fā)器構(gòu)成計數(shù)器,該計數(shù)器可能的最大計數(shù)模值是<>①16②32③162④21610.一個64選1的數(shù)據(jù)選擇器有〔個選擇控制信號輸入端。<>①6②16③32④64二．判斷題〔20分兩個二進(jìn)制數(shù)相加,并加上來自高位的進(jìn)位,稱為全加,所用的電路為全加器〔2．三態(tài)門輸出為高阻時,其輸出線上電壓為高電平〔前進(jìn)位加法器比串行進(jìn)位加法器速度慢〔4．譯碼器哪個輸出信號有效取決于譯碼器的地址輸入信號〔5．五進(jìn)制計數(shù)器的有效狀態(tài)為五個〔6．施密特觸發(fā)器的特點是電路具有兩個穩(wěn)態(tài)且每個穩(wěn)態(tài)需要相應(yīng)的輸入條件維持?！?．當(dāng)時序邏輯電路存在無效循環(huán)時該電路不能自啟動〔8．RS觸發(fā)器、JK觸發(fā)器均具有狀態(tài)翻轉(zhuǎn)功能〔9．D/A的含義是模數(shù)轉(zhuǎn)換〔10．構(gòu)成一個7進(jìn)制計數(shù)器需要3個觸發(fā)器〔三、簡答題〔每小題5分,共10分1．用基本公式和定理證明下列等式：。2請寫出RS、JK觸發(fā)器的狀態(tài)轉(zhuǎn)移方程,并解釋為什么有的觸發(fā)器有約束方程。四．用卡諾圖化簡以下邏輯函數(shù)〔每小題5分,共10分1．2．,給定約束條件為AB＋CD＝0五．一個組合電路具有3個輸入端A,B,C,一個輸出端Y,其輸入和輸出波形如圖1所示,使用或非門設(shè)計電路?！?5分六．8選1數(shù)據(jù)選擇器CC4512的邏輯功能如表4.1所示。試寫出圖2所示電路輸出端Y的最簡與或形式的表達(dá)式?！?0分七．如圖3所示電路的計數(shù)長度N是多少？能自啟動嗎？畫出狀態(tài)轉(zhuǎn)換圖?！?5分?jǐn)?shù)字電子技術(shù)試卷<06>數(shù)制轉(zhuǎn)換〔１２１、〔１００１０１１１２＝〔１６＝〔１０２、〔８Ｃ１６＝〔２＝〔１０３、〔127１０＝〔２＝〔１６４、〔１１０１０１．１１８＝〔１６５、〔－１１０１Ｂ原碼＝〔反碼=<>補碼二、選擇填空題〔１２１、以下的說法中,——是正確的。a>一個邏輯函數(shù)全部最小項之和恒等于０b一個邏輯函數(shù)全部最大項之和恒等于０c一個邏輯函數(shù)全部最大項之積恒等于１d一個邏輯函數(shù)全部最大項之積恒等于０２、若將一個ＴＴＬ異或門〔輸入端為Ａ、Ｂ當(dāng)作反相器使用,則Ａ、Ｂ端應(yīng)——連接。aＡ或Ｂ有一個接１bＡ或Ｂ有一個接０cＡ和Ｂ并聯(lián)使用d不能實現(xiàn)３、已知Ｒ、Ｓ是或非門構(gòu)成的基本ＲＳ觸發(fā)器的輸入端,則約束條件為——。aＲＳ＝０bＲ＋Ｓ＝１cＲＳ＝１dＲ＋Ｓ＝０４、用８級觸發(fā)器可以記憶——種不同的狀態(tài)。a８b１６c１２８d２５６５、由3級觸發(fā)器構(gòu)成的環(huán)形和扭環(huán)形計數(shù)器的計數(shù)模值依次為——。a８和８b６和３c６和８d３和６三、用卡諾圖化簡法將下列邏輯函數(shù)化為最簡與或形式〔１２〔1、〔２、,給定約束條件為：證明下列邏輯恒等式〔方法不限〔１２〔１、〔２設(shè)計一位二進(jìn)制全減器邏輯電路?！玻模剑粒拢茫?Ａ：被減數(shù),Ｂ：減數(shù),ＣＩ：借位輸入,Ｄ：差,另有ＣＯ：借位輸出〔１６六、分析如下時序電路的邏輯功能。ＦＦ１、ＦＦ２和ＦＦ３是三個主從結(jié)構(gòu)的ＪＫ觸發(fā)器,下降沿動作,輸入端懸空時和邏輯１狀態(tài)等效。〔２０七、如圖所示,用555定時器接成的施密特觸發(fā)器電路中,試求：〔１６〔１當(dāng)ＶＣＣ＝１２Ｖ,而且沒有外接控制電壓時,ＶＴ＋、ＶＴ－及ΔＶＴ值?！玻伯?dāng)ＶＣＣ＝９Ｖ,外接控制電壓ＶＣＯ＝５Ｖ時,ＶＴ＋、ＶＴ－及ΔＶＴ各為多少。電子技術(shù)試卷<07>數(shù)制轉(zhuǎn)換〔121、〔１１０１１０１２＝〔１６＝〔１０2、〔３Ｄ．ＢＥ１６＝〔２＝〔１０3、〔２５．７１０＝〔２＝〔１６4、〔０１０１１００００１１１８４２１ＢＣＤ＝〔８5、〔－００１０１Ｂ原碼＝〔反碼=<>補碼二、選擇填空題〔121、以下的說法中,——是正確的。a>一個邏輯函數(shù)全部最小項之和恒等于０b一個邏輯函數(shù)全部最大項之和恒等于０c一個邏輯函數(shù)全部最大項之積恒等于１d一個邏輯函數(shù)全部最大項之積恒等于０2、已知Ｒ、Ｓ是與非門構(gòu)成的基本ＲＳ觸發(fā)器的輸入端,則約束條件為——。aＲ＋Ｓ＝１bＲ＋Ｓ＝０cＲＳ＝１dＲＳ＝０3、若ＪＫ觸發(fā)器的原狀態(tài)為０,欲在ＣＰ作用后仍保持為０狀態(tài),則激勵函數(shù)ＪＫ的值應(yīng)是——。aＪ=1,Ｋ＝１bＪ＝０,Ｋ＝０cＪ＝０,Ｋ＝ΧdＪ＝Χ,Ｋ＝Χ4、同步計數(shù)器是指——的計數(shù)器。a由同類型的觸發(fā)器構(gòu)成。b各觸發(fā)器時鐘端連在一起,統(tǒng)一由系統(tǒng)時鐘控制。c可用前級的輸出做后級觸發(fā)器的時鐘。d可用后級的輸出做前級觸發(fā)器的時鐘。５、同步四位二進(jìn)制計數(shù)器的借位方程是Ｂ＝,則可知Ｂ的周期和正脈沖寬度為——。a１６個ＣＰ周期和２個ＣＰ周期。b１６個ＣＰ周期和１個ＣＰ周期。c８個ＣＰ周期和８個ＣＰ周期。d８個ＣＰ周期和４個ＣＰ周期。三、用卡諾圖化簡法將下列邏輯函數(shù)化為最簡與或形式〔12〔1、〔2、Y〔Ａ,Ｂ,Ｃ,Ｄ=Σ〔m３,m５,m６,m７,m１０,給定約束條件為：m０＋m１＋m２＋m４＋m８＝０證明下列邏輯恒等式〔方法不限〔12〔1、〔2、五、分析下圖所示電路中當(dāng)A、Ｂ、Ｃ、Ｄ單獨一個改變狀態(tài)時是否存在競爭－冒險現(xiàn)象？如果存在,那么都發(fā)生在其它變量為何種取值的情況下？〔16六、分析如下時序電路的邏輯功能,寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程,畫出電路的狀態(tài)轉(zhuǎn)換圖〔20。七、如圖所示,用ＣＭＯＳ反相器組成的施密特觸發(fā)器電路中,若Ｒ１＝５０Ｋ,Ｒ２＝１００Ｋ,ＶＤＤ＝５Ｖ,ＶＴＨ＝ＶＤＤ／２,試求電路的輸入轉(zhuǎn)換電平ＶＴ＋、ＶＴ－以及回差電壓ΔＶＴ?！?6數(shù)字電子技術(shù)試卷<08>數(shù)制轉(zhuǎn)換〔１０：1、〔１１．００１２＝〔１６＝〔１０2、〔８Ｆ．ＦＦ１６＝〔２＝〔１０3、〔２５．７１０＝〔２＝〔１６4、〔＋１０１１Ｂ原碼＝〔反碼=<>補碼5、〔－１０１０１０Ｂ原碼＝〔反碼=<>補碼二、選擇填空題〔１０１、主從ＪＫ觸發(fā)器是——。a在ＣＰ上升沿觸發(fā)b在ＣＰ下降沿觸發(fā)c在ＣＰ＝１穩(wěn)態(tài)觸發(fā)d與ＣＰ無關(guān)２>、Ｔ觸發(fā)器的特性方程是——。abcd>３、用８級觸發(fā)器可以記憶——種不同的狀態(tài)。a８b１６c１２８d２５６４、存在約束條件的觸發(fā)器是——。a基本ＲＳ觸發(fā)器bD鎖存器cＪＫ觸發(fā)器dＤ觸發(fā)器５、構(gòu)成模值為２５６的二進(jìn)制計數(shù)器,需要——級觸發(fā)器。a２b１２８c８d２５６三、判斷題：判斷下列說法是否正確,正確的打"√",錯誤的打"Χ"?！玻保埃?、１００１個"１"連續(xù)異或的結(jié)果是１?！玻病⒁阎壿嫞粒拢剑粒?則Ｂ＝Ｃ。〔３、已知邏輯ＡＢ＝ＡＣ,則Ｂ＝Ｃ?！玻础⒑瘮?shù)Ｆ連續(xù)?。保埃按螌ε?Ｆ不變?！玻?、正"與非"門也就是負(fù)"或非"門?！菜?、用卡諾圖化簡法將下列邏輯函數(shù)化為最簡與或形式〔１０〔１、〔２、,給定約束條件為：ＡＢ＋ＣＤ＝０證明下列邏輯恒等式〔方法不限〔１５〔1、〔２、〔３、六、試畫出用３線－—８線譯碼器７４ＬＳ１３８和門電路產(chǎn)生如下多輸出邏輯函數(shù)的邏輯電路圖?！玻罚矗蹋樱保常福狠斎耄粒病ⅲ粒?、Ａ０；輸出…〔１５七、分析如下時序電路的邏輯功能,寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程,畫出電路的狀態(tài)轉(zhuǎn)換圖?！玻玻鞍恕⒃嚁⑹鍪┟芴赜|發(fā)器的工作特點及主要用途。〔１０數(shù)字電子技術(shù)試卷<09>數(shù)制轉(zhuǎn)換<10>：１、〔１．０１０１１１１１２＝〔１６＝〔１０２、〔１０．００１６＝〔２＝〔１０３、〔0．３９１０＝〔２＝〔１６４、〔＋００１１０Ｂ原碼＝〔反碼=<>補碼５、〔－１１０１Ｂ原碼＝〔反碼=<>補碼二、選擇填空題〔１５１、同步計數(shù)器是指——的計數(shù)器。a由同類型的觸發(fā)器構(gòu)成。b各觸發(fā)器時鐘端連在一起,統(tǒng)一由系統(tǒng)時鐘控制。c可用前級的輸出做后級觸發(fā)器的時鐘。d可用后級的輸出做前級觸發(fā)器的時鐘。２、已知Ｑ３Ｑ２Ｑ１Ｑ０是同步十進(jìn)制計數(shù)器的觸發(fā)器輸出,若以Ｑ３做進(jìn)位,則其周期和正脈沖寬度是——。a１０個ＣＰ周期和１個ＣＰ周期。b１０個ＣＰ周期和２個ＣＰ周期。c１０個ＣＰ周期和４個ＣＰ周期。d１０個ＣＰ周期和８個ＣＰ周期。３、若四位同步二進(jìn)制計數(shù)器當(dāng)前的狀態(tài)是０１１１,下一個輸入時鐘脈沖后,其內(nèi)容變?yōu)椤?。a０１１１b０１１０c１０００d００１１４、若四位二進(jìn)制加法計數(shù)器正常工作時,由００００狀態(tài)開始計數(shù),則經(jīng)過４３個輸入計數(shù)脈沖后,計數(shù)器的狀態(tài)應(yīng)是——。a００１１b１０１１c１１０１d１０１０５、在下列功能表示方法中,不適合用于時序邏輯電路功能表示方法的是——。a狀態(tài)轉(zhuǎn)換圖b特性方程c卡諾圖d數(shù)理方程三、用邏輯代數(shù)的基本公式和常用公式將下列邏輯函數(shù)化為最簡與或形式〔10〔1、〔2、四、用卡諾圖化簡法將下列邏輯函數(shù)化為最簡與或形式〔10〔1、〔2、Y〔Ａ,Ｂ,Ｃ=Σ〔m０,m１,m２,m４,給定約束條件為：m３＋m５＋m６＋m７＝０證明下列邏輯恒等式〔方法不限〔10〔1、〔2、六、試用四位并行加法器74LS283設(shè)計一個加/減運算電路。當(dāng)控制信號Ｍ＝０時它將兩個輸入的四位二進(jìn)制數(shù)相加,而Ｍ＝１時它將兩個輸入的四位二進(jìn)制數(shù)相減。允許附加必要的門電路?！?4LS283：輸入變量Ａ<A3A2A1A0>、Ｂ<B3B2B1B0>及ＣＩ,輸出變量Ｓ<S3S2S1S0>及ＣＯ<15>七、對某同步時序電路,已知狀態(tài)表如下表所示,若電路的初始狀態(tài)Ｑ１Ｑ０＝００,輸入信號波形如圖所示,試畫出Ｑ１、Ｑ０的波形〔設(shè)觸發(fā)器響應(yīng)于負(fù)跳變<15>。X０１０0０１／1１1／10１１0／01０／０10１０／０１１／０11０１／１００／１ＣＰＸ八、在圖所示的權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中,若?。郑遥牛疲剑担?試求當(dāng)輸入數(shù)字量為d3d2d1d0=0101時輸出電壓的大小<15>。數(shù)字電子技術(shù)試卷<10>數(shù)制轉(zhuǎn)換〔１０：１、〔３Ｄ．ＢＥ１６＝〔２＝〔１０２、〔17１０＝〔２＝〔１６３、〔７４．３８＝〔１０４、〔＋１０１１Ｂ原碼＝〔反碼=<>補碼５、〔－１０１０１０Ｂ原碼＝〔反碼=<>補碼二、選擇填空題〔１０1、若將一個ＴＴＬ異或門〔輸入端為Ａ、Ｂ當(dāng)做反相器使用,則Ａ、Ｂ端應(yīng)——連接。aＡ或Ｂ有一個接１bＡ或Ｂ有一個接０cＡ和Ｂ并聯(lián)使用d不能實現(xiàn)2、由１０級觸發(fā)器構(gòu)成的二進(jìn)制計數(shù)器,其模值——。a１０b２０c１０００d１０２４3、已知Ｑ３Ｑ２Ｑ１Ｑ０是同步十進(jìn)制計數(shù)器的觸發(fā)器輸出,若以Ｑ３做進(jìn)位,則其周期和正脈沖寬度是——。a１０個ＣＰ周期和１個ＣＰ周期。b１０個ＣＰ周期和２個ＣＰ周期。c１０個ＣＰ周期和４個ＣＰ周期。d１０個ＣＰ周期和８個ＣＰ周期。4、在下列功能表示方法中,不適合用于時序邏輯電路功能表示方法的是——。a狀態(tài)轉(zhuǎn)換圖b特性方程c卡諾圖d數(shù)理方程5、用反饋復(fù)位法來改變８位二進(jìn)制加法計數(shù)器的模值,可以實現(xiàn)——模值范圍的計數(shù)器。a１∽１５b１∽１６c１∽３２d１∽２５６三、用邏輯代數(shù)的基本公式和常用公式將下列邏輯函數(shù)化為最簡與或形式〔１０〔１、〔２、四、用卡諾圖化簡法將下列邏輯函數(shù)化為最簡與或形式〔１０〔１、〔２、Y〔Ａ,Ｂ,Ｃ,Ｄ=Σ〔m２,m３,m７,m８,m１１,m１４,給定約束條件為：m０＋m５＋m１０＋m１５＝０五、證明下列邏輯恒等式〔方法不限〔１０〔1、〔２六、分析下圖所示電路中當(dāng)A、Ｂ、Ｃ、Ｄ單獨一個改變狀態(tài)時是否存在競爭－冒險現(xiàn)象？如果存在,那么都發(fā)生在其它變量為何種取值的情況下？〔１５七、試分析下圖所示時序電路,畫出其狀態(tài)表和狀態(tài)圖。設(shè)電路的初始狀態(tài)為０,畫出在圖示波形圖作用下,Ｑ和Ｚ的波形圖〔２０。八、比較并聯(lián)比較型A/D轉(zhuǎn)換器、逐次漸近型A/D轉(zhuǎn)換器和雙積分型A/D轉(zhuǎn)換器的優(yōu)缺點,指出它們各適于哪些情況下采用〔１５。數(shù)字電子技術(shù)試卷<11>選擇〔20分1、一個四輸入端與非門,使其輸出為0的輸入變量取值組合有種。A.15B.7C.3D.12、對于JK觸發(fā)器,若J=K,則可完成觸發(fā)器的邏輯功能。A.RSB.DC.TD.Tˊ3、為實現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器,應(yīng)使。A.J=D,K=B.K=D,J=C.J=K=DD.J=K=4、多諧振蕩器可產(chǎn)生。A.正弦波B.矩形脈沖C.三角波D.鋸齒波5、石英晶體多諧振蕩器的突出優(yōu)點是。A.速度高B.電路簡單C.振蕩頻率穩(wěn)定D.輸出波形邊沿陡峭6、把一個五進(jìn)制計數(shù)器與一個四進(jìn)制計數(shù)器串聯(lián)可得到進(jìn)制計數(shù)器。A.4B.5 C.9D.207、N個觸發(fā)器可以構(gòu)成最大計數(shù)長度〔進(jìn)制數(shù)為的計數(shù)器。A.NB.2NC.D.2N8、同步時序電路和異步時序電路比較,其差異在于后者。A.沒有觸發(fā)器B.沒有統(tǒng)一的時鐘脈沖控制C.沒有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)9、五個D觸發(fā)器構(gòu)成環(huán)形計數(shù)器,其計數(shù)長度為。A.5B.10C.25D.3210、一位8421BCD碼計數(shù)器至少需要個觸發(fā)器。A.3B.4C.5D.10填空題〔20分1、邏輯函數(shù)F=+B+D的反函數(shù)=。2、邏輯函數(shù)F=A〔B+C·1的對偶函數(shù)是。3、已知函數(shù)的對偶式為+,則它的原函數(shù)為。4、時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為時序電路和時序電路。5、如下圖題2-5a和圖題2-5b所示的電路,寫出對應(yīng)的邏輯關(guān)系表達(dá)式圖題2-5b圖題2-5a圖題2-5b圖題2-5aY1=,Y2=6、完成數(shù)制轉(zhuǎn)換〔11011.1102=〔10=〔16〔2910=〔2=〔16〔12分用卡諾圖法化簡下列函數(shù)為最簡與或式,并用與非門實現(xiàn)電路F1〔A,B,C,D=∑m〔2,3,6,7,8,10,12,14F2〔A,B,C,D=〔15分試畫出用3線-8線譯碼器74LS138和必要的門電路產(chǎn)生如下多輸出邏輯函數(shù)的邏輯圖74LS138功能表如表題4,74LS138邏輯電路圖如圖題4表題4表題4S1A2A1A001111111111111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110圖題4圖題4〔13分施密特觸發(fā)器CT1014組成圖題5a所示電路,圖題5b為CT1014的電壓傳輸特性曲線,試定性畫出Va和Vo處的波形。圖題5a圖題5b圖題5a圖題5b20分分析圖題6所示電路的功能,畫出電路的轉(zhuǎn)換圖和時序圖。說明電路能否自啟動。圖題6圖題6數(shù)字電子技術(shù)試卷<12>選擇題〔20分1.一個四輸入端與非門,使其輸出為0的輸入變量取值組合有種A.15, B.7 C.3 D.12.已知〔111X=〔105710,則X=。A.4 B.8 C.16 D.323.當(dāng)邏輯函數(shù)有n個變量時,共有個變量取值組合？A.nB.2nC.n2D.2n4.在何種輸入情況下,"與非"運算的結(jié)果是邏輯0。A．全部輸入是0B.任一輸入是0C.僅一輸入是0D.全部輸入是15.一個觸發(fā)器可記錄一位二進(jìn)制代碼,它有個穩(wěn)態(tài)。A.0B.1C.2D.3E.46．存儲8位二進(jìn)制信息要個觸發(fā)器。A.2B.3C.4D.87．對于D觸發(fā)器,欲使Qn+1=Qn,應(yīng)使輸入D=。A.0B.1C.QD.8．下列觸發(fā)器中,沒有約束條件的是。A.基本RS觸發(fā)器B.主從RS觸發(fā)器C.同步RS觸發(fā)器D.邊沿D觸發(fā)器9．若在編碼器中有50個編碼對象,則要求輸出二進(jìn)制代碼位數(shù)為位。A.5B.6C.10D.5010.欲設(shè)計0,1,2,3,4,5,6,7這幾個數(shù)的計數(shù)器,如果設(shè)計合理,采用同步二進(jìn)制計數(shù)器,最少應(yīng)使用級觸發(fā)器。A.2B.3C.4D.8填空題〔20分1．一個基本RS觸發(fā)器在正常工作時,它的約束條件是+=1,則它不允許輸入=且=的信號。2.數(shù)字電路按照是否有記憶功能通?？煞譃閮深悾?、。3．時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為時序電路和時序電路。4. 描述同步時序電路有三組方程,指的是、和5.寫出圖2-5所示函數(shù)Y1和Y2的邏輯表達(dá)式。設(shè)電路元件參數(shù)的選取滿足邏輯要求。圖題2-5圖題2-5Y1=Y2=6、完成數(shù)制轉(zhuǎn)換〔78.816=〔10 〔76543.218=〔16〔1101101112=〔10=〔16〔10分用卡諾圖法將邏輯函數(shù)化為最簡與或式。Y1〔ABCD=∑m〔0,1,2,3,4,6,8,9,10,11,14Y2=〔15分試?yán)?線-8線譯碼器74LS138設(shè)計一個多輸出的組合邏輯電路。輸出的邏輯函數(shù)式為Z1=Z2=ZZ3=Z4=74LS138功能表如表題4,74LS138邏輯電路圖如圖題4表題4表題4S1A2A1A001111111111111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110圖題4圖題4〔15分圖5〔a是5G555內(nèi)部原理框圖,圖5〔b為它的符號,圖中為低觸發(fā)端,TH為高觸發(fā)端,為清零端,C-V為控制電壓端,DIS為放電端,OUT為輸出端。試討論=1,C-V經(jīng)0.01uF電容接地時,TH和兩端輸入不同電壓,5G555的OUT的輸出情況,即劃出5G555的功能表圖5〔c中,若VCC=+5V,則電路的VT+,VT-,?V各為多少伏？畫出圖5〔c電路的電壓傳輸特性曲線Vo=f〔Vi。若在Vi端加三角波,峰-峰值為+5V~-5V,定性劃出Vo的波形。圖題5〔a圖題5〔a圖題5〔c圖題5〔b圖題5〔c圖題5〔b〔20分J-KFF觸發(fā)器構(gòu)成的計數(shù)器電路如圖題6所示。分析電路功能,說明電路是幾進(jìn)制計數(shù)器,能否自啟動。畫出其狀態(tài)轉(zhuǎn)換圖。圖題6圖題6數(shù)字電子技術(shù)試卷〔1參考答案填空1111011,7B861與,或,非0,1,高阻真值表,邏輯圖,邏輯表達(dá)式,卡諾圖,波形圖〔時序圖波形的整形20伏并行A/D,串并行A/D,逐次比較A/D,雙積分A/D〔寫出三種判斷題1．×2．√3．×4．√5．√三．化簡邏輯函數(shù)1．2．四．,,全加器,Y為和,為進(jìn)位。五．,六．采用D觸發(fā)器,,,電路圖略。將非工作狀態(tài)101,110,111帶入方程得次態(tài),101→001,110→101→001,111→001,電路可以自啟動。七．f=65Hz數(shù)字電子技術(shù)〔2參考答案填空題〔16100011.110,23.C0,1當(dāng)前輸入,原狀態(tài)0,1,高阻；任何時候,只能有1個三態(tài)門被選通。有兩個穩(wěn)態(tài),在觸發(fā)信號作用下狀態(tài)可相互轉(zhuǎn)變,有記憶功能延時5.5v13判斷題〔101．√2．×3．×4．√5．√化簡題〔14四．〔15五．〔15,六．〔15驅(qū)動方程：,邏輯功能：X=0時,同步三進(jìn)制計數(shù)器；X＝1時,同步三進(jìn)制減法計數(shù)器。該電路為同步三進(jìn)制可逆計數(shù)器,并且能自啟動。七．<15>數(shù)字電子答案3填空題〔161010110,10000110716,6狀態(tài)轉(zhuǎn)換表,狀態(tài)轉(zhuǎn)換圖,特性方程0256×4bit5.275伏轉(zhuǎn)換精度,轉(zhuǎn)換速度回答問題〔10不正確。當(dāng)X=0時,Y≠Z,等式成立。五進(jìn)制計數(shù)器,10000/5＝2KHz化簡函數(shù)〔14A+C四．<15>五．<15>1表示正常工作,0表示出故障；設(shè)用R,Y,G表示紅,黃,綠燈：1表示燈亮,0表示燈滅。六．<15>驅(qū)動方程：;狀態(tài)方程：,輸出方程：七．?dāng)?shù)字電子試卷答案4填空題〔161．11.102．3．,4．65．1伏6．16,87．1.1RC8．轉(zhuǎn)換速度,轉(zhuǎn)換精度回答問題〔10不正確。當(dāng)X=0時,Y≠Z,等式仍然成立。正確。只有X=Y=0或X=Y=1時,等式X+Y=XY才成立。化簡函數(shù)1．2．四．功能：全減器,A為被減數(shù),B為減數(shù),C為低位的借位；位本位差,為向高位的借位。五．,六．M=3,使用2個D觸發(fā)器,電路自啟動檢查：設(shè)＝00,代入方程求次態(tài)為10,該電路能自啟動。七．f=65Hz數(shù)字電子技術(shù)試卷答案5一、選擇題〔從每小題的四個備選答案中,選出一個正確答案,并將其號碼填在括號內(nèi),每小題2分,共20分1.④ 2.① 3.③ 4.④ 5.③6.②7.① 8.④ 9.④ 10.①二．判斷題〔20分1．〔×2．〔×3．〔×4．〔√5．〔√6．〔√7．〔√8．〔×9．〔×10．〔√三．簡答〔10分1．答：RS觸發(fā)器:JK觸發(fā)器:其中RS觸發(fā)器有約束方程,因為RS觸發(fā)器有不允許的輸入條件。2．證：右=左==右,證畢！四．用卡諾圖化簡〔10分①②五．〔15分根據(jù)圖1,可列出Y得真值表ABCY00000101001110010111011100010111由真值表可得Y得卡諾圖,化簡得六．〔10分解：根據(jù)數(shù)據(jù)選擇器的工作原理,由圖可得：七．〔15分解：電路狀態(tài)方程為：狀態(tài)圖如下：可見N=5,能自啟動。數(shù)字電子技術(shù)試卷參考答案〔06數(shù)制轉(zhuǎn)換〔１２答案：１、〔１００１０１１１２＝〔９７１６＝〔１５１１０２、〔８Ｃ１６＝〔１０００１１００２＝〔１４０１０３、〔127１０＝〔１１１１１１１２＝〔７Ｆ１６４、〔１１０１０１．１１８＝〔３５．Ｃ１６５、〔－１１０１Ｂ原碼＝〔１００１０反碼=<１００１１>補碼二、選擇填空題〔１２答案：1>d2>a3>a4>d5>d三、用卡諾圖化簡法將下列邏輯函數(shù)化為最簡與或形式〔１２答案：〔1、〔２、證明下列邏輯恒等式〔方法不限〔１２答案：用公式法或卡諾圖法以及其他方法均可。設(shè)計一位二進(jìn)制全減器邏輯電路?！玻保洞鸢福毫谐稣嬷当?得邏輯表達(dá)式〔并化簡,畫出邏輯電路圖。ＡＢＣＩＤＣＯ０００００１０１００１１１００１０１１１０１１１００１１１１０１１０００００１１上式ＣＯ可化簡：據(jù)上式用邏輯電路實現(xiàn)。六、分析如下時序電路的邏輯功能。〔２０答案：據(jù)邏輯圖寫出電路的驅(qū)動方程：求出狀態(tài)方程：３寫出輸出方程：Ｙ＝４>列出狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖或時序圖：Y000001010011100101110111001010011100101110000000000000115>從以上看出,每經(jīng)過７個時鐘信號以后電路的狀態(tài)循環(huán)變化一次；同時,每經(jīng)過７個時鐘脈沖作用后輸出端Ｙ輸出一個脈沖,所以,這是一個七進(jìn)制記數(shù)器,Ｙ端的輸出就是進(jìn)位。七、如圖所示,用555定時器接成的施密特觸發(fā)器電路中,試求：〔１６解：〔１ＶＴ＋＝<2/3>ＶＣＣ=8Ｖ,ＶＴ－＝<1/3>ＶＣＣ=4Ｖ,ΔＶＴ＝<１/3>ＶＣＣ=４Ｖ〔２ＶＴ＋＝ＶＣＯ＝５Ｖ,ＶＴ－＝ＶＣＯ/２＝２．5Ｖ,ΔＶＴ＝ＶＣＯ/２＝２．５數(shù)字電子技術(shù)試卷參考答案<07>數(shù)制轉(zhuǎn)換〔12答案：1、〔１１０１１０１２＝〔６Ｄ１６＝〔１０９１０2、〔３Ｄ．ＢＥ１６＝〔１１１１０１．１０１１１１１０２＝〔６１．７４２１８７１０3、〔２５．７１０＝〔１１００１．１０１１２＝〔１９．Ｂ１６4、〔０１０１１００００１１１８４２１ＢＣＤ＝〔１１１３８5、〔－００１０１Ｂ原碼＝〔１１１０１０反碼=<１１１０１１>補碼二、選擇填空題〔12答案：1>d2>d3>c4>b5>b三、用卡諾圖化簡法將下列邏輯函數(shù)化為最簡與或形式〔12答案：〔1、〔2、四、證明下列邏輯恒等式〔方法不限〔12答案：用公式法或卡諾圖法以及其他方法均可。五、分析下圖所示電路中當(dāng)A、Ｂ、Ｃ、Ｄ單獨一個改變狀態(tài)時是否存在競爭－冒險現(xiàn)象？如果存在,那么都發(fā)生在其它變量為何種取值的情況下？〔16答案：當(dāng)ＣＤ＝１,,即Ｃ＝１,Ｄ＝１,Ｂ＝０時,將出現(xiàn)競爭－冒險現(xiàn)象。當(dāng),即Ｃ＝０,Ｄ＝１,Ａ＝１時,將出現(xiàn)競爭－冒險現(xiàn)象。當(dāng),即Ｂ＝１,時,將出現(xiàn)競爭－冒險現(xiàn)象。當(dāng),即Ｃ＝１,即Ｃ＝１,Ａ、Ｂ不全為１時,將出現(xiàn)競爭－冒險現(xiàn)象。六、分析如下時序電路的邏輯功能,寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程,畫出電路的狀態(tài)轉(zhuǎn)換圖〔20。答案：１據(jù)邏輯圖寫出電路的驅(qū)動方程：求出狀態(tài)方程：３寫出輸出方程：Ｙ＝４>列出狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖：Ａ０００１１１１０００１／０１０／０００／１１１／０１１１／１００／０１０／００１／０５從狀態(tài)轉(zhuǎn)換圖可得出：該電路作為四進(jìn)制可控計數(shù)器使用。當(dāng)Ａ＝０時,是一個加法計數(shù)器,當(dāng)Ａ＝１時,是一個減法計數(shù)器。七、〔16解：ＶＴ＋＝<1+R1/R2>ＶＴＨ=<1+R1/R2>ＶＤＤ／２=3．７５ＶＶＴ－＝<1－R1/R2>ＶＴＨ=<1－R1/R2>ＶＤＤ／２=１．２５ＶΔＶＴ。＝ＶＴ＋－ＶＴ－＝２．５Ｖ?jǐn)?shù)字電子技術(shù)試卷參考答案<08>數(shù)制轉(zhuǎn)換〔１０：答案：1、〔１１．００１２＝〔３．２１６＝〔３．１２５１０2、〔８Ｆ．ＦＦ１６＝〔１０００１１１１．１１１１１１１１２＝〔１４３．９９６０９３７１０3、〔２５．７１０＝〔１１００１．１０１１２＝〔１９．Ｂ１６4、〔＋１０１１Ｂ原碼＝〔０１０１１反碼=<０１０１１>補碼5、〔－１０１０１０Ｂ原碼＝〔１０１０１０１反碼=<１０１０１１０>補碼二、選擇填空題〔１０答案：1>b2>c3>d4>a5>c三、判斷題：判斷下列說法是否正確,正確的打"√",錯誤的打"Χ"。〔１０答案：1>√2>Χ3>Χ4√5>√四、用卡諾圖化簡法將下列邏輯函數(shù)化為最簡與或形式〔１０答案：〔１、〔２、證明下列邏輯恒等式〔方法不限〔１５答案：用公式法或卡諾圖法以及其他方法證明均可。六、答案〔１５：設(shè)Ａ＝Ａ２、Ｂ＝Ａ１、Ｃ＝Ａ０,則畫出邏輯電路圖。七、分析如下時序電路的邏輯功能,寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程,畫出電路的狀態(tài)轉(zhuǎn)換圖?！玻玻按鸢福海睋?jù)邏輯圖寫出電路的驅(qū)動方程：求出狀態(tài)方程：寫出輸出方程：C＝列出狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖或時序圖：5>從以上看出,每經(jīng)過16個時鐘信號以后電路的狀態(tài)循環(huán)變化一次；同時,每經(jīng)過16個時鐘脈沖作用后輸出端C輸出一個脈沖,所以,這是一個十六進(jìn)制記數(shù)器,C端的輸出就是進(jìn)位。CPQ3Q2Q1Q0等效十進(jìn)制數(shù)C000000010001102001020……15111115016000000八、試敘述施密特觸發(fā)器的工作特點及主要用途。〔１０答案〔１０：輸入信號從低電平上升的過程中,電路狀態(tài)轉(zhuǎn)換時對應(yīng)的輸入電平,與輸入信號從高電平下降過程中對應(yīng)的輸入轉(zhuǎn)換電平不同。在電路狀態(tài)轉(zhuǎn)換時,由于電路內(nèi)部負(fù)反饋的存在,輸出電壓波形的邊沿很陡。主要用途：波形變換,脈沖整形,脈沖鑒幅。數(shù)字電子技術(shù)試卷參考答案<09>數(shù)制轉(zhuǎn)換<10>：１、〔１．０１０１１１１１２＝〔１．５Ｆ１６＝〔１．３