CMOS工藝流程圖剖面

CMOS工藝流程與MOS電路版圖舉例

1.CMOS工藝流程1)簡化N阱CMOS工藝演示flash2)清華工藝錄像：N阱硅柵CMOS工藝流程3)雙阱CMOS集成電路的工藝設(shè)計4)圖解雙阱硅柵CMOS制作流程2.典型N阱CMOS工藝的剖面圖3.SimplifiedCMOSProcessFlow4.MOS電路版圖舉例

1目前一頁\總數(shù)一百五十四頁\編于十一點

1)簡化N阱CMOS

工藝演示2目前二頁\總數(shù)一百五十四頁\編于十一點氧化層生長光刻1，刻N阱掩膜版氧化層P-SUB3目前三頁\總數(shù)一百五十四頁\編于十一點曝光光刻1，刻N阱掩膜版光刻膠掩膜版4目前四頁\總數(shù)一百五十四頁\編于十一點氧化層的刻蝕光刻1，刻N阱掩膜版5目前五頁\總數(shù)一百五十四頁\編于十一點N阱注入光刻1，刻N阱掩膜版6目前六頁\總數(shù)一百五十四頁\編于十一點形成N阱N阱P-SUB7目前七頁\總數(shù)一百五十四頁\編于十一點氮化硅的刻蝕光刻2，刻有源區(qū)掩膜版二氧化硅掩膜版N阱8目前八頁\總數(shù)一百五十四頁\編于十一點場氧的生長光刻2，刻有源區(qū)掩膜版二氧化硅氮化硅掩膜版N阱9目前九頁\總數(shù)一百五十四頁\編于十一點去除氮化硅光刻3，刻多晶硅掩膜版FOXN阱10目前十頁\總數(shù)一百五十四頁\編于十一點重新生長二氧化硅（柵氧）光刻3，刻多晶硅掩膜版柵氧場氧N阱11目前十一頁\總數(shù)一百五十四頁\編于十一點生長多晶硅光刻3，刻多晶硅掩膜版多晶硅N阱12目前十二頁\總數(shù)一百五十四頁\編于十一點刻蝕多晶硅光刻3，刻多晶硅掩膜版掩膜版N阱13目前十三頁\總數(shù)一百五十四頁\編于十一點刻蝕多晶硅光刻3，刻多晶硅掩膜版多晶硅N阱14目前十四頁\總數(shù)一百五十四頁\編于十一點P+離子注入光刻4，刻P+離子注入掩膜版掩膜版P+N阱15目前十五頁\總數(shù)一百五十四頁\編于十一點N+離子注入光刻5，刻N+離子注入掩膜版N+N阱16目前十六頁\總數(shù)一百五十四頁\編于十一點生長磷硅玻璃PSGPSGN阱17目前十七頁\總數(shù)一百五十四頁\編于十一點光刻接觸孔光刻6，刻接觸孔掩膜版P+N+N阱18目前十八頁\總數(shù)一百五十四頁\編于十一點刻鋁光刻7，刻Al掩膜版AlN阱19目前十九頁\總數(shù)一百五十四頁\編于十一點刻鋁VDDVoVSSN阱20目前二十頁\總數(shù)一百五十四頁\編于十一點光刻8，刻壓焊孔掩膜版鈍化層N阱21目前二十一頁\總數(shù)一百五十四頁\編于十一點2)清華工藝錄像N阱硅柵CMOS工藝流程22目前二十二頁\總數(shù)一百五十四頁\編于十一點初始氧化23目前二十三頁\總數(shù)一百五十四頁\編于十一點光刻1，刻N阱24目前二十四頁\總數(shù)一百五十四頁\編于十一點N阱形成N阱25目前二十五頁\總數(shù)一百五十四頁\編于十一點Si3N4淀積Si3N4緩沖用SiO2P-Si

SUBN阱26目前二十六頁\總數(shù)一百五十四頁\編于十一點光刻2，刻有源區(qū)，場區(qū)硼離子注入有源區(qū)有源區(qū)N阱27目前二十七頁\總數(shù)一百五十四頁\編于十一點場氧1N阱28目前二十八頁\總數(shù)一百五十四頁\編于十一點光刻3N阱29目前二十九頁\總數(shù)一百五十四頁\編于十一點場氧2N阱30目前三十頁\總數(shù)一百五十四頁\編于十一點柵氧化，開啟電壓調(diào)整柵氧化層N阱31目前三十一頁\總數(shù)一百五十四頁\編于十一點多晶硅淀積多晶硅柵氧化層N阱32目前三十二頁\總數(shù)一百五十四頁\編于十一點光刻4，刻NMOS管硅柵，

磷離子注入形成NMOS管N阱NMOS管硅柵用光刻膠做掩蔽33目前三十三頁\總數(shù)一百五十四頁\編于十一點光刻5，刻PMOS管硅柵，

硼離子注入及推進，形成PMOS管N阱PMOS管硅柵用光刻膠做掩蔽34目前三十四頁\總數(shù)一百五十四頁\編于十一點磷硅玻璃淀積N阱磷硅玻璃35目前三十五頁\總數(shù)一百五十四頁\編于十一點光刻6，刻孔、磷硅玻璃淀積回流（圖中有誤，沒刻出孔)N阱36目前三十六頁\總數(shù)一百五十四頁\編于十一點蒸鋁、光刻7，刻鋁、

光刻8，刻鈍化孔

（圖中展示的是刻鋁后的圖形）N阱VoVinVSSVDDP-SUB

磷注入硼注入磷硅玻璃PMOS管硅柵NMOS管硅柵37目前三十七頁\總數(shù)一百五十四頁\編于十一點離子注入的應(yīng)用38目前三十八頁\總數(shù)一百五十四頁\編于十一點39目前三十九頁\總數(shù)一百五十四頁\編于十一點N阱硅柵CMOS工藝流程40目前四十頁\總數(shù)一百五十四頁\編于十一點形成N阱初始氧化，形成緩沖層，淀積氮化硅層光刻1，定義出N阱反應(yīng)離子刻蝕氮化硅層N阱離子注入，先注磷31P+，后注砷75As+3)雙阱CMOS集成電路的工藝設(shè)計Psub.〈100〉磷31P+砷75As+41目前四十一頁\總數(shù)一百五十四頁\編于十一點形成P阱在N阱區(qū)生長厚氧化層，其它區(qū)域被氮化硅層保護而不會被氧化去掉光刻膠及氮化硅層P阱離子注入，注硼N阱Psub.〈100〉42目前四十二頁\總數(shù)一百五十四頁\編于十一點推阱退火驅(qū)入，雙阱深度約1.8μm去掉N阱區(qū)的氧化層N阱P阱43目前四十三頁\總數(shù)一百五十四頁\編于十一點形成場隔離區(qū)生長一層薄氧化層淀積一層氮化硅光刻2場隔離區(qū)，非隔離區(qū)被光刻膠保護起來反應(yīng)離子刻蝕氮化硅場區(qū)硼離子注入以防止場開啟熱生長厚的場氧化層去掉氮化硅層44目前四十四頁\總數(shù)一百五十四頁\編于十一點閾值電壓調(diào)整注入光刻3，VTP調(diào)整注入光刻4，VTN調(diào)整注入光刻膠31P+11B+45目前四十五頁\總數(shù)一百五十四頁\編于十一點形成多晶硅柵（柵定義）生長柵氧化層淀積多晶硅

光刻5，刻蝕多晶硅柵N阱P阱46目前四十六頁\總數(shù)一百五十四頁\編于十一點形成硅化物淀積氧化層反應(yīng)離子刻蝕氧化層，形成側(cè)壁氧化層（spacer,sidewall）淀積難熔金屬Ti或Co等低溫退火，形成C-47相的TiSi2或CoSi去掉氧化層上的沒有發(fā)生化學(xué)反應(yīng)的Ti或Co高溫退火，形成低阻穩(wěn)定的TiSi2或CoSi247目前四十七頁\總數(shù)一百五十四頁\編于十一點形成N管源漏區(qū)光刻6，利用光刻膠將PMOS區(qū)保護起來離子注入磷或砷，形成N管源漏區(qū)形成P管源漏區(qū)光刻7，利用光刻膠將NMOS區(qū)保護起來離子注入硼，形成P管源漏區(qū)48目前四十八頁\總數(shù)一百五十四頁\編于十一點形成接觸孔化學(xué)氣相淀積BPTEOS硼磷硅玻璃層退火和致密光刻8，接觸孔版反應(yīng)離子刻蝕磷硅玻璃，形成接觸孔49目前四十九頁\總數(shù)一百五十四頁\編于十一點形成第一層金屬淀積金屬鎢(W)，形成鎢塞50目前五十頁\總數(shù)一百五十四頁\編于十一點形成第一層金屬淀積金屬層，如Al-Si、Al-Si-Cu合金等光刻9，第一層金屬版，定義出連線圖形反應(yīng)離子刻蝕金屬層，形成互連圖形51目前五十一頁\總數(shù)一百五十四頁\編于十一點形成穿通接觸孔化學(xué)氣相淀積PETEOS,等離子增強正硅酸四乙酯熱分解PlasmaEnhancedTEOS：tetraethylorthosilicate[Si-(OC2H5)4]

--通過化學(xué)機械拋光進行平坦化光刻穿通接觸孔版反應(yīng)離子刻蝕絕緣層，形成穿通接觸孔形成第二層金屬淀積金屬層，如Al-Si、Al-Si-Cu合金等光刻10，第二層金屬版，定義出連線圖形反應(yīng)離子刻蝕，形成第二層金屬互連圖形正硅酸乙脂（TEOS）分解650～750℃52目前五十二頁\總數(shù)一百五十四頁\編于十一點合金形成鈍化層在低溫條件下(小于300℃)淀積氮化硅光刻11，鈍化版刻蝕氮化硅，形成鈍化圖形測試、封裝，完成集成電路的制造工藝CMOS集成電路采用(100)晶向的硅材料53目前五十三頁\總數(shù)一百五十四頁\編于十一點4)圖解雙阱硅柵CMOS制作流程54目前五十四頁\總數(shù)一百五十四頁\編于十一點首先進行表面清洗，去除wafer表面的保護層和

雜質(zhì)，三氧化二鋁必須以高速粒子撞擊，并

用化學(xué)溶液進行清洗。甘油甘油55目前五十五頁\總數(shù)一百五十四頁\編于十一點

然后在表面氧化二氧化硅膜以減小后一步氮化硅對晶圓的表面應(yīng)力。

涂覆光阻(完整過程包括，甩膠→預(yù)烘→曝光→顯影→后烘→腐蝕→去除光刻膠)。其中二氧化硅以氧化形成，氮化硅LPCVD沉積形成(以氨、硅烷、乙硅烷反應(yīng)生成)。56目前五十六頁\總數(shù)一百五十四頁\編于十一點光刻技術(shù)去除不想要的部分，此步驟為定出P型阱區(qū)域。(所謂光刻膠就是對光或電子束敏感且耐腐蝕能力強的材料，常用的光阻液有S1813,AZ5214等)。光刻膠的去除可以用臭氧燒除也可用專用剝離液。氮化硅用180℃的磷酸去除或含CF4氣體的等離子刻蝕(RIE)。

57目前五十七頁\總數(shù)一百五十四頁\編于十一點

在P阱區(qū)域植入硼(+3)離子，因硅為+4價，所以形成空洞，呈正電荷狀態(tài)。(離子植入時與法線成7度角，以防止發(fā)生溝道效應(yīng)，即離子不與原子碰撞而直接打入)。每次離子植入后必須進行退火處理，以恢復(fù)晶格的完整性。(但高溫也影響到已完成工序所形成的格局)。

58目前五十八頁\總數(shù)一百五十四頁\編于十一點LOCOS(local

oxidation

of

silicon)選擇性氧化：濕法氧化二氧化硅層，因以氮化硅為掩模會出現(xiàn)鳥嘴現(xiàn)象，

影響尺寸的控制。二氧化硅層在向上生成的同時也向下移動，為膜厚的0.44倍，所以在去除二氧化硅層后，出現(xiàn)表面臺階現(xiàn)象。濕法氧化快于干法氧化，因OH基在硅中的擴散速度高于O2。硅膜越厚所需時間越長。

59目前五十九頁\總數(shù)一百五十四頁\編于十一點去除氮化硅和表面二氧化硅層。露出N型阱區(qū)

域。(上述中曝光技術(shù)光罩與基片的距離分為接觸式、接近式和投影式曝光三種，常用投影式又分為等比和微縮式。曝光會有清晰度和分辯率，所以考慮到所用光線及波長、基片表面平坦度、套刻精度、膨脹系數(shù)等)。

60目前六十頁\總數(shù)一百五十四頁\編于十一點離子植入磷離子(+5)，所以出現(xiàn)多余電子，呈現(xiàn)負電荷狀態(tài)。電荷移動速度高于P型約0.25倍。以緩沖氫氟酸液去除二氧化硅層。

61目前六十一頁\總數(shù)一百五十四頁\編于十一點在表面重新氧化生成二氧化硅層，LPCVD沉積

氮化硅層，以光阻定出下一步的field

oxide區(qū)域。

62目前六十二頁\總數(shù)一百五十四頁\編于十一點在上述多晶硅層外圍，氧化二氧化硅層以作為保護。涂布光阻，以便利用光刻技術(shù)進行下一步的工序。

63目前六十三頁\總數(shù)一百五十四頁\編于十一點

形成NMOS，以砷離子進行植入形成源漏極。

此工序在約1000℃中完成，不能采用鋁柵極工藝，因鋁不能耐高溫，此工藝也稱為自對準(zhǔn)工藝。砷離子的植入也降低了多晶硅的電阻率(塊約為30歐姆)。還采用在多晶硅上沉積高熔點金屬材料的硅化物(MoSi2、WSi2、TiSi2等)，形成多層結(jié)構(gòu)

64目前六十四頁\總數(shù)一百五十四頁\編于十一點以類似的方法，形成PMOS，植入硼(+3)離子。(后序中的PSG或BPSG能很好的穩(wěn)定能動鈉離子，以保證MOS電壓穩(wěn)定)。65目前六十五頁\總數(shù)一百五十四頁\編于十一點

后序中的二氧化硅層皆是化學(xué)反應(yīng)沉積而成，其中加入PH3形成PSG(phospho-silicate-glass)，加入B2H6形成BPSG(boro-phospho-silicate-glass)以平坦表面。所謂PECVD(plasma

enhanced

CVD)在普通CVD反應(yīng)空間導(dǎo)入電漿(等離子)，使氣體活化以降低反應(yīng)溫度)。

66目前六十六頁\總數(shù)一百五十四頁\編于十一點67目前六十七頁\總數(shù)一百五十四頁\編于十一點

光刻技術(shù)定出孔洞，以濺射法或真空蒸發(fā)法，依次沉積鈦+氮化鈦+鋁+氮化鈦等多層金屬。(其中還會考慮到鋁的表面氧化和氯化物的影響)。由于鋁硅固相反應(yīng)，特別對淺的PN結(jié)難以形成漏電流(leak

current)小而穩(wěn)定的接觸，為此使用TiN等材料，以抑制鋁硅界面反應(yīng)，并有良好的歐姆，這種材料也稱為勢壘金屬(barrier

metal)。

68目前六十八頁\總數(shù)一百五十四頁\編于十一點

RIE刻蝕出布線格局。以類似的方法沉積第二層金屬，以二氧化硅絕緣層和介電層作為層間保

護和平坦表面作用。

69目前六十九頁\總數(shù)一百五十四頁\編于十一點為滿足歐姆接觸要求，布線工藝是在含有5~10%氫的氮氣中，在400~500℃溫度下熱處理15~30分鐘(也稱成形forming)，以使鋁和硅合金化。最后還要定出PAD接觸窗，以便進行bonding工作。(上述形成的薄膜厚度的計算可采用光學(xué)衍射、傾斜研磨、四探針法等方法測得)。

70目前七十頁\總數(shù)一百五十四頁\編于十一點71目前七十一頁\總數(shù)一百五十四頁\編于十一點

2.典型P阱CMOS工藝的剖面圖源硅柵漏薄氧化層金屬場氧化層p-阱n-襯底（FOX）低氧72目前七十二頁\總數(shù)一百五十四頁\編于十一點CMOSprocessp+p+p-73目前七十三頁\總數(shù)一百五十四頁\編于十一點Process(Inverter)p-subP-diffusionN-diffusionPolysiliconMetalLegendofeachlayercontactN-wellGND低氧場氧p-subp+InVDDSGDDGS圖例74目前七十四頁\總數(shù)一百五十四頁\編于十一點LayoutandCross-SectionViewofInverterInTopVieworLayoutCross-SectionViewP-diffusionN-diffusionPolysiliconMetalLegendofeachlayercontactVDDGNDGNDOutVDDInverterInOutN-well圖例75目前七十五頁\總數(shù)一百五十四頁\編于十一點Processfieldoxidefieldoxidefieldoxide76目前七十六頁\總數(shù)一百五十四頁\編于十一點3.SimplifiedCMOSProcessFlowCreaten-wellandactiveregionsGrowgateoxide(thinoxide)Depositandpatternpoly-siliconlayerImplantsourceanddrainregions,substratecontactsCreatecontactwindows,depositandpatternmetallayers77目前七十七頁\總數(shù)一百五十四頁\編于十一點N-well,ActiveRegion,GateOxideCrossSectionn-wellTopViewSGDDGSMetalMetalMetalPolysiliconn+p+VDDVSSpMOSFETnMOSFET78目前七十八頁\總數(shù)一百五十四頁\編于十一點Poly-siliconLayer

TopViewCross-Section79目前七十九頁\總數(shù)一百五十四頁\編于十一點N+andP+RegionsTopViewOhmiccontactsCross-Section80目前八十頁\總數(shù)一百五十四頁\編于十一點SiO2UponDevice&ContactEtchingTopViewCross-Section81目前八十一頁\總數(shù)一百五十四頁\編于十一點MetalLayer–byMetalEvaporationTopViewCross-Section82目前八十二頁\總數(shù)一百五十四頁\編于十一點ACompleteCMOSInverterTopViewCross-Section83目前八十三頁\總數(shù)一百五十四頁\編于十一點DiffusionSiO2FETPolysilicon84目前八十四頁\總數(shù)一百五十四頁\編于十一點Transistor-LayoutDiffusionPolysilicon85目前八十五頁\總數(shù)一百五十四頁\編于十一點layersN-DiffusionPoly-siliconMetal1Metal2SiO2SiO2SiO2P-Diffusion86目前八十六頁\總數(shù)一百五十四頁\編于十一點ViaandContactsDiffusionMetal2SiO2SiO2PolysiliconMetal-DiffContactMetal-PolyContactSiO2ViaMetal187目前八十七頁\總數(shù)一百五十四頁\編于十一點InverterExampleMetal-nDiffContactMetal-PolyContactViaVDDGNDVDDMetal2Metal1Metal-nDiffContactGND88目前八十八頁\總數(shù)一百五十四頁\編于十一點4.MOS電路版圖舉例1)鋁柵CMOS電路版圖設(shè)計規(guī)則2)鋁柵、硅柵MOS器件的版圖3)鋁柵工藝CMOS版圖舉例4)硅柵工藝MOS電路版圖舉例5)P阱硅柵單層鋁布線CMOS集成電路的工藝過程6)CMOSIC版圖設(shè)計技巧

7)CMOS反相器版圖流程89目前八十九頁\總數(shù)一百五十四頁\編于十一點1)鋁柵CMOS電路版圖設(shè)計規(guī)則90目前九十頁\總數(shù)一百五十四頁\編于十一點

該圖的說明a溝道長度3λbGS/GD覆蓋λcp+，n+最小寬度3λdp+，n+最小間距3λep阱與n+區(qū)間距2λf孔距擴散區(qū)最小間距2λgAl覆蓋孔λ孔2λ×3λ或3λ×3λhAl柵跨越p+環(huán)λiAl最小寬度4λjAl最小間距3λp+Al1n+91目前九十一頁\總數(shù)一百五十四頁\編于十一點2)鋁柵、硅柵MOS器件的版圖硅柵MOS器件鋁柵MOS器件92目前九十二頁\總數(shù)一百五十四頁\編于十一點Source/Drain:Photomask(darkfield)ClearGlassChromiumCrossSection鋁柵MOS工藝掩膜版的說明93目前九十三頁\總數(shù)一百五十四頁\編于十一點Gate:Photomask(darkfield)ClearGlassChromiumCrossSection94目前九十四頁\總數(shù)一百五十四頁\編于十一點Contacts:Photomask(darkfield)ClearGlassChromiumCrossSection95目前九十五頁\總數(shù)一百五十四頁\編于十一點MetalInterconnects:Photomask(lightfield)ChromiumClearGlassCrossSection96目前九十六頁\總數(shù)一百五十四頁\編于十一點硅柵硅柵MOS器件工藝的流程

Process(1)刻有源區(qū)正膠97目前九十七頁\總數(shù)一百五十四頁\編于十一點Process(2)刻多晶硅與自對準(zhǔn)摻雜Self-AlignDoping98目前九十八頁\總數(shù)一百五十四頁\編于十一點Process(3)刻接觸孔、反刻鋁

fieldoxide(FOX)metal-polyinsulatorthinoxide99目前九十九頁\總數(shù)一百五十四頁\編于十一點

3)鋁柵工藝CMOS反相器版圖舉例

圖2為鋁柵CMOS反相器版圖示意圖?？梢姡瑸榱朔乐辜纳鷾系酪约皃管、n管的相互影響，采用了保護環(huán)或隔離環(huán)：對n溝器件用p+環(huán)包圍起來，p溝器件用n+環(huán)隔離開，p+、n+環(huán)都以反偏形式接到地和電源上，消除兩種溝道間漏電的可能。

100目前一百頁\總數(shù)一百五十四頁\編于十一點圖2鋁柵CMOS反相器版圖示意圖版圖分解：刻P阱2.刻P+區(qū)/保護環(huán)3.刻n+區(qū)/保護帶4.刻柵、預(yù)刻接觸孔5.刻接觸孔6.刻Al7.刻純化孔P+區(qū)保護環(huán)n+區(qū)/保護帶101目前一百零一頁\總數(shù)一百五十四頁\編于十一點3版圖分解：1.刻P阱2.刻P+區(qū)/環(huán)3.刻n+區(qū)4.刻柵、預(yù)刻接觸孔5.刻接觸孔6.刻Al7.刻純化孔102目前一百零二頁\總數(shù)一百五十四頁\編于十一點4版圖分解：1.刻P阱2.刻P+區(qū)/環(huán)3.刻n+區(qū)4.刻柵、預(yù)刻接觸孔5.刻接觸孔6.刻Al7.刻純化孔103目前一百零三頁\總數(shù)一百五十四頁\編于十一點4)硅柵MOS版圖舉例E/ENMOS反相器

刻有源區(qū)

刻多晶硅柵刻NMOS管S、D

刻接觸孔

反刻Al圖5E/ENMOS反相器版圖示意圖104目前一百零四頁\總數(shù)一百五十四頁\編于十一點E/DNMOS反相器刻有源區(qū)刻耗盡注入?yún)^(qū)刻多晶硅柵刻NMOS管S、D刻接觸孔反刻Al圖6E/DNMOS反相器版圖105目前一百零五頁\總數(shù)一百五十四頁\編于十一點制備耗盡型MOS管

在MOS集成電路中，有些設(shè)計需要采用耗盡型MOS管，這樣在MOS工藝過程中必須加一塊光刻掩膜版，其目的是使非耗盡型MOS管部分的光刻膠不易被刻蝕，然后通過離子注入和退火、再分布工藝，改變耗盡型MOS管區(qū)有源區(qū)的表面濃度，使MOS管不需要柵電壓就可以開啟工作。然后采用干氧－濕氧－干氧的方法進行場氧制備，其目的是使除有源區(qū)部分之外的硅表面生長一層較厚的SiO2層，防止寄生MOS管的形成。106目前一百零六頁\總數(shù)一百五十四頁\編于十一點硅柵CMOS與非門版圖舉例

刻P阱刻p+環(huán)刻n+環(huán)刻有源區(qū)刻多晶硅柵刻PMOS管S、D刻NMOS管S、D刻接觸孔反刻Al圖7硅柵CMOS與非門版圖107目前一百零七頁\總數(shù)一百五十四頁\編于十一點8108目前一百零八頁\總數(shù)一百五十四頁\編于十一點硅柵P阱CMOS反相器版圖設(shè)計舉例5.刻NMOS管S、D6.刻接觸孔7.反刻Al(W/L)p=3(W/L)n1.刻P阱2.刻有源區(qū)3.刻多晶硅柵4.刻PMOS管S、D109目前一百零九頁\總數(shù)一百五十四頁\編于十一點1.刻P阱2.刻有源區(qū)3.刻多晶硅柵110目前一百一十頁\總數(shù)一百五十四頁\編于十一點4.刻PMOS管S、D5.刻NMOS管S、D111目前一百一十一頁\總數(shù)一百五十四頁\編于十一點VDDVoViVss7.反刻Al6.刻接觸孔VDDViVssVo112目前一百一十二頁\總數(shù)一百五十四頁\編于十一點光刻1與光刻2套刻光刻2與光刻3套刻113目前一百一十三頁\總數(shù)一百五十四頁\編于十一點光刻3與光刻4套刻光刻膠保護光刻4與光刻5套刻光刻膠保護刻PMOS管S、D刻NMOS管S、DDDSS114目前一百一十四頁\總數(shù)一百五十四頁\編于十一點光刻5與光刻6套刻VDDViVssVo光刻6與光刻7套刻VDDViVDDVoViVssVDDViVssVo115目前一百一十五頁\總數(shù)一百五十四頁\編于十一點ViVoT2W/L=3/1T1W/L=1/1PolyDiffAlconP阱ViVssVoVDD116目前一百一十六頁\總數(shù)一百五十四頁\編于十一點5)P阱硅柵單層鋁布線CMOS的工藝過程

下面以光刻掩膜版為基準(zhǔn)，先描述一個P阱硅柵單層鋁布線CMOS集成電路的工藝過程的主要步驟，用以說明如何在CMOS工藝線上制造CMOS集成電路。（見教材第7--9頁，圖1.12）117目前一百一十七頁\總數(shù)一百五十四頁\編于十一點CMOS集成電路工藝

--以P阱硅柵CMOS為例1、光刻I---阱區(qū)光刻，刻出阱區(qū)注入孔N-SiSiO2118目前一百一十八頁\總數(shù)一百五十四頁\編于十一點2、阱區(qū)注入及推進，形成阱區(qū)N-subP-well119目前一百一十九頁\總數(shù)一百五十四頁\編于十一點3、去除SiO2，長薄氧，長Si3N4N-subP-wellSi3N4薄氧120目前一百二十頁\總數(shù)一百五十四頁\編于十一點4、光II---有源區(qū)光刻，刻出PMOS管、NMOS管的源、柵和漏區(qū)N-SiP-wellSi3N4121目前一百二十一頁\總數(shù)一百五十四頁\編于十一點5、光III---N管場區(qū)光刻，N管場區(qū)注入孔，以提高場開啟，減少閂鎖效應(yīng)及改善阱的接觸。光刻膠N-SiP-B+122目前一百二十二頁\總數(shù)一百五十四頁\編于十一點6、長場氧，漂去SiO2及Si3N4，然后長柵氧。N-SiP-123目前一百二十三頁\總數(shù)一百五十四頁\編于十一點7、光Ⅳ---p管場區(qū)光刻（用光I的負版），p管場區(qū)注入，調(diào)節(jié)PMOS管的開啟電壓，然后生長多晶硅。N-SiP-B+124目前一百二十四頁\總數(shù)一百五十四頁\編于十一點8、光Ⅴ---多晶硅光刻，形成多晶硅柵及多晶硅電阻多晶硅N-SiP-125目前一百二十五頁\總數(shù)一百五十四頁\編于十一點9、光ⅤI---P+區(qū)光刻，刻去P管上的膠。P+區(qū)注入，形成PMOS管的源、漏區(qū)及P+保護環(huán)（圖中沒畫出P+保護環(huán)）。N-SiP-B+126目前一百二十六頁\總數(shù)一百五十四頁\編于十一點10、光Ⅶ---N管場區(qū)光刻，刻去N管上的膠。N管場區(qū)注入，形成NMOS的源、漏區(qū)及N+保護環(huán)（圖中沒畫出）。光刻膠N-SiP-As127目前一百二十七頁\總數(shù)一百五十四頁\編于十一點11、長PSG（磷硅玻璃）。PSGN-SiP+P-P+N+N+128目前一百二十八頁\總數(shù)一百五十四頁\編于十一點12、光刻Ⅷ---引線孔光刻。PSGN-SiP+P-P+N+N+129目前一百二十九頁\總數(shù)一百五十四頁\編于十一點13、光刻Ⅸ---引線孔光刻（反刻Al）。PSGN-SiP+P-P+N+N+VDDINOUTPNSDDSAl130目前一百三十頁\總數(shù)一百五十四頁\編于十一點8.7RS觸發(fā)器p.154特性表實際上是一種特殊的真值表，它對觸發(fā)器的描述十分具體。這種真值表的輸入變量（自變量）除了數(shù)據(jù)輸入外，還有觸發(fā)器的初態(tài)，而輸出變量（因變量）則是觸發(fā)器的次態(tài)。特性方程是從特性表歸納出來的，比較簡潔；狀態(tài)轉(zhuǎn)換圖這種描述方法則很直觀。？？131目前一百三十一頁\總數(shù)一百五十四頁\編于十一點132目前一百三十二頁\總數(shù)一百五十四頁\編于十一點MR,PMR,N圖例：實線：擴散區(qū)，虛線：鋁，陰影線：多晶硅、黑方塊：引線孔N阱133目前一百三十三頁\總數(shù)一百五十四頁\編于十一點

6)CMOSIC版圖設(shè)計技巧

1、布局要合理（1）引出端分布是否便于使用或與其他相關(guān)電路兼容，是否符合管殼引出線排列要求。（2）特殊要求的單元是否安排合理，如p阱與p管漏源p+區(qū)離遠一些，使pnp，抑制Latch-up，尤其是輸出級更應(yīng)注意。（3）布局是否緊湊，以節(jié)約芯片面積，一般盡可能將各單元設(shè)計成方形。（4）考慮到熱場對器件工作的影響，應(yīng)注意電路溫度分布是否合理。

134目前一百三十四頁\總數(shù)一百五十四頁\編于十一點2、單元配置恰當(dāng)（1）芯片面積降低10%，管芯成品率/圓片可提高1520%。（2）多用并聯(lián)形式，如或非門，少用串聯(lián)形式，如與非門。（3）大跨導(dǎo)管采用梳狀或馬蹄形，小跨導(dǎo)管采用條狀圖形，使圖形排列盡可能規(guī)整。135目前一百三十五頁\總數(shù)一百五十四頁\編于十一點3、布線合理

布線面積往往為其電路元器件總面積的幾倍，在多層布線中尤為突出。擴散條/多晶硅互連多為垂直方向，金屬連線為水平方向，電源地線采用金屬線，與其他金屬線平行。長連線選用金屬。多晶硅穿過Al線下面時，長度盡可能短，以降低寄生電容。注意VDD、VSS布線，連線要有適當(dāng)?shù)膶挾?。容易引起“串?dāng)_”的布線（主要為傳送不同信號的連線），一定要遠離，不可靠攏平行排列。136目前一百三十六頁\總數(shù)一百五十四頁\編于十一點4、CMOS電路版圖設(shè)計對布線和接觸孔的特殊要求（1）為抑制Latchup，要特別注意合理布置電源接觸孔和VDD引線，減小橫向電流密度和橫向電阻RS、RW。采用接襯底的環(huán)行VDD布線。增多VDD、VSS接觸孔，加大接觸面積，增加連線牢固性。對每一個VDD孔，在相鄰阱中配以對應(yīng)的VSS接觸孔，以增加并行電流通路。盡量使VDD、VSS接觸孔的長邊相互平行。接VDD的孔盡可能離阱近一些。接VSS的孔盡可能安排在阱的所有邊上（P阱）。137目前一百三十七頁\總數(shù)一百五十四頁\編于十一點（2）盡量不要使多晶硅位于p+區(qū)域上多晶硅大多用n+摻雜，以獲得較低的電阻率。若多晶硅位于p+區(qū)域，在進行p+摻雜時多晶硅已存在，同時對其也進行了摻雜——導(dǎo)致雜質(zhì)補償，使多晶硅。（3）金屬間距應(yīng)留得較大一些（3或4）因為，金屬對光得反射能力強，使得光刻時難以精確分辨金屬邊緣。應(yīng)適當(dāng)留以裕量。138目前一百三十八頁\總數(shù)一百五十四頁\編于十一點5、雙層金屬布線時的優(yōu)化方案（1）全局電源線、地線和時鐘線用第二層金屬線。（2）電源支線和信號線用第一層金屬線（兩層金屬之間用通孔連接）。（3）盡可能使兩層金屬互相垂直，減小交疊部分得面積。139目前一百三十九頁\總數(shù)一百五十四頁\編于十一點7)CMOS反相器版圖流程140目前一百四十頁\總數(shù)一百五十四頁\編于十一點NwellPwell

CMOS反相器版圖流程(1)1.阱——做N阱和P阱封閉圖形，窗口注入形成P管和N管的襯底141目前一百四十一頁\總數(shù)一百五十四頁\編于十一點Ndiffusion

CMOS反相器版圖流程(2)2.有源區(qū)——做晶體管的區(qū)域（G、D、S、B區(qū))，封閉圖形處是氮化硅掩蔽層，該處不會長場氧化層142目前一百四十二頁\總數(shù)一百五十四頁\編于十一點Pdiffusion

CMOS反相器版圖流程(2)2.有源區(qū)——做晶體管的區(qū)域（G、D、S、B區(qū))，封閉圖形處是氮化硅掩蔽層，該處不會長場氧化層143目前一百四十三頁\總數(shù)一百五十四頁\編于十一點Polygate

CMOS反相器版