第七章半導(dǎo)體存儲(chǔ)器

第七章半導(dǎo)體存儲(chǔ)器第一頁，共四十七頁，編輯于2023年，星期一重點(diǎn)難點(diǎn)電路的結(jié)構(gòu)特點(diǎn)、地址與數(shù)據(jù)的對(duì)應(yīng)關(guān)系重點(diǎn)：

內(nèi)部詳細(xì)結(jié)構(gòu)、物理過程（非重點(diǎn)）存儲(chǔ)器容量的擴(kuò)展分類、特點(diǎn)、應(yīng)用場(chǎng)合難點(diǎn)：第七章半導(dǎo)體存儲(chǔ)器產(chǎn)生組合邏輯函數(shù)第二頁，共四十七頁，編輯于2023年，星期一

半導(dǎo)體存儲(chǔ)器是一種能存儲(chǔ)大量二值數(shù)字信息的大規(guī)模集成電路，是現(xiàn)代數(shù)字系統(tǒng)特別是計(jì)算機(jī)中的重要組成部分。半導(dǎo)體存儲(chǔ)器ROMEPROM快閃存儲(chǔ)器PROME2PROM掩膜ROM可編程ROMRAMSRAMDRAM按存取方式來分7.1概述按制造工藝來分半導(dǎo)體存儲(chǔ)器雙極型MOS型第三頁，共四十七頁，編輯于2023年，星期一對(duì)存儲(chǔ)器的操作通常分為兩類：寫——即把信息存入存儲(chǔ)器的過程。讀——即從存儲(chǔ)器中取出信息的過程。兩個(gè)重要技術(shù)指標(biāo)存儲(chǔ)容量——存儲(chǔ)器能存放二值信息的多少。單位是位或比特（bit）。1K=210=1024，1M=210K=220。存儲(chǔ)時(shí)間——存儲(chǔ)器讀出（或?qū)懭耄?shù)據(jù)的時(shí)間。一般用讀（或?qū)懀┲芷趤肀硎?。第四頁，共四十七頁，編輯?023年，星期一7.2.1掩膜只讀存儲(chǔ)器（ROM）②存儲(chǔ)的數(shù)據(jù)不會(huì)因斷電而消失，具有非易失性。特點(diǎn)：①只能讀出，不能寫入；1、ROM的基本結(jié)構(gòu)ROM主要由地址譯碼器、存儲(chǔ)矩陣和輸出緩沖器三部分組成。7.2只讀存儲(chǔ)器（ROM）掩模ROM：廠家把數(shù)據(jù)“固化”在存儲(chǔ)器中，用戶無法進(jìn)行任何修改。適合大量生產(chǎn)，簡(jiǎn)單，便宜，非易失性，使用時(shí)，只能讀出，不能寫入。第五頁，共四十七頁，編輯于2023年，星期一ROM的基本結(jié)構(gòu)字線位線

存儲(chǔ)單元可以由二極管、雙極型三極管或者M(jìn)OS管構(gòu)成。每個(gè)存儲(chǔ)單元可存儲(chǔ)1位二值信息（“0”或“1”）。

按“字”存放、讀取數(shù)據(jù)，每個(gè)“字”由若干個(gè)存儲(chǔ)單元組成，即包含若干“位”。字的位數(shù)稱為“字長(zhǎng)”。

每當(dāng)給定一組輸入地址時(shí)，譯碼器選中某一條輸出字線Wi，該字線對(duì)應(yīng)存儲(chǔ)矩陣中的某個(gè)“字”，并將該字中的m位信息通過位線送至輸出緩沖器進(jìn)行輸出。存儲(chǔ)器的容量＝字?jǐn)?shù)×位數(shù)＝2n×m位第六頁，共四十七頁，編輯于2023年，星期一2、二極管ROM第七頁，共四十七頁，編輯于2023年，星期一地址譯碼器實(shí)現(xiàn)地址碼的與運(yùn)算，每條字線對(duì)應(yīng)一個(gè)最小項(xiàng)。地址譯碼器第八頁，共四十七頁，編輯于2023年，星期一存儲(chǔ)矩陣實(shí)現(xiàn)字線的或運(yùn)算存儲(chǔ)矩陣第九頁，共四十七頁，編輯于2023年，星期一ROM的數(shù)據(jù)表地址數(shù)據(jù)A1A0D3D2D1D0000110110101101101001110制作芯片時(shí)，若在某個(gè)字中的某一位存入“1”，則在該字的字線與位線之間接入二極管，反之，就不接二極管。第十頁，共四十七頁，編輯于2023年，星期一3、MOS管ROM地址數(shù)據(jù)A1A0D3D2D1D0000110110101101101001110ROM的點(diǎn)陣圖“1”“0”第十一頁，共四十七頁，編輯于2023年，星期一一次性可編程ROM（PROM）：出廠時(shí)，存儲(chǔ)內(nèi)容全為1，用戶可根據(jù)自己的需要進(jìn)行編程，但只能編程一次?？傮w結(jié)構(gòu)與掩模ROM一樣，但存儲(chǔ)單元不同。7.2.2可編程的只讀存儲(chǔ)器ROM的編程是指將信息存入ROM的過程。UCC字線Wi位線Di熔絲熔絲型PROM的存儲(chǔ)單元第十二頁，共四十七頁，編輯于2023年，星期一第十三頁，共四十七頁，編輯于2023年，星期一W0D70AWARVCC11、數(shù)據(jù)寫入例：將W0=01111111寫入①輸入地址碼0000，使W0=1，(選中該組存儲(chǔ)單元)②在D7端加高壓脈沖(20V)，使穩(wěn)壓管DZ導(dǎo)通，寫入放大器AW導(dǎo)通，輸出呈低電平、低內(nèi)阻狀態(tài)，有大電流流過熔斷絲，將其熔斷。I大2、數(shù)據(jù)讀出輸入地址碼0000，使W0=1，數(shù)據(jù)端不加電壓，AR工作，輸出數(shù)據(jù)讀出時(shí)，AR輸出的5V高電平不足以使DZ導(dǎo)通，AW不工作工作原理只能寫入一次，不能滿足經(jīng)常修改存儲(chǔ)內(nèi)容的需要第十四頁，共四十七頁，編輯于2023年，星期一7.2.3可擦除的可編程只讀存儲(chǔ)器（EPROM）一、紫外線擦除可編程ROM（UVEPROM）總體結(jié)構(gòu)與掩模ROM一樣，但存儲(chǔ)單元不同.UVEPROM采用浮柵技術(shù)，可通過紫外線照射而被擦除，可重復(fù)擦除上萬次。第十五頁，共四十七頁，編輯于2023年，星期一第十六頁，共四十七頁，編輯于2023年，星期一第十七頁，共四十七頁，編輯于2023年，星期一FlashMemory也是采用浮柵型MOS管，存儲(chǔ)器中數(shù)據(jù)的擦除和寫入是分開進(jìn)行的，數(shù)據(jù)寫入方式與EPROM相同，一般一只芯片可以擦除/寫入100萬次以上。E2PROM也是采用浮柵技術(shù)，用電擦除，可重復(fù)擦寫100次，并且擦除的速度要快的多。E2PROM的電擦除過程就是改寫過程，它具有ROM的非易失性，又具備類似RAM的功能，可以隨時(shí)改寫。二、電可擦除可編程ROM（E2PROM）三、快閃存儲(chǔ)器（FlashMemory）第十八頁，共四十七頁，編輯于2023年，星期一

7.3隨機(jī)存取存儲(chǔ)器（RAM）②斷電后存儲(chǔ)的數(shù)據(jù)隨之消失，具有易失性。特點(diǎn)：①可隨時(shí)讀出，也可隨時(shí)寫入數(shù)據(jù)；根據(jù)存儲(chǔ)單元工作原理不同，分為靜態(tài)RAM和動(dòng)態(tài)RAM靜態(tài)SRAM:

優(yōu)點(diǎn):數(shù)據(jù)由觸發(fā)器記憶，只要不斷電，數(shù)據(jù)就能永久保存缺點(diǎn):存儲(chǔ)單元所用的管子數(shù)目多,功耗大,集成度受到限制動(dòng)態(tài)DRAM:優(yōu)點(diǎn):存儲(chǔ)單元所用的管子數(shù)目少,功耗小,集成度高缺點(diǎn):為避免存儲(chǔ)數(shù)據(jù)的丟失,必須定期刷新第十九頁，共四十七頁，編輯于2023年，星期一一、SRAM的基本結(jié)構(gòu)7.3.1、靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)由存儲(chǔ)矩陣、地址譯碼器、讀/寫控制電路三部分組成.SRAM的基本結(jié)構(gòu)圖CS稱為片選信號(hào)。

CS=0時(shí)，RAM工作；

CS=1時(shí)，所有I/O端均為高阻狀態(tài)，不能對(duì)RAM進(jìn)行讀/寫操作。R/W稱為讀/寫控制信號(hào)。

R/W=1時(shí)，執(zhí)行讀操作；

R/W=0時(shí)，執(zhí)行寫操作。雙向箭頭表示一組可雙向傳輸數(shù)據(jù)的導(dǎo)線第二十頁，共四十七頁，編輯于2023年，星期一××××××××××××××××××××××××××××××××××××列地址譯碼器讀/寫控制讀/寫控制讀/寫控制讀/寫控制I/O1I/O2I/O3I/O4………………&&R/WCS

行地址譯碼器A0A1A2A9A3A4A8X0X1X63Y0Y1Y151024×4位RAM(2114)結(jié)構(gòu)圖Y0…2114RAM第二十一頁，共四十七頁，編輯于2023年，星期一存儲(chǔ)容量210字×4位/字=1024×4=4096位R/W=0，輸入一組地址碼，則相應(yīng)存儲(chǔ)單元中的數(shù)據(jù)從I/O3~I/O0被寫入。CS=0時(shí)選中該片I/O0I/O1I/O2I/O3CSR/WA0A1A92114…CS=1時(shí)未選中該片，數(shù)據(jù)不能讀出或?qū)懭耄琁/O端呈高阻態(tài)2114——1024×4位RAMR/W=1，輸入一組地址碼，則相應(yīng)存儲(chǔ)單元中的數(shù)據(jù)從I/O3~I/O0被讀出。第二十二頁，共四十七頁，編輯于2023年，星期一SRAM2114的功能工作方式CS*R/W*I/O4～I(xiàn)/O1未選中讀操作寫操作100×10高阻輸出輸入第二十三頁，共四十七頁，編輯于2023年，星期一2、SRAM靜態(tài)存儲(chǔ)單元UDDV4V2QQV1V3V5V6V7V8I/OI/O列選線Y行選線X存儲(chǔ)單元位線D位線D(a)六管NMOS存儲(chǔ)單元基本SR觸發(fā)器無論讀出還是寫入操作，都必須使行選線X和列選線Y同時(shí)為“1”.UDDV4V2V6V5V1V3V7V8YI/OI/O位線D位線DX(b)六管CMOS存儲(chǔ)單元PMOS管第二十四頁，共四十七頁，編輯于2023年，星期一7.3.2、動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)V4V3V1V2V7V8YDD位線D位線DC1C2CO1CO2QQ預(yù)充脈沖V5V6X存儲(chǔ)單元UC1UC2UCC四管動(dòng)態(tài)MOS存儲(chǔ)單元

動(dòng)態(tài)MOS存儲(chǔ)單元利用MOS管的柵極電容來存儲(chǔ)信息，但由于柵極電容的容量很小，而漏電流又不可能絕對(duì)等于0，所以電荷保存的時(shí)間有限。為了避免存儲(chǔ)信息的丟失，必須定時(shí)地給電容補(bǔ)充漏掉的電荷。通常把這種操作稱為“刷新”。刷新之間的時(shí)間間隔一般不大于20ms。

動(dòng)態(tài)MOS存儲(chǔ)單元有四管電路、三管電路和單管電路等。第二十五頁，共四十七頁，編輯于2023年，星期一V4V3V1V2V7V8YDD位線D位線DC1C2CO1CO2QQ預(yù)充脈沖V5V6X存儲(chǔ)單元UC1UC2UCC四管動(dòng)態(tài)MOS存儲(chǔ)單元寫入數(shù)據(jù)：D=1時(shí)，C2充電，寫入Q=1；D=0時(shí)，C1充電，寫入Q=0。X=Y=“1”01101001讀出數(shù)據(jù)：Q=0時(shí)，讀出D=0；Q=1時(shí)，讀出D=1；X=Y=“1”10CO1、CO2預(yù)充電01第二十六頁，共四十七頁，編輯于2023年，星期一①寫入信息時(shí)，字線為高電平，VT導(dǎo)通，位線上的數(shù)據(jù)經(jīng)過VT存入CS。②讀出信息時(shí)，字線為高電平，VT管導(dǎo)通，這時(shí)CS經(jīng)VT向CO充電，使位線獲得讀出的信息。這是一種破壞性讀出。因此每次讀出后，要對(duì)該單元補(bǔ)充電荷進(jìn)行刷新，同時(shí)還需要高靈敏度讀出放大器對(duì)讀出信號(hào)加以放大。單管動(dòng)態(tài)MOS存儲(chǔ)單元字選線位線D(數(shù)據(jù)線)CO輸出電容VTCS存儲(chǔ)電容第二十七頁，共四十七頁，編輯于2023年，星期一7.4存儲(chǔ)器容量的擴(kuò)展位擴(kuò)展可以用多片芯片并聯(lián)的方式來實(shí)現(xiàn)①各地址線、讀/寫線、片選信號(hào)對(duì)應(yīng)并聯(lián)；②各芯片的I/O口作為整個(gè)RAM輸入/出數(shù)據(jù)端的一位。1、位擴(kuò)展方式－－增加I/O端個(gè)數(shù)用1024×1位的RAM擴(kuò)展為1024×8位RAM－－八片第二十八頁，共四十七頁，編輯于2023年，星期一2、字?jǐn)U展方式－－增加地址端個(gè)數(shù)例：用256×8位的RAM擴(kuò)展為1024×8

位RAM。分析：N=4256＝28，每片有8條地址線；1024＝210，需要10條地址線；

所以，需要增加2條高位地址線來控制4片分別工作，即需要一個(gè)2-4線譯碼器。字?jǐn)U展可以利用外加譯碼器控制芯片的片選(CS)輸入端來實(shí)現(xiàn)①各片RAM對(duì)應(yīng)的數(shù)據(jù)線、讀/寫線對(duì)應(yīng)并聯(lián)；②低位地址線也并聯(lián)接起來；③要增加的高位地址線通過譯碼器譯碼，將其輸出分別接至各片的片選控制端。第二十九頁，共四十七頁，編輯于2023年，星期一用256×8位的RAM擴(kuò)展為1024×8位RAM的系統(tǒng)框圖第三十頁，共四十七頁，編輯于2023年，星期一第三十一頁，共四十七頁，編輯于2023年，星期一…A0A1…A9

I/O0I/O1I/O2I/O32114（1）CSR/WI/O0I/O1I/O2I/O3A0A1…A9

…I/O0I/O1I/O2I/O32114（2）CSR/WA0A1…A9

…I/O0I/O1I/O2I/O32114（4）CSR/W…A0A1…A9

R/WY0Y1Y2Y3A10A11A0A12-4線譯碼器將(1024×4位)擴(kuò)展成(4096×4位)的RAM第三十二頁，共四十七頁，編輯于2023年，星期一7.5用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)原理：地址相當(dāng)于輸入變量數(shù)據(jù)相當(dāng)于輸出變量000101011011100110111100任何形式的組合邏輯函數(shù)均能通過向ROM中寫入相應(yīng)的數(shù)據(jù)來實(shí)現(xiàn)。多輸出組合邏輯函數(shù)的真值表第三十三頁，共四十七頁，編輯于2023年，星期一用存儲(chǔ)器設(shè)計(jì)組合邏輯電路步驟1、進(jìn)行邏輯抽象，得出所設(shè)計(jì)組合邏輯電路的邏輯真值表2、選擇存儲(chǔ)器芯片。芯片的地址輸入端等于輸入變量數(shù)，芯片的數(shù)據(jù)輸出端等于輸出函數(shù)的數(shù)目。3、若一片存儲(chǔ)器芯片的地址輸入端數(shù)或數(shù)據(jù)輸出端數(shù)達(dá)不到上述要求，可采用字、位擴(kuò)展的方法將多片存儲(chǔ)器芯片組和成一個(gè)符合要求的存儲(chǔ)器。4、將輸入變量接至存儲(chǔ)器的地址輸入端，取存儲(chǔ)器的輸出端作為函數(shù)輸出端，并從函數(shù)的真值表得到與之對(duì)應(yīng)的存儲(chǔ)器數(shù)據(jù)表。5、將得到的數(shù)據(jù)表寫入存儲(chǔ)器中，就得到了所設(shè)計(jì)的組合邏輯電路。第三十四頁，共四十七頁，編輯于2023年，星期一[例7.5.1]試用ROM設(shè)計(jì)一個(gè)八段字符顯示譯碼器（帶小數(shù)點(diǎn)）輸入輸出字形DCBAabcdefgh00001111110100001011000011001011011011200111111001130100011001114………110000011010c110101111010d111011011110e111110001110f解：電路要求4位輸入，8位輸出，故選用4位地址線，8位數(shù)據(jù)線的ROM。用掩模ROM實(shí)現(xiàn)畫出存儲(chǔ)矩陣的連接圖（有二極管表示0）A3A2A1A0W0W1…………W154-16線譯碼器1EN1ENEN…D0D7DCBA(a)(h)第三十五頁，共四十七頁，編輯于2023年，星期一第三十六頁，共四十七頁，編輯于2023年，星期一例2：試用ROM產(chǎn)生如下的一組多輸出邏輯函數(shù)。解：電路要求4位輸入，4位輸出，故選用4位地址線，4位數(shù)據(jù)線的ROM。為得真值表，先將邏輯式化為最小項(xiàng)之和的形式第三十七頁，共四十七頁，編輯于2023年，星期一ABCDY1Y2Y3Y400000000000100000010100100111000010000100101000001101100011111001000000010010000101001001011000011000000110100001110011011110001用掩模ROM實(shí)現(xiàn)畫出存儲(chǔ)矩陣的連接圖（有二極管表示1）ABCDD3(Y4)D0(Y1)A3A2A1A0W0W1………….W154-16線譯碼器1EN1E