數(shù)字電子技術(shù)緒論+一

概述1、數(shù)字電路中的信號(hào)處理信號(hào)一般可分為兩類：一類是在時(shí)間上是連續(xù)變化的信號(hào)，稱為模擬信號(hào)。對(duì)模擬信號(hào)進(jìn)行傳輸、處理的電子線路稱為模擬電路。另一類是在時(shí)間上和幅度大小都是不連續(xù)變化的信號(hào)，稱為數(shù)字信號(hào)。對(duì)數(shù)字信號(hào)進(jìn)行傳輸、處理的電子線路稱為數(shù)字電路。下圖是模擬信號(hào)波形和數(shù)字信號(hào)波形。

數(shù)字電路被廣泛應(yīng)用于家用電器、數(shù)碼產(chǎn)品、電腦、通信系統(tǒng)、儀器儀表、控制裝置及工業(yè)控制系統(tǒng)等領(lǐng)域。數(shù)字電路大致包括信號(hào)的產(chǎn)生、傳送、控制、處理、存儲(chǔ)、計(jì)數(shù)、運(yùn)算等組成部分。數(shù)字電路比模擬電路有許多優(yōu)點(diǎn)。如電路便于集成化、系列化生產(chǎn)，成本低廉，使用方便；抗干擾性強(qiáng)，可靠性高，精度高；處理功能強(qiáng)，不僅能實(shí)現(xiàn)數(shù)值運(yùn)算，還可以實(shí)現(xiàn)邏輯運(yùn)算和判斷；可編程數(shù)字電路可容易地實(shí)現(xiàn)各種算法，具有很大的靈活性；數(shù)字信號(hào)更易于存儲(chǔ)、加密、壓縮、傳輸和再現(xiàn)。2、數(shù)字頻率計(jì)和數(shù)字溫度計(jì)電路圖1-2是用來測(cè)量周期信號(hào)頻率的數(shù)字頻率計(jì)的邏輯框圖，測(cè)量的結(jié)果用十進(jìn)制數(shù)字顯示出來。由于被測(cè)信號(hào)一般是模擬信號(hào)，所以首先要將被測(cè)信號(hào)放大、整形，使被測(cè)信號(hào)變換為相同頻率的矩形脈沖信號(hào)。為了測(cè)量頻率，還要有個(gè)時(shí)間標(biāo)準(zhǔn)，如以秒為單位，把1秒內(nèi)通過的脈沖個(gè)數(shù)記錄下來，就得出了被測(cè)信號(hào)的頻率。用秒脈沖去控制門電路，把門打開1秒鐘。在這段時(shí)間內(nèi)，來自整形電路的矩形脈沖可以經(jīng)過門電路進(jìn)入計(jì)數(shù)器。計(jì)數(shù)器累計(jì)的脈沖個(gè)數(shù)就是被測(cè)信號(hào)在1秒內(nèi)重復(fù)的次數(shù)，也就是被測(cè)信號(hào)的頻率。最后通過數(shù)字顯示電路和顯示器將測(cè)量結(jié)果直接顯示出來。圖1-3是數(shù)字溫度計(jì)的邏輯框圖。數(shù)字溫度計(jì)的工作原理是：將溫度傳感器產(chǎn)生的模擬電信號(hào)，通過模數(shù)轉(zhuǎn)換器后，轉(zhuǎn)換成不連續(xù)的數(shù)字信號(hào)，經(jīng)過數(shù)字電路的處理，以數(shù)字的形式將溫度直接顯示出來。放大與整形門電路計(jì)數(shù)與顯示秒脈沖發(fā)生器輸入信號(hào)圖1-2數(shù)字頻率計(jì)的邏輯框圖數(shù)字電路的工作信號(hào)是不連續(xù)的，反映在電路上只有高電平和低電平兩種狀態(tài)，所以在數(shù)字電路中工作的二極管和三極管一般都工作在開關(guān)狀態(tài)。開關(guān)的接通與斷開兩種狀態(tài)，用二極管或者三極管的導(dǎo)通與截止來實(shí)現(xiàn)。在實(shí)際數(shù)字電路中，高電平通常為+3.5V左右，低電平通常為+0.3V左右。為了分析的方便，而且由于數(shù)字電路采用二進(jìn)制數(shù)來進(jìn)行信息的傳輸和處理，因此在數(shù)字電路中分別用1和0來表示高電平和低電平。這種高電平對(duì)應(yīng)1，低電平對(duì)應(yīng)0的關(guān)系稱為正邏輯關(guān)系。被測(cè)物體溫度傳感器模數(shù)（A/D）轉(zhuǎn)換器數(shù)字顯示圖1-3數(shù)字溫度計(jì)的邏輯框圖數(shù)字電路研究的主要問題是輸出信號(hào)與輸入信號(hào)之間的邏輯關(guān)系。這種邏輯關(guān)系是一種因果關(guān)系。所以，在數(shù)字電路中不能采用模擬電路的分析方法，而是以邏輯代數(shù)作為主要工具，利用邏輯電路圖、真值表、邏輯函數(shù)表示式、卡諾圖、波形圖等來表示電路的邏輯功能。(1)按集成度不同分類，可將數(shù)字電路分為小規(guī)模、中規(guī)模、大規(guī)模和超大規(guī)模數(shù)字集成電路。(2)按所用器件制作工藝的不同，可將數(shù)字電路分為雙極型(TTL型)和單極型(MOS型)兩類。(3)按照電路的結(jié)構(gòu)和工作原理的不同，可將數(shù)字電路分為組合邏輯電路和時(shí)序邏輯電路兩類。項(xiàng)目一組合邏輯電路的分析與制作

任務(wù)一簡(jiǎn)單數(shù)字門電路的測(cè)試知識(shí)要求：熟悉二進(jìn)制數(shù)、十進(jìn)制數(shù)等數(shù)制、編碼、基本邏輯關(guān)系、邏輯函數(shù)、邏輯門電路；掌握邏輯代數(shù)與邏輯函數(shù)的化簡(jiǎn)、TTL集成門電路、CMOS集成門電路及二進(jìn)制加法運(yùn)算；掌握集成門電路74LS00、74LS30、CD4069的功能。技能要求：學(xué)會(huì)使用萬用表、穩(wěn)壓電源、電烙鐵；學(xué)會(huì)萬能板的使用和焊接、電阻和發(fā)光二極管的使用；學(xué)會(huì)認(rèn)識(shí)和連接電路圖；學(xué)會(huì)74LS00、74LS30、CD4069的使用。1.1十進(jìn)制數(shù)十進(jìn)制數(shù)有10個(gè)數(shù)碼，即0、1、2、…、9。計(jì)數(shù)規(guī)則是“逢十進(jìn)一”。1.2二進(jìn)制數(shù)二進(jìn)制數(shù)有2個(gè)數(shù)碼，即0、1。計(jì)數(shù)規(guī)則是“逢二進(jìn)一”。采用二進(jìn)制的優(yōu)點(diǎn)是：(1)二進(jìn)制的基數(shù)為2，只有0和1二個(gè)數(shù)碼，容易用電路來實(shí)現(xiàn)。(2)二進(jìn)制運(yùn)算規(guī)則簡(jiǎn)單，其進(jìn)位規(guī)則是“逢二進(jìn)一”，便于進(jìn)行運(yùn)算。二進(jìn)制數(shù)算術(shù)運(yùn)算的規(guī)則為：加法規(guī)則：0+0=00+1=11+0=11+1=10乘法規(guī)則：0×0=00×1=01×0=01×1=1可以將任何一個(gè)二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)。例如：1.3八進(jìn)制數(shù)二進(jìn)制數(shù)當(dāng)位數(shù)很多時(shí)不便于書寫和記憶。因此，在數(shù)字電路中通常采用二進(jìn)制的縮寫形式：八進(jìn)制。八進(jìn)制的基數(shù)為8，采用的8個(gè)數(shù)碼為0、1、…、7，進(jìn)位規(guī)則為“逢八進(jìn)一”。3位二進(jìn)制數(shù)可以用一位八進(jìn)制數(shù)來表示。將任何一個(gè)八進(jìn)制數(shù)都可以轉(zhuǎn)換為二進(jìn)制數(shù)。如：1.3十六進(jìn)制數(shù)十六進(jìn)制的基數(shù)為16，采用的16個(gè)數(shù)字符號(hào)為0、1、…、9、A、B、C、D、E、F，其中字母A、B、C、D、E、F分別代表10、11、12、13、14、15，進(jìn)位規(guī)則為“逢十六進(jìn)一”。可以將任何一個(gè)十六進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)。例如：2.1二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)2.2二進(jìn)制數(shù)與八進(jìn)制數(shù)之間的相互轉(zhuǎn)換八進(jìn)制01234567二進(jìn)制0000010100111001011101112.3二進(jìn)制數(shù)與十六進(jìn)制數(shù)之間的相互轉(zhuǎn)換二進(jìn)制數(shù)1010110110111轉(zhuǎn)換為十六進(jìn)制數(shù)：所以，。將十六進(jìn)制數(shù)2BC3轉(zhuǎn)換為二進(jìn)制數(shù)：所以，2.4十進(jìn)制數(shù)轉(zhuǎn)換為其他進(jìn)制數(shù)將十進(jìn)制數(shù)轉(zhuǎn)換為其他進(jìn)制數(shù)一般采用基數(shù)除法，也稱為除基取余法。其方法是將十進(jìn)制整數(shù)連續(xù)除以N進(jìn)制的基數(shù)N，求得各次的余數(shù)，然后將各余數(shù)換成N進(jìn)制中的數(shù)碼，將先得到的余數(shù)列在低位、后得到的余數(shù)列在高位，即得N進(jìn)制的整數(shù)。例如，將十進(jìn)制整數(shù)1044分別轉(zhuǎn)換為二進(jìn)制、八進(jìn)制和十六進(jìn)制數(shù)。所以，同理，將十進(jìn)制小數(shù)轉(zhuǎn)換為其他進(jìn)制數(shù)一般采用基數(shù)乘法，也稱為乘基取整法。設(shè)將十進(jìn)制小數(shù)轉(zhuǎn)換為N進(jìn)制小數(shù)，其方法是將十進(jìn)制小數(shù)連續(xù)乘以N進(jìn)制的基數(shù)N，求得各次乘積的整數(shù)部分，然后將各整數(shù)換成N進(jìn)制中的數(shù)碼，最后按照并列表示法將先得到的整數(shù)列在高位、后得到的整數(shù)列在低位，即得N進(jìn)制的小數(shù)。3．編碼數(shù)字電路中處理的信息除了數(shù)字信息外，還有文字、符號(hào)以及一些特定的操作等。為了處理這些信息，必須將這些信息也用二進(jìn)制數(shù)碼來表示。這些特定的二進(jìn)制數(shù)碼,稱為這些信息的代碼。這些代碼的編制過程稱為編碼。編碼很多，這里只介紹二-十進(jìn)制編碼。在數(shù)字電子計(jì)算機(jī)中，十進(jìn)制數(shù)除了轉(zhuǎn)換成二進(jìn)制數(shù)參加運(yùn)算外，還可以直接用十進(jìn)制數(shù)進(jìn)行輸入和運(yùn)算。其方法是將十進(jìn)制的10個(gè)數(shù)字符號(hào)分別用4位二進(jìn)制代碼來表示，這種編碼稱為二-十進(jìn)制編碼，也稱BCD碼(BinaryCodedDecimals)。由于4位二進(jìn)制數(shù)有十六個(gè)狀態(tài)，所以BCD碼有很多種形式，目前常用的有8421碼、余3碼、格雷(Gray)碼、2421碼、5421碼、奇偶校驗(yàn)碼等，如表1-2所示。十進(jìn)制數(shù)8421碼余3碼格雷碼2421（A）碼5421碼000000011000000000000100010100000100010001200100101001100100010300110110001000110011401000111011001000100501011000011110111000601101001010111001001701111010010011011010810001011110011101011910011100110111111100權(quán)842124215421表1-2目前常用幾種BCD碼3.18421碼8421碼與十進(jìn)制數(shù)之間的轉(zhuǎn)換只要直接按位轉(zhuǎn)換即可。例如：3.2格雷碼格雷碼的特點(diǎn)是：從一個(gè)代碼變?yōu)橄噜彽牧硪粋€(gè)代碼時(shí)只有一位發(fā)生變化。這是考慮到信息在傳輸過程中可能出錯(cuò)，為了減少錯(cuò)誤而研究出的一種編碼形式。例如，當(dāng)將代碼0100誤傳為1100時(shí)，格雷碼只不過是十進(jìn)制數(shù)7和8之差，二進(jìn)制數(shù)碼則是十進(jìn)制數(shù)4和12之差。格雷碼的缺點(diǎn)是與十進(jìn)制數(shù)之間不存在規(guī)律性的對(duì)應(yīng)關(guān)系，不夠直觀。4．邏輯代數(shù)4.1.1與運(yùn)算只有當(dāng)決定一件事情的所有條件全部具備時(shí)，這件事情才會(huì)發(fā)生，這樣的邏輯關(guān)系稱為與邏輯關(guān)系。例如，在圖1-4(a)所示的電路中，電池E通過開關(guān)A和B向燈Y供電，只有A與B都閉合時(shí)，燈Y才會(huì)亮；A和B中只要有一個(gè)斷開或二者都斷開時(shí)，燈Y不亮。所以對(duì)燈亮來說，開關(guān)A、B閉合是與邏輯關(guān)系。這一關(guān)系可以用表1-4所示的功能表來表示。表1-3格雷碼與十進(jìn)制碼及二進(jìn)制碼的對(duì)應(yīng)關(guān)系十進(jìn)制數(shù)二進(jìn)制碼格雷碼000000000100010001200100011300110010401000110501010111601100101701110100810001100910011101101010111111101111101211001010131101101114111010011511111000(a)電路圖(b)國標(biāo)符號(hào)圖1-4與運(yùn)算的例子和邏輯符號(hào)表1-4圖1-4(a)所示電路的功能表

開關(guān)A開關(guān)B燈Y斷開斷開滅斷開閉合滅閉合斷開滅閉合閉合亮表1-5圖1-4(a)所示電路的真值表

ABY000010100111如果用二元常量0和1來表示圖1-4(a)所示電路的邏輯關(guān)系，則可以得到表1-5所示的表格。這種用字母表示開關(guān)和電燈的過程稱為設(shè)定變量，用二元常量0和1表示開關(guān)和電燈有關(guān)狀態(tài)的過程稱為狀態(tài)賦值，經(jīng)過狀態(tài)賦值得到的反映開關(guān)狀態(tài)和電燈亮滅之間邏輯關(guān)系的表格稱為邏輯真值表，簡(jiǎn)稱真值表。這一關(guān)系可用邏輯表達(dá)式表示為：Y=A·B4.1.2或運(yùn)算在決定一件事情的所有條件中，只要具備一個(gè)或一個(gè)以上的條件，這件事情就會(huì)發(fā)生，這樣的邏輯關(guān)系稱為或邏輯關(guān)系。這一關(guān)系可用邏輯表達(dá)式表示為：(a)電路圖(b)曾用符號(hào)(c)國標(biāo)符號(hào)圖1-5或運(yùn)算的例子和邏輯符號(hào)表1-6圖1-5(a)所示電路的功能表開關(guān)A開關(guān)B燈Y斷開斷開滅斷開閉合亮閉合斷開亮閉合閉合亮表1-7圖1-5(a)所示電路的真值表ABY0000111011114.1.3非運(yùn)算當(dāng)決定一件事情的條件不具備時(shí)，這件事情才會(huì)發(fā)生，這樣的邏輯關(guān)系稱為非邏輯關(guān)系。這一關(guān)系可用邏輯表達(dá)式表示：

(a)電路圖(b)曾用符號(hào)(c)國標(biāo)符號(hào)圖1-6非運(yùn)算的例子和邏輯符號(hào)表1-8圖1-6(a)所示電路的功能表開關(guān)A燈Y斷開亮閉合滅表1-9圖1-6(a)所示電路的真值表AY01104.2幾種常用的邏輯運(yùn)算4.2.1與非運(yùn)算邏輯表達(dá)式為。與非運(yùn)算的規(guī)律是：也即變量全為1，表達(dá)式為0；只要有一個(gè)變量為0，表達(dá)式為1。4.2.2或非運(yùn)算邏輯表達(dá)式為?；蚍沁\(yùn)算的規(guī)律是：也即變量全為0，表達(dá)式為1；只要有一個(gè)變量為1，表達(dá)式為0。4.2.3與或非運(yùn)算邏輯表達(dá)式為。與或非運(yùn)算的規(guī)律遵從與運(yùn)算、或運(yùn)算、非運(yùn)算的規(guī)律，運(yùn)算的先后順序?yàn)椋合扰c運(yùn)算、再或運(yùn)算、最后非運(yùn)算。4.2.4異或運(yùn)算邏輯表達(dá)式為。異或運(yùn)算的規(guī)律是：A、B取值相同時(shí)Y=0，A、B取值不同時(shí)Y=1。4.3邏輯代數(shù)的公式和定理O-1律:互補(bǔ)律：等冪律：雙重否定律:交換律：結(jié)合律：分配律：反演律：

(a)與非邏輯符號(hào)(b)或非邏輯符號(hào)(c)與或非邏輯符號(hào)(d)異或邏輯符號(hào)圖1-7常用邏輯運(yùn)算的符號(hào)還原律：吸收律：冗余律：4.4.1邏輯函數(shù)的最小項(xiàng)如果一個(gè)函數(shù)的某個(gè)乘積項(xiàng)包含了函數(shù)的全部變量，其中每個(gè)變量都以原變量或反變量的形式出現(xiàn)，且僅出現(xiàn)一次，則這個(gè)乘積項(xiàng)稱為該函數(shù)的一個(gè)標(biāo)準(zhǔn)積項(xiàng)，標(biāo)準(zhǔn)積項(xiàng)通常稱為最小項(xiàng)。4.4.2邏輯函數(shù)的最小項(xiàng)表達(dá)式任一個(gè)邏輯函數(shù)均可以表示成一組最小項(xiàng)的和，這種表達(dá)式稱為函數(shù)的最小項(xiàng)表達(dá)式，也稱為函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式，或稱為函數(shù)的標(biāo)準(zhǔn)積之和表達(dá)式。任何一個(gè)n變量的函數(shù)都有一個(gè)且僅有一個(gè)最小項(xiàng)表達(dá)式。4.5.1最簡(jiǎn)與或表達(dá)式最簡(jiǎn)與或表達(dá)式，就是式中的乘積項(xiàng)最少、并且每個(gè)乘積項(xiàng)中的變量也最少的與或表達(dá)式。例如：4.5.2最簡(jiǎn)與非-與非表達(dá)式最簡(jiǎn)與非-或非表達(dá)式，就是式中的非號(hào)最少、并且每個(gè)非號(hào)下面乘積項(xiàng)中的變量也最少的與非-與非表達(dá)式。例如：4.5.3最簡(jiǎn)或與表達(dá)式最簡(jiǎn)或與表達(dá)式，就是式中的括號(hào)最少、并且每個(gè)括號(hào)內(nèi)相加的變量也最少。例如：

4.5.4最簡(jiǎn)與或非表達(dá)式最簡(jiǎn)與或非表達(dá)式，就是式中非號(hào)下面相加的乘積項(xiàng)最少、并且每個(gè)乘積項(xiàng)中相乘的變量也最少的與或非表達(dá)式。例如：從上面所介紹的函數(shù)的各種最簡(jiǎn)表達(dá)式可知，只要得到了函數(shù)的最簡(jiǎn)與或表達(dá)式，再利用摩根定律進(jìn)行適當(dāng)?shù)淖儞Q，就可以得到其他幾種類型的最簡(jiǎn)表達(dá)式。所以，對(duì)邏輯函數(shù)進(jìn)行化簡(jiǎn)時(shí)，往往先將其化為最簡(jiǎn)與或表達(dá)式，然后再根據(jù)需要將其轉(zhuǎn)化為其他形式的最簡(jiǎn)表達(dá)式。5．邏輯門電路實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路，叫做邏輯門電路，簡(jiǎn)稱門電路。例如，實(shí)現(xiàn)與運(yùn)算的電路叫與門，實(shí)現(xiàn)或運(yùn)算的電路叫或門，實(shí)現(xiàn)非運(yùn)算的電路叫非門，也叫做反相器。在邏輯代數(shù)中，邏輯變量的取值不是0就是l，是一種二值量。在數(shù)字電路中，與之對(duì)應(yīng)的是電子元件的兩種狀態(tài)。能實(shí)現(xiàn)這種兩狀態(tài)的電子元件稱為電子開關(guān)。半導(dǎo)體二極管、三極管和場(chǎng)效應(yīng)管在數(shù)字電路中就是構(gòu)成這種電子開關(guān)的基本開關(guān)元件。數(shù)字電路中使用的集成門電路分為TTL和CMOS兩類。5.1TTL集成門電路TTL電路是目前雙極型數(shù)字集成電路中用得最多的一種，由于這種數(shù)字集成電路的輸入級(jí)和輸出級(jí)的結(jié)構(gòu)形式都采用了半導(dǎo)體三極管，所以一般稱為晶體管-晶體管邏輯門電路，簡(jiǎn)稱TTL電路（Transistor-TransistorLogic）。5.1.1TTL與非門電路結(jié)構(gòu)TTL集成電路內(nèi)部器件主要由晶體管(Transistor)和電阻組成，電路的輸入和輸出都是晶體管。下圖所示為TTL集成與非門內(nèi)部電路結(jié)構(gòu)。VT1是多發(fā)射極晶體管，A、B、C是信號(hào)輸入端，Y是信號(hào)輸出端。當(dāng)V1的發(fā)射極A、B、C均接高電平時(shí)，電源VCC經(jīng)Rl，V1(bc結(jié))向V2、V5提供基極電流，V2，V5飽和，輸出端Y為0.3V低電平。當(dāng)V1的發(fā)射極A，B，C有1個(gè)或全部接低電平(0.3V)時(shí)，V1導(dǎo)通，V1基極電位為0.3V+0.7V=1V，不足以向V2，V5提供基極電流，所以V2，V5截止，電源VCC經(jīng)R2向V3，V4提供基極電流，V4飽和導(dǎo)通，輸出端Y為3.6V高電平。由此可知，輸出與輸入是“與非”邏輯關(guān)系，其邏輯函數(shù)式為：74LS00、74LS10、74LS20、74LS30是幾種常用的中小規(guī)模TTL門電路，它們的邏輯功能分別為：四-2輸入與非門、三-3輸入與非門、二-4輸入與非門、8輸入與非門。

5.1.2TTL集成電路的參數(shù)TTL集成電路的參數(shù)見下表。參數(shù)典型值最大值最小值電源電壓5V5.25V4.75V輸出高電平3.6V輸出低電平0.3V輸入低電平0.3V0.8V0輸出高電平3.6VVCC1.8V輸出電流16mA(74系列)20mA(H.S系列)8mA(LS系列)扇出能力40個(gè)同類門頻率特性<35MHz5.1.374系列TTL集成電路分類我國TTL門電路產(chǎn)品型號(hào)和國際通用的美國德克薩斯（TEXAS）公司所規(guī)定的電路品種、電參數(shù)、封裝等方面一致，以便互換。74系列TTL集成電路分類見下表。型號(hào)名稱型號(hào)名稱74×××標(biāo)準(zhǔn)型74AS×××先進(jìn)肖特基型74LS×××低功耗肖特基型74ALS×××先進(jìn)低功耗肖特基型74S×××肖特基型74F×××高速型

5.1.4判斷TTL集成電路好壞的方法用萬用表電阻擋測(cè)試74系列TTL集成電路，正常阻值見下表。測(cè)試種類正向電阻值反向電阻值電源正極與負(fù)極之間10kΩ～100kΩ7kΩ其他管腳與負(fù)極之間>100kΩ7kΩ～10kΩ5.1.6TTL集成電路多余輸人、輸出端的處理TTL集成電路的多余輸入端最好不要懸空。雖然懸空相當(dāng)于高電平，并不影響與門和與非門的邏輯關(guān)系，但懸空容易受干擾，有時(shí)會(huì)造成電路誤動(dòng)作。因此，多余輸入端要根據(jù)實(shí)際需要做適當(dāng)處理。例如，與門和與非門的多余輸入端可直接接到電源VCC上或?qū)⒍嘤嗟妮斎攵伺c正常使用的輸入端并聯(lián)使用。對(duì)于或門和或非門的多余輸入端應(yīng)直接接地。對(duì)于多余的輸出端，應(yīng)該懸空處理，決不允許直接接電源或地。否則會(huì)產(chǎn)生過大的短路電流而使器件損壞。5.2CMOS集成門電路CMOS集成門電路由絕緣柵場(chǎng)效應(yīng)管組成，是互補(bǔ)MOS電路，與TTL集成門電路相比，具有制造工藝簡(jiǎn)單、集成度高、輸入阻抗高、體積小、功耗低、抗干擾能力強(qiáng)等優(yōu)點(diǎn)，缺點(diǎn)是工作速度較低。5.21CMOS集成非門電路結(jié)構(gòu)CM0S非門電路及邏輯符號(hào)如右圖所示。V1是NMOS管，源極接地，稱為驅(qū)動(dòng)管；V2是PMOS管，源極接電源+VDD，稱為負(fù)載管。兩管的柵極相連，作為輸入端A；兩管的漏極相連，作為輸出端Y。當(dāng)A為高電平時(shí)，V1管導(dǎo)通，V2管截止，輸出端Y為低電平。當(dāng)A為低電平時(shí)，V2管導(dǎo)通，Vl管截止，輸出端Y為高電平。輸出與輸入符合“非”邏輯關(guān)系，即：5.3TTL集成電路與CMOS集成電路的區(qū)別5.3.1從型號(hào)上區(qū)別TTL型集成電路型號(hào)上標(biāo)有CT54/74（普通）、CT54/74H（高速）、CT54/74S（肖特基）和CT54/74LS（低功耗）等4個(gè)系列。CMOS型集成電路型號(hào)上標(biāo)有CC××××，CD××××，HD××××。5.3.2從電源電壓上區(qū)別TTL型集成電路的電源電壓為5V，電源符號(hào)是VCC，接地符號(hào)是GND。CMOS型集成電路的電源電壓為3～18V，電源符號(hào)是VDD，接地符號(hào)是VSS。5.3.3從輸出電壓的動(dòng)態(tài)范圍上區(qū)別TTL型集成電路輸出電壓高電平為3.6V，低電平為0.3V，動(dòng)態(tài)范圍是3.3V。CMOS型集成電路輸出電壓高電平接近電源電壓，低電平為0V，動(dòng)態(tài)范圍是整個(gè)電源電壓。5.4實(shí)際集成電路管腳排列如圖1-11所示的集成電路分別是TTL與非門74LS00、74LS20、74LS30和CMOS六非門CD4069。圖中VCC和VDD為電源，GND和VSS為地，NC為空管腳，A、B、…，H為邏輯輸入端，Y為邏輯輸出端。

圖1-11TTL與非門74LS00、74LS20、74LS30和CMOS非門4069管腳圖5.5集電極開路門(OC門)的應(yīng)用集電極開路門是指集成電路輸出級(jí)晶體管的集電極上無負(fù)載電阻，也沒有連接電源。集電極開路的與非門電路結(jié)構(gòu)和邏輯符號(hào)如圖1-12所示，工作時(shí)需要外接負(fù)載電阻R和驅(qū)動(dòng)電壓U(U不一定等于5V)。OC門在邏輯功能上可以實(shí)現(xiàn)線與，即兩個(gè)以上的OC門的輸出端可以直接連接(通過負(fù)載電阻接電源)，當(dāng)某一個(gè)輸出端為低電平時(shí)，公共輸出端Y為低電平，即實(shí)現(xiàn)“線與”邏輯功能，如圖1-12(b)所示。如圖1-12c所示電路的邏輯函數(shù)式為：OC門的另一個(gè)作用是可以變換輸出電壓，其輸出電壓值由外接電源電壓U確定。

(a)電路結(jié)構(gòu)(b)邏輯符號(hào)(c)線與邏輯電路圖l-12OC門電路結(jié)構(gòu)、邏輯符號(hào)及電路5.6三態(tài)門(3S)的應(yīng)用三態(tài)門是指邏輯電路的輸出端除了正常的高、低電平狀態(tài)外，還有一個(gè)高阻抗?fàn)顟B(tài)，在高阻抗?fàn)顟B(tài)時(shí)，輸出端與外部連接線路隔離。三態(tài)門的這個(gè)特點(diǎn)使得在一根導(dǎo)線(常稱為數(shù)據(jù)總線)上可以連接多個(gè)三態(tài)門的輸出端，輪流接收來自不同三態(tài)門的信號(hào)。當(dāng)然，數(shù)據(jù)總線在接收某個(gè)三態(tài)門信號(hào)時(shí)，其他三態(tài)門必須處于高阻狀態(tài)。三態(tài)與非門的邏輯符號(hào)如圖所示，除了輸入、輸出端外還有一個(gè)使能端E。使能是指當(dāng)使能端有效時(shí)，按與非邏輯工作，當(dāng)使能端無效時(shí)，三態(tài)門處于高阻狀態(tài)。使能端有個(gè)小圓圈表示在低電平時(shí)有效，使能端沒有小圓圈則表示在高電平時(shí)有效。任務(wù)二1位二進(jìn)制數(shù)加法器的制作知識(shí)要求：掌握集成TTL門電路(74LS00，74LS86)的功能；掌握1位二進(jìn)制數(shù)的加法運(yùn)算；學(xué)會(huì)化簡(jiǎn)邏輯函數(shù)；了解4位二進(jìn)制集成加法器；學(xué)會(huì)一般的組合邏輯電路的分析和設(shè)計(jì)方法。技能要求：學(xué)會(huì)使用萬用表、穩(wěn)壓電源、電烙鐵；學(xué)會(huì)萬能板的使用和焊接、電阻和發(fā)光二極管的使用；學(xué)會(huì)認(rèn)識(shí)和連接電路圖；學(xué)會(huì)74LS00和74LS86使用。1．集成TTL門電路74LS00和74LS86的功能74LS004-2輸入與非門的引腳排列如圖1-18所示。74LS86是異或門，實(shí)現(xiàn)異或運(yùn)算。異或運(yùn)算的規(guī)律是：A、B取值相同時(shí)（即A=B=0及A=B=1）時(shí)Y=0，A、B取值不同（即A=0、B=1及A=1、B=0）時(shí)Y=1。它的邏輯符號(hào)和引腳排列如圖1-19所示。

圖1-18TTL74LS00引腳圖圖1-19異或門邏輯符號(hào)和TTL74LS86引腳圖2.1半加器半加器（HalfAdder），簡(jiǎn)稱HA。能對(duì)1位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位的邏輯電路稱為半加器。它只將兩個(gè)1位二進(jìn)制數(shù)相加，而不考慮低位來的進(jìn)位。設(shè)兩個(gè)加數(shù)分別用A、B表示，和用S表示，向高位的進(jìn)位用C表示，根據(jù)半加器的功能及二進(jìn)制加法運(yùn)算規(guī)則，可以列出真值表，如表所示。可得半加器的邏輯表達(dá)式為：半加器可以用一個(gè)異或門和一個(gè)與門構(gòu)成的電路來實(shí)現(xiàn)。ABSC0000011010101101(a)邏輯電路(b)邏輯符號(hào)2.2全加器全加器（FullAdder），簡(jiǎn)稱FA。除兩個(gè)1位二進(jìn)制數(shù)相加以外，還與低位向本位的進(jìn)位數(shù)相加，稱之為全加，所構(gòu)成的電路稱為全加器。表中Ci-1為低位來的進(jìn)位，Ai和Bi分別為本位的被加數(shù)和加數(shù)，Si為本位的和，Ci為向高一位的進(jìn)位。AiBiCi-1SiCi00000001100101001101100101010111001111112.3多位全加器實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路稱為加法器。按照進(jìn)位方式不同，加法器分為串行進(jìn)位加法器和超前進(jìn)位加法器兩種。2.3.1串行進(jìn)位加法器把n位全加器串聯(lián)起來，低位全加器的進(jìn)位輸出連接到相鄰的高位全加器的進(jìn)位輸入，便構(gòu)成了n位串行進(jìn)位加法器。下圖所示為4位串行進(jìn)位加法器的邏輯圖。其低位進(jìn)位輸出端依次連至相鄰高位的進(jìn)位輸入端，最低位進(jìn)位輸入端接地。因此，高位數(shù)的相加必須等到低位運(yùn)算完成后才能進(jìn)行，這種進(jìn)位方式稱為串行進(jìn)位。運(yùn)算速度較慢。2.3.2超前進(jìn)位加法器為了提高運(yùn)算速度，在邏輯設(shè)計(jì)上采用超前進(jìn)位的方法，即每一位的進(jìn)位根據(jù)各位的輸入同時(shí)預(yù)先形成，而不需要等到低位送來后才形成。其進(jìn)位數(shù)直接由加數(shù)、被加數(shù)和最低位進(jìn)位數(shù)形成。各位運(yùn)算并行進(jìn)行，運(yùn)算速度快。3.1邏輯函數(shù)的公式化簡(jiǎn)法所謂公式化簡(jiǎn)法就是用學(xué)過的公式和定理對(duì)邏輯函數(shù)進(jìn)行化簡(jiǎn)的方法。公式化簡(jiǎn)法中常常用到的方法及公式和定理有以下幾種：1、并項(xiàng)法：利用公式，將兩項(xiàng)合并為一項(xiàng)，并消去一個(gè)變量。例如：2、吸收法：(1)利用公式，消去多余的項(xiàng)。例如(2)利用公式，消去多余的變量。例如配項(xiàng)法：(1)利用公式，為某一項(xiàng)配上其所缺的變量，以便用其他方法進(jìn)行化簡(jiǎn)。例如：（2）利用公式，為某項(xiàng)配上其所能合并的項(xiàng)。例如：4、消去冗余項(xiàng)法：利用冗余律，將冗余項(xiàng)BC消去。例如：3.2.1卡諾圖的構(gòu)成將邏輯函數(shù)真值表中的最小項(xiàng)重新排列成矩陣形式，并且使矩陣的橫方向和縱方向的邏輯變量的取值按照格雷碼的順序排列，這樣構(gòu)成的圖形就是卡諾圖。圖1-24所示分別是2變量、3變量和4變量的卡諾圖。

(a)2變量卡諾圖(b)3變量卡諾圖(c)4變量卡諾圖圖1-24卡諾圖的構(gòu)成3.2.2邏輯函數(shù)在卡諾圖上的表示如果邏輯函數(shù)是以真值表或者以最小項(xiàng)表達(dá)式給出的，只要在卡諾圖上那些與給定邏輯函數(shù)最小項(xiàng)相對(duì)應(yīng)的方格內(nèi)填入1，其余的方格內(nèi)填入0，即得到該函數(shù)的卡諾圖。例如，下表所示的函數(shù)Y，在卡諾圖中對(duì)應(yīng)于ABC取值分別為000、011、100及111的方格內(nèi)填入1，其余方格內(nèi)填入O，即得到如圖1-25所示的卡諾圖。ABCY000100100100011110011010110011113.2.3卡諾圖的性質(zhì)卡諾圖具有如下性質(zhì)：1、卡諾圖上任何兩個(gè)標(biāo)1的相鄰最小項(xiàng)，可以合并為一項(xiàng)，并消去一個(gè)變量，如圖1-28所示。2、卡諾圖上任何4個(gè)標(biāo)1的相鄰最小項(xiàng)，可以合并為一項(xiàng)，并消去兩個(gè)變量，如圖1-29所示。3、卡諾圖上任何8個(gè)標(biāo)1的相鄰最小項(xiàng)，可以合并為一項(xiàng)，并消去3個(gè)變量，如圖1-30所示。圖1-28兩個(gè)相鄰最小項(xiàng)合并的情況圖1-294個(gè)相鄰最小項(xiàng)合并的情況由上述性質(zhì)可知，相鄰最小項(xiàng)的數(shù)目必須為2i個(gè)才能合并為一項(xiàng)，并消去i個(gè)變量。包含的最小項(xiàng)數(shù)目越多，即由這些最小項(xiàng)所形成的圈越大，消去的變量也就越多，從而所得受的邏輯表達(dá)式就越簡(jiǎn)單。這就是利用卡諾圖化簡(jiǎn)邏輯函數(shù)的基本原理。圖1-308個(gè)相鄰最小項(xiàng)合并的情況3.2.4圖形法化簡(jiǎn)的基本步驟根據(jù)上述原理，利用卡諾圖化簡(jiǎn)邏輯函數(shù)可按以下步驟進(jìn)行：①將邏輯函數(shù)正確地用卡諾圖表示出來。②合并最小項(xiàng)。在合并畫圈時(shí)，每個(gè)圈所包含的方格數(shù)目必須為2i個(gè)，并可根據(jù)需要將一些方格同時(shí)畫在幾個(gè)圈內(nèi)，但每個(gè)圈都要有新的方格，否則它就是多余的，同時(shí)不能漏掉任何一個(gè)方格。此外，要求圈的個(gè)數(shù)最少，并且每個(gè)圈所包圍的方格數(shù)目最多，這樣化簡(jiǎn)后函數(shù)的乘積項(xiàng)最少，且每個(gè)乘積項(xiàng)的變量也最少，即化簡(jiǎn)后的函數(shù)是最簡(jiǎn)的。③將代表每個(gè)圈的乘積項(xiàng)相加，即得函數(shù)的最簡(jiǎn)與或表達(dá)式。4.2邏輯函數(shù)幾種表示方法之間的轉(zhuǎn)換由真值表到邏輯圖的轉(zhuǎn)換可按以下步驟進(jìn)行：(1)根據(jù)真值表寫出函數(shù)的與或表達(dá)式，或者畫出函數(shù)的卡諾圖。(2)用公式法或者圖形法進(jìn)行化簡(jiǎn)，求出函數(shù)的最簡(jiǎn)與或表達(dá)式。(3)根據(jù)函數(shù)的最簡(jiǎn)表達(dá)式畫邏輯圖，有時(shí)還要對(duì)與或表達(dá)式進(jìn)行適當(dāng)變換，才能畫出所需要的邏輯圖。例如，輸出變量Y是輸入變量A、B、C的函數(shù)，當(dāng)A、B、C的取值不一樣時(shí)，Y=1，否則，Y=O。列出此問題的真值表，并畫出邏輯圖。解：(1)根據(jù)題意可以列出函數(shù)的真值表，如表1-17所示。由真值表寫出函數(shù)的邏輯表達(dá)式，為：根據(jù)真值表畫出函數(shù)的卡諾圖，如圖1-34所示。ABCY00000011010101111001101111011110表1-17函數(shù)Y的真值表圖1-34函數(shù)Y的卡諾圖(2)進(jìn)行化簡(jiǎn)。用圖形法，合并函數(shù)的最小項(xiàng)，得到函數(shù)的最簡(jiǎn)與或表達(dá)式為：(3)畫邏輯圖。根據(jù)上式可圓出函數(shù)的邏輯圖，如圖1-35(a)所示。如果要用與非運(yùn)算符號(hào)畫邏輯圖，則應(yīng)先將函數(shù)的最簡(jiǎn)與或表達(dá)式轉(zhuǎn)換為最簡(jiǎn)與非-與非表達(dá)式：根據(jù)上式畫出的邏輯圖如圖1-35(b)所示。(a)用與、或、非邏輯符號(hào)(b)用與非和非邏輯符號(hào)圖1-35函數(shù)Y的邏輯圖4.2.2由邏輯圖到真值表的轉(zhuǎn)換由邏輯圖到真值表的轉(zhuǎn)換可按以下步驟進(jìn)行：(1)從輸入到輸出或從輸出到輸入，用逐級(jí)推導(dǎo)的方法，寫出各個(gè)輸出(變量)函數(shù)的邏輯表達(dá)式。(2)將得到的邏輯表達(dá)式化簡(jiǎn)，求出函數(shù)的最簡(jiǎn)與或表達(dá)式。(3)將變量的各種可能取值組合代入與或表達(dá)式中進(jìn)行計(jì)算，并列出函數(shù)的真值表。例如，邏輯圖如下圖所示，列出輸出信號(hào)Y的真值表。解：(1)從輸入到輸出逐級(jí)寫出各個(gè)輸出的邏輯表達(dá)式(2)對(duì)邏輯表達(dá)式進(jìn)行化簡(jiǎn)，求出最簡(jiǎn)與或表達(dá)式3)進(jìn)行計(jì)算，列出真值表。5．一般的組合邏輯電路的分析和設(shè)計(jì)方法5.1組合邏輯電路的分析方法

分析思路：根據(jù)給定邏輯電路，找出輸出輸入間的邏輯關(guān)系，從而確定電路的邏輯功能。基本步驟：根據(jù)給定邏輯圖寫出輸出邏輯式，并進(jìn)行必要的化簡(jiǎn)，根據(jù)真值表和邏輯表達(dá)式對(duì)邏輯電路進(jìn)行分析，判斷該電路所能完成的邏輯功能，做出簡(jiǎn)要的文字描述，或進(jìn)行改進(jìn)設(shè)計(jì)。例如要求分析圖1-37所示邏輯電路的功能。解：(1)寫出輸出邏輯函數(shù)式(2)列邏輯函數(shù)真值表(3)分析邏輯功能A、B、C三個(gè)輸入變量中，有奇數(shù)個(gè)1時(shí)，輸出為1，否則輸出為0。因此，圖示電路為三位判奇電路，又稱奇校驗(yàn)電路。5.2組合邏輯電路的基本設(shè)計(jì)方法設(shè)計(jì)思路：分析給定邏輯要求，設(shè)計(jì)出能實(shí)現(xiàn)該功能的組合邏輯電路。基本步驟：分析要求并列出真值表→求最簡(jiǎn)輸出邏輯式→畫邏輯圖。下面舉例說明設(shè)計(jì)組合電路的方法和步驟。例：設(shè)計(jì)一個(gè)樓上、樓下開關(guān)的控制邏輯電路來控制樓梯上的路燈，使之在上樓前，用樓下開關(guān)打開電燈，上樓后，用樓上開關(guān)關(guān)掉電燈；或者在下樓前，用樓上開關(guān)打開電燈，下樓后，用樓下開關(guān)關(guān)掉電燈。解：(1)分析給定的實(shí)際邏輯問題，根據(jù)設(shè)計(jì)的邏輯要求列出真值表。設(shè)樓上開關(guān)為A，樓下開關(guān)為B，燈泡為Y。并設(shè)A、B閉合時(shí)為1，斷開時(shí)為0；燈亮?xí)rY為l，燈滅時(shí)Y為0。根據(jù)邏輯要求列出真值表。(2)根據(jù)真值表寫出邏輯函數(shù)的表達(dá)式并化簡(jiǎn)。(3)根據(jù)集成芯片的類型變換邏輯函數(shù)表達(dá)式并畫出邏輯電路圖。若用與非門實(shí)現(xiàn)，將函數(shù)表達(dá)式變換為：邏輯圖如圖所示。因?yàn)椋汗士梢灾挥靡粋€(gè)異或門實(shí)現(xiàn)，如圖1-39所示。在實(shí)際中，可用兩個(gè)單刀雙擲開關(guān)完成這一簡(jiǎn)單的邏輯功能，見圖1-40。5.3組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)5.3.1產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因在組合電路中，當(dāng)輸入信號(hào)的狀態(tài)改變時(shí)，輸出端可能會(huì)出現(xiàn)不正常的干擾信號(hào)，使電路產(chǎn)生錯(cuò)誤的輸出,這種現(xiàn)象稱為競(jìng)爭(zhēng)冒險(xiǎn)。組合電路中的競(jìng)爭(zhēng)冒險(xiǎn)，主要是門電路的延時(shí)作用產(chǎn)生的。由于門電路的延時(shí)作用，使信號(hào)從輸入經(jīng)過不同的通路傳輸?shù)捷敵黾?jí)所需的時(shí)間不同，從而就有可能導(dǎo)致錯(cuò)誤的輸出。圖1-43與門電路產(chǎn)生的競(jìng)爭(zhēng)冒險(xiǎn)圖1-44或門電路產(chǎn)生的競(jìng)爭(zhēng)冒險(xiǎn)5.3.2消除競(jìng)爭(zhēng)冒險(xiǎn)的方法為了找到發(fā)現(xiàn)和消除競(jìng)爭(zhēng)冒險(xiǎn)的方法，考察函數(shù)。這個(gè)函數(shù)的邏輯圖和卡諾圖如圖1-45所示，其波形圖如圖1-46所示。由上式可知，當(dāng)A=C=1時(shí)，Y=1，與B的狀態(tài)無關(guān)。但由波形圖可以看出，在B由1變0時(shí)，由0變1有一延遲時(shí)間，在這個(gè)時(shí)間間隔內(nèi)，門2和門3的輸出AB和BC同時(shí)為0，而使輸出出現(xiàn)一個(gè)負(fù)跳變的窄脈沖，即出現(xiàn)了競(jìng)爭(zhēng)冒險(xiǎn)。(a)邏輯圖(b)卡諾圖圖1-45用卡諾圖來發(fā)現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)圖1-46產(chǎn)生了競(jìng)爭(zhēng)冒險(xiǎn)的波形這個(gè)現(xiàn)象反映在卡諾圖上，就是當(dāng)B由1變0時(shí)，函數(shù)從乘積項(xiàng)這個(gè)圈跨到乘積項(xiàng)那個(gè)圈。分析這兩個(gè)乘積項(xiàng)的圈，可以發(fā)現(xiàn)它們相鄰但不相交。由此，可以得到發(fā)現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)的方法是：如果卡諾圖中乘積項(xiàng)的圈之間有相鄰但不相交的情況，則有競(jìng)爭(zhēng)冒險(xiǎn)存在。消除競(jìng)爭(zhēng)冒險(xiǎn)的方法之一是在函數(shù)中增加一個(gè)乘積項(xiàng)AC，這個(gè)新增加的乘積項(xiàng)就是運(yùn)用冗余律消去的冗余項(xiàng)，即圖1-45(b)中虛線所示的圈。這個(gè)圈把兩個(gè)相鄰但不相交的圈連接在一起。這時(shí)邏輯函數(shù)為：這樣，當(dāng)A=C=1時(shí)，有即B發(fā)生變化時(shí)，Y保持為1，這樣就消除了A=C=1時(shí)電路的競(jìng)爭(zhēng)冒險(xiǎn)。消除了競(jìng)爭(zhēng)冒險(xiǎn)后的波形如圖1-47所示，邏輯圖如圖1-48所示。任務(wù)三4位二進(jìn)制數(shù)值比較器的制作知識(shí)要求：熟悉1位二進(jìn)制數(shù)值比較器；掌握4位集成數(shù)值比較器(74LS85)；了解集成數(shù)值(74LS85)比較器的位數(shù)擴(kuò)展；二進(jìn)制編碼器；會(huì)用真值表分析電路；了解集成數(shù)值比較器(74LS85)的位數(shù)擴(kuò)展；掌握二進(jìn)制編碼器和二-十進(jìn)制編碼器。技能要求：學(xué)會(huì)用萬能板來完成4位二進(jìn)制數(shù)值比較器的制作；正確使用74LS85、電源、電阻、開關(guān)和發(fā)光二極管；學(xué)會(huì)識(shí)別電路圖。1、1位二進(jìn)制數(shù)值比較器兩個(gè)1位二進(jìn)制數(shù)進(jìn)行比較，輸入信號(hào)是兩個(gè)要進(jìn)行比較的1位二進(jìn)制數(shù)，現(xiàn)用A，B表示；輸出是比較結(jié)果，有3種情況：A>B、A<B、A=B，現(xiàn)分別用Ll、L2、L3表示。設(shè)A>B時(shí)Ll=l；A<B時(shí)L2=l；A=B時(shí)L3=1。由此可列出1位數(shù)值比較器的真值表，如下表所示。根據(jù)此表可寫出各個(gè)輸出的邏輯表達(dá)式：由以上邏輯表達(dá)式可畫出1位數(shù)值比較器的邏輯圖，如圖1-53所示。

2．4位集成數(shù)值比較器兩個(gè)多位數(shù)碼A、B的比較，是從A的最高位和B的最高位進(jìn)行比較，如果二者不相等，則該位的比較結(jié)果就可以作為A、B的比較結(jié)果；如果二者相等，則再比較次高位，依此類推。顯然，如果A=B，則比較步驟必須進(jìn)行到最低位才能得到結(jié)果。4位數(shù)值比較器的真值表如表1-25所示，表中符號(hào)“×”表示為任意值。圖1-544位數(shù)值比較器的邏輯圖4．二進(jìn)制編碼器用文字、符號(hào)或者數(shù)字表示特定對(duì)象的過程稱為編碼。在數(shù)字電路中使用二進(jìn)制數(shù)進(jìn)行編碼，相應(yīng)的二進(jìn)制數(shù)稱為二進(jìn)制代碼。實(shí)現(xiàn)編碼操作的電路稱為編碼器。4.13位二進(jìn)制編碼器3位二進(jìn)制編碼器是把8個(gè)輸入信號(hào)，編成對(duì)應(yīng)的3位二進(jìn)制代碼輸出。因?yàn)檩斎胗?個(gè)信號(hào)，要求有8種狀態(tài)，所以輸出的是3位二進(jìn)制代碼。邏輯圖如圖所示。圖(a)是由或門構(gòu)成的3位二進(jìn)制編碼器，輸入為原變量，即高電平有效；圖(b)是由與非門構(gòu)成的3位二進(jìn)制編碼器，輸入為反變量，即低電平有效。無論是在圖(a)中還是在圖(b)中，I0的編碼都是隱含著的，即當(dāng)I1、I2、I3、I4、I5、I6、I7均為無效狀態(tài)時(shí)，編碼器的輸出就是I0(或)的編碼。4.23位二進(jìn)制優(yōu)先編碼器前面介紹的編碼器，輸入信號(hào)都是互相排斥的。在優(yōu)先編碼器中則不同，允許幾個(gè)信號(hào)同時(shí)輸入，但是電路只對(duì)其中優(yōu)先級(jí)尉最高的進(jìn)行編碼，不理睬級(jí)別低的信號(hào)，或者說級(jí)別低的信號(hào)不起作用，這樣的電路叫做優(yōu)先編碼器。也就是說，在優(yōu)先編碼器中是優(yōu)先級(jí)別高的信號(hào)排斥級(jí)別低的，即具有單方面排斥的特性。(a)由或門構(gòu)成(b)由與非門構(gòu)成圖1-583位二進(jìn)制編碼器3位二進(jìn)制優(yōu)先編碼器的輸入是8個(gè)要進(jìn)行優(yōu)先編碼的信號(hào)I0～I(xiàn)7，設(shè)I7的優(yōu)先級(jí)別最高，I6次之，依此類推，I0最低，并分別用000、001、…、111表示I0、I1、…、I7。根據(jù)優(yōu)先級(jí)別高的信號(hào)排斥級(jí)別低的特點(diǎn)，即可列出優(yōu)先編碼器的簡(jiǎn)化真值表，即優(yōu)先編碼表，如表1-27所示。由表1-27直接可得：根據(jù)上述表達(dá)式即可畫出如圖1-59所示邏輯圖。在圖1-59中，I0的編碼也是隱含的，當(dāng)I1～I(xiàn)7均為0時(shí)，電路的輸出就是I0的編碼。因?yàn)?位二進(jìn)制優(yōu)先編碼器有8根輸入編碼信號(hào)線、3根輸出代碼信號(hào)線，所以又叫做8線，3線優(yōu)先編碼器。如果要求輸出、輸入均為反變量，則只要在圖1-59中的每一個(gè)輸出端和輸入端都加上反相器就可以了。圖1-593位二進(jìn)制優(yōu)先編碼器4.3集成8線-3線優(yōu)先編碼器下圖所示是TTL集成8線-3線優(yōu)先編碼器74LSl48的引腳排列圖和邏輯功能示意圖，其真值表如下表所示，表中符號(hào)“×”表示為任意電平。圖1-60集成8線-3線優(yōu)先編碼器74LSl485．二-十進(jìn)制編碼器將十進(jìn)制的10個(gè)數(shù)碼0、1、2、3、4、5、6、7、8、9編成二進(jìn)制代碼的邏輯電路稱為二-十進(jìn)制編碼器?，F(xiàn)以最常用的8421BCD碼編碼器為例說明。5.18421BCD碼編碼器因?yàn)檩斎胗?0個(gè)數(shù)碼，要求有10種狀態(tài)，而3位二進(jìn)制代碼只有8種狀態(tài)，所以輸出需用4位二進(jìn)制代碼。設(shè)輸入的10個(gè)數(shù)碼分別用I0、I1、…、I9表示，輸出的二進(jìn)制代碼分別為Y3、Y2、Y1、Y0，采用8421BCD碼，則真值表如表1-29所示。由于I0～I(xiàn)9是一組相互排斥的變量，故可由真值表直接寫出輸出函數(shù)的邏輯表達(dá)式，即為：邏輯圖如圖1-62所示。其中I0也是隱含著的.

（a）由或門構(gòu)成（b）由與非門構(gòu)成圖1-628421BCD碼編碼器5.28421BCD碼優(yōu)先編碼器設(shè)優(yōu)先順序是從I9至I0遞降，則8421BCD碼優(yōu)先編碼器的真值表如表1-30所示。由表1-30可直接寫出輸出的函數(shù)表達(dá)式，為:根據(jù)上列表達(dá)式可畫出如圖1-63所示的邏輯圖。因?yàn)?421BCD碼優(yōu)先編碼器有l(wèi)O根輸入編碼信號(hào)線，4根輸出代碼信號(hào)線，所以又叫做10線-4線優(yōu)先編碼器。如果在圖1-63所示電路的基礎(chǔ)上，在每一個(gè)輸入端和輸出端都加上反相器，便可得到輸入和輸出均為反變量的8421BCD碼優(yōu)先編碼器。圖1-638421BCD碼優(yōu)先編碼器任務(wù)四4位二進(jìn)制數(shù)加法數(shù)碼顯示電路的制作

知識(shí)要求：掌握四位二進(jìn)制加法運(yùn)算；掌握集成二進(jìn)制譯碼器及二-十進(jìn)制譯碼器；掌握LED數(shù)碼管和顯示譯碼器；掌握74LS283，CC4008，74LS138，BS201，BS202，74LS147，74LS148，CD4511；了解二進(jìn)制譯碼器。技能要求：會(huì)使用74LS283、CC4008、74LS138、BS201、BS202、74LS147、74LS148、CD4511；學(xué)會(huì)用萬能板來完成四位二進(jìn)制數(shù)加法數(shù)碼顯示電路的制作。1．四位二進(jìn)制加法運(yùn)算電路1.1加法器實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路稱為加法器。按照進(jìn)位方式的不同，加法器分為串行進(jìn)位加法器和超前進(jìn)位加法器兩種。1.1.1串行進(jìn)位加法器把n位全加器串聯(lián)起來，低位全加器的進(jìn)位輸出連接到相鄰的高位全加器的進(jìn)位輸入，便構(gòu)成了n位的串行進(jìn)位加法器。下圖所示為4位串行進(jìn)位加法器的邏輯圖。

由上圖可知，盡管串行進(jìn)位加法器各位相加是并行的，但其進(jìn)位信號(hào)是由低位向高位逐級(jí)傳遞的。這樣，要形成高位的和，必須等到低位的進(jìn)位形成后才能確定。因此，串行進(jìn)位加法器速度不高。1.1.2超前進(jìn)位加法器為了提高運(yùn)算速度，在邏輯設(shè)計(jì)上采用超前進(jìn)位的方法，即每一位的進(jìn)位根據(jù)各位的輸入同時(shí)預(yù)先形成，而不需要等到低位的進(jìn)位送來后才形成。4位并行相加超前進(jìn)位加法器的邏輯圖，見圖1-79。圖中虛線框內(nèi)的電路是實(shí)現(xiàn)超前進(jìn)位的電路部分，稱為超前進(jìn)位發(fā)生器。1.2加法器的應(yīng)用加法器除用來實(shí)現(xiàn)兩個(gè)二進(jìn)制數(shù)相加外，還可用來設(shè)計(jì)代碼轉(zhuǎn)換電路、二進(jìn)制減法器和F進(jìn)制加法器等。1.2.18421BCD碼轉(zhuǎn)換成余3碼由余3碼的定義可知，余3碼比相應(yīng)的8421BCD碼多3。為了實(shí)現(xiàn)這種轉(zhuǎn)換，用一個(gè)4位加法器即可。只要在4位加法器的輸入端A3、A2、A1、A0輸入8421BCD碼，在輸入端B3、B2、B1、B0輸入常數(shù)0011，進(jìn)位輸入端C0-1置0，則在輸出端S3、S2、S1、S0得到余3碼，見圖1-82。1.2.2構(gòu)成二進(jìn)制并行加法/減法器加法器也可用于減法運(yùn)算，其方法是用被減數(shù)加上減數(shù)的補(bǔ)碼。設(shè)兩個(gè)不帶符號(hào)的4位二進(jìn)制數(shù)為A=A3A2A1A0和B=B3B2B1B0，則：A-B=A3A2A1A0-B3B2B1B0=A3A2A1A0++1兩個(gè)正數(shù)的加法/減法運(yùn)算可由下圖所示的電路完成，圖中將進(jìn)位輸入端C0-1作為加法/減法控制變量。當(dāng)C0-1=0時(shí),B⊕0=B,電路執(zhí)行A+B運(yùn)算；當(dāng)C0-1=1時(shí)，B,電路執(zhí)行A-B運(yùn)算。1.2.3構(gòu)成二-十進(jìn)制加法器有時(shí)希望直接以十進(jìn)制數(shù)進(jìn)行算術(shù)運(yùn)算，其輸入是十進(jìn)制的8421BCD碼形式，輸出也是十進(jìn)制BCD碼，這樣可省去二進(jìn)制與十進(jìn)制之間的轉(zhuǎn)換。二進(jìn)制加法器的輸入是二進(jìn)制數(shù)，輸出也是二進(jìn)制數(shù)。如果將兩個(gè)BCD碼十進(jìn)制數(shù)輸入到一個(gè)4位二進(jìn)制加法器，則加法器的輸出將是一個(gè)從0到19范圍內(nèi)的二進(jìn)制和數(shù)，如表1-32的左邊一欄所示，顯然這些和數(shù)不是所要求的BCD碼輸出形式，要求的BCD碼輸出形式如表1-32的中間一欄所示。分析表1-32可知，當(dāng)二進(jìn)制和數(shù)小于或等于1001時(shí)，二進(jìn)制和數(shù)等于BCD碼和數(shù)；當(dāng)二進(jìn)制和數(shù)大于1001時(shí)，二進(jìn)制和數(shù)不等于BCD碼和數(shù)，需要加以校正。校正的方法是將二進(jìn)制和數(shù)加上0110，就可以得到正確的BCD碼和數(shù)，并產(chǎn)生進(jìn)位輸出。所以，進(jìn)行二-十進(jìn)制數(shù)碼加法運(yùn)算需分兩步進(jìn)行：第一步按二進(jìn)制運(yùn)算規(guī)則進(jìn)行運(yùn)算；第二步對(duì)運(yùn)算結(jié)果進(jìn)行判斷，若和數(shù)大于1001，則電路自動(dòng)對(duì)和數(shù)加上0110，并在組間產(chǎn)生進(jìn)位，否則即為最后運(yùn)算結(jié)果。所以一個(gè)1位二．十進(jìn)制加法器應(yīng)由兩個(gè)4位二進(jìn)制加法器和一個(gè)加0110的校正網(wǎng)絡(luò)組成。進(jìn)一步分析表1-32，可找出校正條件的邏輯表達(dá)式。顯然，在二進(jìn)制和數(shù)具有進(jìn)位輸出，即C3=l時(shí)，需加以校正；當(dāng)和數(shù)出現(xiàn)從1010～1111這6種代碼之一時(shí)，也需要進(jìn)行校正。所以，校正條件的邏輯表達(dá)式為：C=C3+S3S2+S3S1由此得到1位二-十進(jìn)制加法器的邏輯圖，如圖1-84所示。

圖1-841位二-十進(jìn)制加法器2.集成二進(jìn)制譯碼器譯碼器是將輸入二進(jìn)制代碼的狀態(tài)翻譯成輸出信號(hào)，以表示其原來含義的電路。譯碼器的種類很多，但各種譯碼器的工作原理類似，設(shè)計(jì)方法也相同。把二進(jìn)制代碼的各種狀態(tài)，按照其原意翻譯成對(duì)應(yīng)輸出信號(hào)的電路，稱為二進(jìn)制譯碼器。2.13位二進(jìn)制譯碼器3位二進(jìn)制代碼可表示8種不同的狀態(tài)，所示輸出的必須是8個(gè)譯碼信號(hào)，設(shè)8個(gè)輸出信號(hào)分別為Y0、Y1、…、Y7。根據(jù)二進(jìn)制譯碼器的功能?？闪谐?位二進(jìn)制譯碼器的真值表，如表1-33所示．從真值表可知，對(duì)應(yīng)于一組變量輸入，在8個(gè)輸出中只有1個(gè)為1，其余7個(gè)為0。因?yàn)檩斎攵?個(gè)，輸出端8個(gè)，故又稱之為3線-8線譯碼器，也稱為3變量譯碼器。由真值表可直接寫出各輸出信號(hào)的邏輯表達(dá)式：根據(jù)這些邏輯表達(dá)式畫出的邏輯圖見圖1-85。由于譯碼器各個(gè)輸出信號(hào)表達(dá)式的基本形式是有關(guān)輸入信號(hào)的與運(yùn)算，所以它的邏輯圖是由與門組成的陣列，這也是譯碼器基本電路結(jié)構(gòu)的一個(gè)顯著特點(diǎn)。如果把圖1-85所示電路的與門換成與非門，那么所得到的就是由與非門構(gòu)成的輸出為反變量(低電平有效)的3位二進(jìn)制譯碼器。圖1-853位二進(jìn)制譯碼器2.3二進(jìn)制譯碼器的級(jí)聯(lián)利用譯碼器的選通控制端可以擴(kuò)展譯碼器的規(guī)模。圖1-87所示是用兩片3線-8線譯碼器構(gòu)成的4線-16線譯碼器。(a)引腳排列圖(b)邏輯功能圖圖1-86集成3線-8線譯碼器3．集成二-十進(jìn)制譯碼器3.18421BCD碼譯碼器把二-十進(jìn)制代碼翻譯成10個(gè)十進(jìn)制數(shù)字信號(hào)的電路，稱為二-十進(jìn)制譯碼器。二一十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的4位二進(jìn)制編碼(BCD碼)，分別用A3、A2、Al、A0表示：輸出的是與10個(gè)十進(jìn)制數(shù)字相對(duì)應(yīng)的10個(gè)信號(hào)，用Y9～Y0表示。由于二-十進(jìn)制譯碼器有4根輸入線，10根輸出線，所以又稱為4線-10線譯碼器。8421BCD碼譯碼器的真值表如表1-35所示。圖1-87譯碼器的擴(kuò)展表中左邊是輸入的8421BCD碼，右邊是譯碼輸出。其中1010～1111共6種狀態(tài)沒有使用，是無效狀態(tài)，在正常工作狀態(tài)下不會(huì)出現(xiàn)，化簡(jiǎn)時(shí)可以作為隨意項(xiàng)處理。

在中規(guī)模集成二-十進(jìn)制譯碼器中，對(duì)BCD碼采用了完全譯碼方案，即輸出函數(shù)沒有利用隨意項(xiàng)化簡(jiǎn)。這樣做的好處是，輸入端代碼出現(xiàn)無效狀態(tài)時(shí)，譯碼器不予響應(yīng)，各個(gè)輸入信號(hào)之間沒有約束。采用完全譯碼方案的輸出函數(shù)，可直接由真值表1-35寫出，分別為：由這些表達(dá)式畫出邏輯圖如圖1-88所示。

3.2集成4線-10線譯碼器圖1-89所示是8421BCD輸入的集成4線-10線譯碼器74LS42的引腳排列圖和邏輯功能示意圖。圖1-89集成4線-10線譯碼器74LS424．顯示譯碼器在各種數(shù)字設(shè)備中，經(jīng)常需要將數(shù)字、文字和符號(hào)直觀地顯示出來，供人們直接讀取結(jié)果，或用以監(jiān)視數(shù)字系統(tǒng)的工作情況。因此，顯示電路是許多數(shù)字設(shè)備中必不可少的部分。用來驅(qū)動(dòng)各種顯示器件，從而將用二進(jìn)