超大規(guī)模集成電路設(shè)計(jì)導(dǎo)論考試題及答案

1集成電路的加工包括哪些根本工藝？各有哪些方法和工序？

答：(1)熱氧化工藝：包括干氧化法和濕氧化法；

(2)擴(kuò)散工藝：包括擴(kuò)散法和離子注入法；

()淀積工藝：化學(xué)淀積方法：外延生長(zhǎng)法；熱法；等離子法；

物理淀積方法：

濺射法；2真空蒸發(fā)法

(4)光刻工藝：工序包括：1涂光刻膠；2預(yù)烘干；3掩膜對(duì)準(zhǔn)；4曝光；5顯影；6后烘干；7

腐蝕；8去膠。

2、簡(jiǎn)述光刻工藝過(guò)程及作用。

答：(1)涂光刻膠：為了增加光刻膠和硅片之間的粘附性，防止顯影時(shí)光刻膠的脫落，以及防止?jié)穹ǜg產(chǎn)生

側(cè)向腐蝕；

(2)預(yù)烘干：以便除去光刻膠中的溶劑；

(3)掩膜對(duì)準(zhǔn)：以保證掩模板上的圖形與硅片上已加工的各層圖形套準(zhǔn)；

(4)曝光：使光刻膠獲得與掩模圖形相同的感光圖片；

(5)顯影：將曝光后的硅片浸泡在顯影液中，使正光刻膠的曝光局部和負(fù)光刻膠的未曝光局部

被溶解掉；

(6)后烘干：使殘留在光刻膠中的有機(jī)溶劑完全揮發(fā)掉，提高光刻膠和硅片的粘接性及光刻膠

的耐腐蝕性；

(7)腐蝕：以復(fù)制在光刻膠上圖形作為掩膜，對(duì)下層材料進(jìn)行腐蝕，將圖形復(fù)制到下層材料中；

(8)去膠：除去光刻膠。

3說(shuō)明晶體管的工作原理

答：晶體管有四種工作狀態(tài)：

(1)截止?fàn)顟B(tài)：即源漏之間不加電壓時(shí)，溝道各電場(chǎng)強(qiáng)度相等，溝道厚度

均勻，、之間沒(méi)有電流；

〔)線性工作狀態(tài)：漏源之間加電壓時(shí)，漏端接正，源端接負(fù)，溝道

厚度不再均勻，在端電位升為，柵漏極電位差為

-電場(chǎng)強(qiáng)度變?nèi)酰葱蛯幼儽?，并在溝道上產(chǎn)生由到的電場(chǎng)，使得多數(shù)載

流子由端流向端形成電流，它與變化呈線性關(guān)

系：p

U飽和工作狀態(tài)：繼續(xù)增大到時(shí)，端柵極與襯底缺乏以形

成反型層，出現(xiàn)溝道夾斷，電子運(yùn)動(dòng)到夾斷點(diǎn)時(shí)，便進(jìn)入耗盡區(qū)，在漂移作

用下，電子被漏極高電位吸引過(guò)去，便形成飽和電流，溝道夾斷后，（）不變，

也不變，即工作進(jìn)入飽和狀態(tài)，

U擊穿狀態(tài)：當(dāng)增加到一定極限時(shí)，由于電壓過(guò)高，晶體管端得

結(jié)發(fā)生雪崩擊穿，電流急劇增加，晶體管不能正常工作。

4反相器有哪些種類？說(shuō)明每種反相器的特性。

答：〔）電阻負(fù)載反相器（）R該電路在集成電路中很少用，在別離原件中常用；

U增強(qiáng)型負(fù)載反相器（）E這種反相器的漏端始終處于夾斷狀態(tài)；

U耗盡型負(fù)載反相器CD有較高的輸出電平和較快的上升速度，其翻轉(zhuǎn)時(shí)間短，電路工作速

度快，是目前最常用的反相器；〔）反相器：靜態(tài)功耗低；2抗干擾能力強(qiáng)；3電源利用率低；4輸入阻

抗多，負(fù)載能力強(qiáng)。

5簡(jiǎn)述效應(yīng)的產(chǎn)生原理及防治方法

答：產(chǎn)生原理：用晶體管的說(shuō)明閘流效應(yīng)

0在阱內(nèi)有一個(gè)縱向的管，在阱外有一個(gè)橫向的管，兩個(gè)晶體管的集

電極各驅(qū)動(dòng)另一個(gè)晶體管的基極，構(gòu)成正反應(yīng)回路；

。阱中縱向管的電流放大倍數(shù)約為到幾百，阱外的橫向管的電流放

大倍數(shù)約為0.到51；0

（）和為基極的寄生電阻，阱電阻的典型值為歐姆，襯底電阻

的典型值為500—?dú)W7姆0。0

如果兩個(gè)晶體管的電流放大倍數(shù)和基極寄生電阻Rw、Rs值太大，在外部噪聲的影響下，口

容易使輸出端VoODO。vss之下約為0.7V,使得N+

漏區(qū)(也有可能是N+1源區(qū))向P

□注入電子，這股電子流使PNP和NPN管的正反應(yīng)增強(qiáng)，電

流一直增強(qiáng)，將產(chǎn)生很大的破壞

性，而且在去除干擾后，閘流電流也不會(huì)消除，即產(chǎn)生閘流

效應(yīng)，而且假設(shè)輸出端VoOOVdd

上方，也能引P+漏極的空穴注入而引發(fā)閘流效應(yīng)。

防止方法：(1)減小寄生晶體管的電流增益(2)采用偽收集極(3)采

用保護(hù)環(huán)(4)

加襯底

6、如何定義晶體管的串并聯(lián)等效因子？

答(1〕串聯(lián)：如圖示是兩個(gè)晶體管串聯(lián)及其等效電路，設(shè)兩個(gè)管子的開(kāi)啟Vt相同，且

電壓都工作在線性區(qū)

根據(jù)電流公式有：

Idsi=Pi[(Vg-Vt—Vm)2~(Vg-Vt-Vd)2](1)

Ids2=P2[(Vg-Vt-Vs)2-(Vg-Vt-Vm)2]

因?yàn)椋『ds2所以

(Vg_Vt_Vm)2=p2/(Pi+B2)[(Vg-Vt-Vs)2-(Vg—Vt-Vd)2]

代入口1口得Ids耶iB2/(Bi+B2)[(Vg_Vt_Vs)2_(Vg-Vt-Vd)2]

由等效電路得:Ids=B

eff：(Vg-V-Vs)2-(Vg-V-Vd)2]

由于Ids=IdsL那么Beff=B1B2/(B1+B2)

上式即為兩個(gè)晶體管串聯(lián)時(shí)的等效導(dǎo)電因子，同理可推出個(gè)管子的串聯(lián)使用時(shí)，其等效導(dǎo)

電因子為：

0并聯(lián)：如下圖為兩個(gè)晶體管并聯(lián)及其等效電路，設(shè)兩個(gè)管子的開(kāi)啟電壓為相同，且

都工作在線性區(qū)

根據(jù)電流公式有：〔P

由等效電路得：P

由于此式即為兩個(gè)晶體

管并聯(lián)時(shí)的等效導(dǎo)電因子，同理可得個(gè)相等的管子并聯(lián)使用時(shí)的等效導(dǎo)電因子為：

%=2總

2-1

、簡(jiǎn)述存儲(chǔ)器的主要結(jié)構(gòu)及各局部的作用答：存儲(chǔ)器主要由：存儲(chǔ)器、地址譯碼、讀寫電

路和始終控制電路構(gòu)成，各局部作用如下：

(1)存儲(chǔ)體：由假設(shè)干個(gè)存儲(chǔ)單元組成，每個(gè)存儲(chǔ)單元有兩個(gè)相對(duì)穩(wěn)定的狀態(tài)，以代表存

儲(chǔ)的二進(jìn)制信息和，如果要存儲(chǔ)組二進(jìn)制數(shù)據(jù)，每組二進(jìn)制數(shù)據(jù)又由個(gè)二進(jìn)制數(shù)組

成，那么需要個(gè)單元，這時(shí)稱該存儲(chǔ)器的存儲(chǔ)容量為位，代表能存儲(chǔ)的字?jǐn)?shù)，代表每個(gè)

字的位數(shù)

(2)地址譯碼：為了能夠正確寫入和讀出單元陣列中某個(gè)單元的信息，必須給每個(gè)單元分

配一個(gè)唯一的地址，地址譯碼器就是通過(guò)查詢這些地址來(lái)訪問(wèn)每個(gè)單元中的信息的。

(3)讀寫電路：存儲(chǔ)單元的狀態(tài)?；?,不能直接提供應(yīng)外部電路，必須經(jīng)過(guò)讀出放大器

放大。有的存儲(chǔ)器對(duì)寫入信號(hào)有特殊的要求，此時(shí)需要專門的寫入電路。

、簡(jiǎn)述動(dòng)態(tài)單管單元存儲(chǔ)器的工作原理。

單管存儲(chǔ)器單元是由一個(gè)晶體管與一個(gè)和源極相連的電容構(gòu)成，管作為開(kāi)關(guān)，起地址選

擇作用，它的多晶硅柵電極同時(shí)作為字選擇線即讀/寫選擇線。它的漏極和源極分別接數(shù)據(jù)

線和電容s為了增加存儲(chǔ)器的電荷量，參加多晶硅s讀寫時(shí)加正向電壓，

在區(qū)下的硅襯底外表形成型反型層和管的源區(qū)連在一起形成電容的另一個(gè)極。

(1)寫入過(guò)程：字線從地電壓升為高電壓，管導(dǎo)通，如數(shù)據(jù)線為低電壓，那么接在電容

上的通過(guò)對(duì)充電，寫入信息“1”；如數(shù)據(jù)線為高，那么經(jīng)過(guò)放電，寫入

信息“0"o當(dāng)字線回到地電壓時(shí)，管截止，信息就保存在電容上。

()讀出過(guò)程：對(duì)某單元讀出數(shù)據(jù)是，數(shù)據(jù)線預(yù)充電至高電平，當(dāng)字線升為高電壓時(shí)，導(dǎo)

通。假設(shè)上有電荷，那么放電，是數(shù)據(jù)線電位下降，此時(shí)假設(shè)在數(shù)據(jù)線上接一個(gè)讀出放

大器，便可檢出上的“1”狀態(tài)，讀出信息“1”；假設(shè)上無(wú)電荷，那么數(shù)據(jù)線無(wú)電位變

化，放大器無(wú)輸出，表示上存儲(chǔ)的是“0”狀態(tài)，讀出信息“0”

9、對(duì)門陣列和標(biāo)準(zhǔn)單元設(shè)計(jì)方法的主要特征進(jìn)行比擬

答：(1〕門陣列陣列設(shè)計(jì)師一種面向邏輯級(jí)的設(shè)計(jì)方法，是采用局部制作工藝的方

式,制

作出一定規(guī)模的半成品芯片，通過(guò)后期在半成品芯片上的再加工，形成所需的產(chǎn)品。

①優(yōu)點(diǎn)：1、事先制備母片，使制作周期縮短；

2、母片及庫(kù)單元是事先設(shè)計(jì)好的，并且經(jīng)過(guò)

驗(yàn)證，因此正確性得到保證；3、門陣列設(shè)計(jì)模式非常標(biāo)準(zhǔn),

設(shè)計(jì)自動(dòng)化程度高；4、價(jià)格低，

適合小批量的ASIC設(shè)計(jì)。

②缺點(diǎn)：1、利用率低;2、不夠靈活，對(duì)設(shè)計(jì)限制值較

高；3、布通率不能到達(dá)10