采用FPGA提高廣播應(yīng)用的集成度

1、采用fpga提高廣播應(yīng)用的集成度 在廣播和傳送系統(tǒng)中，采納一種或者兩種串行接口來傳輸數(shù)字視頻：沒有壓縮的數(shù)據(jù)用法視頻串行數(shù)字接口(sdi)，壓縮數(shù)據(jù)用法異步串行接口(asi)。在視頻設(shè)備中，主要采納移動圖像和電視工程師聯(lián)盟(smpte)定義的sdi來傳送視頻和音頻數(shù)據(jù)。 視頻設(shè)備能夠支持標(biāo)準(zhǔn)清楚度(sd)數(shù)字視頻格式、高清楚度(hd)數(shù)字視頻格式，或者同時支持。sd視頻傳輸?shù)膕di速率為270mbps, 360 mbps或者540 mbps，而hd視頻傳輸?shù)膕di速率為1.485 gbps或者1.485/1.001 gbps。hd提供高質(zhì)量的視頻，代表了今后數(shù)字視頻廣播的進(jìn)展方向。隨著hd視頻

2、需求的增長，要求硬件能夠處理hd技術(shù)所需的大數(shù)據(jù)吞吐量。在數(shù)字視頻傳送環(huán)境中，數(shù)據(jù)傳送的主要方式是asi的270 mbps單節(jié)目傳送流(spts)或者多節(jié)目傳送流(mpts)，這些方式由數(shù)字視頻廣播(dvb)協(xié)會定義。廣播設(shè)備開發(fā)人員通常用法assp來實現(xiàn)sdi和dvb-asi功能，也可以利用可編程規(guī)律器件(pld)，用法pld中的規(guī)律和其它資源構(gòu)建所需的各種數(shù)字功能，來實現(xiàn)這些接口。通過用法pld(而不是assp)，可以顯著降低總成本。某些狀況下，在每asi通道或者每sdi端口的基礎(chǔ)上，pld不到assp成本的1/10。sdi的可編程規(guī)律解決計劃要達(dá)到sdi和dvb-asi需要的270mbp

3、s數(shù)據(jù)速率，可編程解決計劃需要提供以下功能：.lvds i/o.足夠的規(guī)律容量.數(shù)據(jù)復(fù)原能力.產(chǎn)生時鐘信號的pll對于hd-sdi數(shù)據(jù)速率，需要采納支持嵌入式serdes技術(shù)、時鐘數(shù)據(jù)復(fù)原，并集成了高速通道的pld，例如的stratix gx系列。圖1所示為altera可編程規(guī)律中實現(xiàn)sd-sdi和hd-sdi功能所需的構(gòu)成單元。sd-sdi解決計劃在規(guī)律單元(le)中利用過采樣技術(shù)來復(fù)原數(shù)據(jù)。fpga中的基本構(gòu)建模塊le在serdes模塊中表示為“軟規(guī)律”。在hd-sdi解決計劃中，嵌入式serdes和cdr完成時鐘和數(shù)據(jù)復(fù)原功能。圖1. 基于pld的sdi解決計劃圖2.在可編程規(guī)律中實現(xiàn)d

4、vb-asihd-sdi計劃中的其它功能包括放射機(jī)側(cè)的線編號插入和循環(huán)冗余校驗(crc)計算，以及接收機(jī)側(cè)的線編號提取和循環(huán)冗余校驗?；诳删幊桃?guī)律的dvb-asi解決計劃可以采納fpga來實現(xiàn)dvb-asi所需的數(shù)據(jù)速率，fpga為asi接收機(jī)和放射機(jī)提供lvds i/o，并為接收機(jī)和放射機(jī)輸入基及時鐘提供pll。altera的cyclone、stratix和stratix gx系列fpga具備這些功能。圖2所示為在fpga中實現(xiàn)dvb-asi所需的構(gòu)成單元，包括放射機(jī)和接收機(jī)耦合的回環(huán)通道，以及用于內(nèi)置測試操作的偽隨機(jī)二進(jìn)制序列(prbs)校驗器和prbs產(chǎn)生器。asi接收機(jī)組成：.解串器

5、，將到達(dá)的串行數(shù)據(jù)轉(zhuǎn)換為10比特寬的并行數(shù)據(jù).過采樣接口，實現(xiàn)數(shù)據(jù)復(fù)原和位同步.字對齊.8位/10位，將10位并行數(shù)據(jù)轉(zhuǎn)換為8位寬原始數(shù)據(jù).同步狀態(tài)機(jī)探測字同步或者同步走失.速率匹配fifo緩沖匹配到達(dá)比特和發(fā)送(或者系統(tǒng))時鐘的速率。圖3. asi接收機(jī)結(jié)構(gòu)框圖asi放射機(jī)含有一個8位/10位編碼器和一個串化器，編碼器將8位寬的字轉(zhuǎn)換為10位，串化器將10位并行字轉(zhuǎn)換為串行數(shù)據(jù)，采納一個10位移位寄存器實現(xiàn)該功能，以字速率從編碼器輸入，以lvds輸出緩沖比特率輸出。27mhz基及時鐘乘以10的pll提供比特率時鐘，支持顫動受控asi傳輸串化。asi放射機(jī)構(gòu)成單元4所示。在可編程規(guī)律中實現(xiàn)sd

6、i和dvb-asi普通狀況下，采納fpga實現(xiàn)一個asi通道需要的le數(shù)量少于1,000。cyclone ii fpga每通道成本低于1美元比現(xiàn)有assp計劃低得多。一個10位sd-sdi全雙工端口在altera fpga中只需要400個le。對于cyclone ii fpga中的10位sd-sdi數(shù)據(jù)，其每端口成本也遠(yuǎn)遠(yuǎn)低于現(xiàn)有的assp計劃。對于20位hd-sdi數(shù)據(jù)，收發(fā)器通道規(guī)律大約需要1,000個le，在stratix gx器件中實現(xiàn)這些規(guī)律時，每端口成本等于甚至低于assp的每端口成本。當(dāng)考慮到可編程規(guī)律的其它集成性能時， stratix gx計劃的優(yōu)勢越發(fā)突出。可編程規(guī)律集勝利能

7、還具有其它優(yōu)勢在典型應(yīng)用中，dvb-asi和sdi只是廣播設(shè)備所有功能的一部分。例如，dvb-asi通常用于廣播數(shù)據(jù)轉(zhuǎn)發(fā)系統(tǒng)，需要舉行視頻復(fù)用、壓縮、調(diào)制和解調(diào)、時隙復(fù)用、編解碼等信號處理。這些操作需要前向糾錯(fec)、濾波、間插、正交振幅調(diào)制(qam)映射、viterbi和reed-solomon解碼等數(shù)字信號處理功能。這些功能可以利用fpga中的資源來實現(xiàn)，包括le、cyclone ii器件中的乘法器,以及stratix器件中的模塊。圖4. asi放射機(jī)結(jié)構(gòu)框圖通過將這些功能集成到幾個器件中，基于fpga的解決計劃進(jìn)一步降低了開發(fā)成本，節(jié)約了電路板空間，降低了系統(tǒng)復(fù)雜性。fpga所具有的

8、靈便性使開發(fā)人員能夠定制實現(xiàn)設(shè)計中每一單元之間的接口，在最短的時光內(nèi)加入各種功能，突出設(shè)計質(zhì)量。設(shè)計人員還可以得到與單個可編程器件相同的asi通道或者sdi端口數(shù)，而采納assp就必需用法多個分立器件。參考設(shè)計加速產(chǎn)品上市在sdi參考設(shè)計中，對三個smpte建議顫動參數(shù)舉行了評估：.顫動產(chǎn)生器器件或者系統(tǒng)產(chǎn)生一個串行數(shù)字信號(在這種狀況下是hd-sdi)，它含有某一振幅和頻率的正弦顫動。產(chǎn)生的顫動也可以是非正弦的。.接收顫動容限當(dāng)應(yīng)用于器件或者系統(tǒng)輸入時，正弦顫動的峰-峰值振幅會導(dǎo)致性能劣化。.顫動傳送輸入顫動導(dǎo)致的器件或者系統(tǒng)輸出顫動。dvb-asi標(biāo)準(zhǔn)并沒有針對顫動容限提供任何規(guī)范，但可以采納下面的顫動參數(shù)用于評估altera的dvb-asi參考設(shè)計：.放射機(jī)的顫動產(chǎn)生.接收機(jī)的顫動容限.接收機(jī)智敏度.輸出振幅和邊沿速率cyclone視頻演示板和stratix gx串